• 検索結果がありません。

演算クロックの高速化による 1bit 信号の処理

N/A
N/A
Protected

Academic year: 2021

シェア "演算クロックの高速化による 1bit 信号の処理"

Copied!
2
0
0

読み込み中.... (全文を見る)

全文

(1)

演算クロックの高速化による 1bit 信号の処理

Single-Bit Signal Processing Using High Speed Clock

5114E002-6 今井 亮太 指導教員 及川 靖広 教授

IMAI Ryota Prof. OIKAWA Yasuhiro

概要:本研究ではΔΣ変調を用いない高速

1bit

符号化による記録再生システムを用いて,

1bit

信号の処理を検討し た.近年,

1bit

オーディオの普及によりマルチトラックでの

1bit

で録音するケースが増えている.

1bit

信号に対し てマルチビット信号と同様に処理をすることが可能であるが,その結果はマルチビット信号となる.

1bit

信号を得る ためには演算結果に再度

1bit

量子化を行う必要がある.一方で,高速

1bit

信号をゼロで補間することで標本化周波 数を上げ,その後配列順序や構成比を操作することで,マルチビット信号に変換せずとも直接信号処理が可能である.

1bit

のまま処理が可能であれば

1bit

信号のもつアナログの性質とデジタルの性質を活かすことが期待できる.本研究 では

FPGA

を用いた

1bit

信号のミキシングを実現している.

キーワード:

AD

変換,

1bit

,信号処理,量子化雑音,ディザ

Keywords: AD transiation, 1bit, signal processing, quontization noise, dither

1. は じ め に

アナログ信号をディジタル化するには標本化と量子化 の操作が必要であるが,標本化周波数と量子化ビット数 の組み合わせの選択をするよりも,その片方の極限であ る

1bit

量子化に着目し,様々な検討が加えられてきた.

1bit

符号化の手段としてΔΣ変調

[1]

が広く用いられて いる.一方,適切なディザを加算した上で量子化し,量 子化後にディザを減算することで,量子化雑音を白色化 することが可能である

[2]

.近年,

1bit

オーディオの普及 によりマルチトラックでの

1bit

で録音するケースが増え ている.

1bit

信号に対してマルチビット信号と同様に 処理をすることが可能であるが,その結果はマルチビッ ト信号となる.

1bit

信号を得るためには演算結果に再度

1bit

量子化を行う必要がある.一方で,高速

1bit

信号を ゼロで補間することで標本化周波数を上げ,その後配列 順序や構成比を操作することで,マルチビット信号に変 換せずとも直接信号処理が可能である.

2. 量子化雑音とディザ

量子化は連続分布する標本値を離散的な値で表現する ので,入力と出力に差が出る.この差を量子化雑音と呼 び,量子化による信号の劣化,情報の欠落は不可避であ る.量子化雑音を白色化する目的で信号にディザと呼ば れる確率変数を加算した上で量子化する手法が知られて いる

[2]

.量子化ステップ幅を

としたとき,±

∆/2

に 一様に分布したディザを量子化に先立ち加算し,量子化 後に減算することで,量子化雑音は入力に関わらず,±

∆/2

に一様分布する電力

2

/12

の白色性雑音とするこ とが可能である.このとき量子化雑音は標本化周波数の

1/2

まで分布する.そのため,標本化周波数を

2k

倍とす

ると信号帯域での量子化雑音電力は

2

/12k

となる.誤 差のある現実の変換器を用いる場合,振幅の大きいディ ザを加算して量子化し,量子化後に減算することで,ディ ザ本来の効果のほかに誤差の分配,精度の向上が期待で きる.ディザの振幅が小さいと量子化特性のごく一部し か使われないが,比較的振幅の大きいディザを入力に重 畳すると,量子化特性の広い部分が使われ,偏在してい た誤差が分散,平均化されるからである.ディザの分布 幅は ±

∆/2

の整数倍で大きいほど効果があるが,大き過 ぎると入力信号の過負荷レベルが下がる

[3]

.また,加 算するディザの周波数分布を高域に集中することによっ て,減算しなくてもディザの効果を得ることができる.

量子化後の信号では高域にディザが残るものの,中低域 の量子化雑音電力はディザ減算した場合と等しい

[2]

3. ΔΣ変調を用いない 1bit 符号化

これまでΔΣ変調を用いない

1bit

量子化の検討を行っ てきたが,本研究において標本化周波数

500MHz

まで の記録,

1GHz

までの再生を実現した.そのシステムを 図―に示す.

1bit

量子化する量子化信号の伝送速度の速 さと信号のデータ量の多さから,そのまま量子化信号を 記録することは困難であるが,

FPGA

とシリアル

ATA

(SATA)

を用いて

1bit

量子化及び大容量記録システムを 構築することにより,高い標本化周波数でも長時間での 記録が可能である.

FPGA

にアナログ信号を入力する と高速標本化された

1bit

量子化信号となり,

SATA

規 格に則った信号に変換し

SATA

ケーブルを通じて

SSD

に転送,高速書き込みを行う

[4-6]

SATA

規格とは主に

HDD

SSD

などの記録媒体とコンピュータを接続する ためのインターフェース規格であり,記録信号にクロッ ク信号を重畳した差動シリアル信号へ変換し転送するこ

(2)

とによって高いデータ転送速度を実現している.大きな 伝送容量を持つ

1bit

信号を

FPGA

から

SSD

という大 容量記憶装置に転送するために

SATA

規格を使用した.

 FPGA    SSD

アナログ信号

バランス入力 デジタル信号

バランス出力

SATA 転送

ディザ

図―1

1bit

量子化録音再生機のシステム概要

図―2

1bit

量子化録音再生機

4. 実 験

1bit

信号に対してサンプル間を

0

で補い,標本化周波 数を高くすることで直接処理が可能である.例えば,標 本化周波数が等しい

2

つの

1bit

信号があるとき,各サン プルを交互に並べて標本化周波数を

2

倍にすることで,

2

つの信号を

1bit

のままミックスすることができる.また,

各サンプルの構成比が各信号の振幅比を決めるため,任 意の音量バランスでミックスすることが可能である.こ のようにサンプルの構成比や順序を操作することで様々 な

1bit

信号処理が可能である.

図―3

1bit

信号のミックス概要

製作した

1bit

直接量子化録音再生機を用いて,正弦波

1240Hz

3540Hz

をそれぞれ

1bit

量子化した信号を録 音し,

FPGA

上でそれらのミックスを行った.記録には 信号電圧

20Vp-p

28.97MHz

の正弦波をディザとして 用いた.記録したデータを

SSD

から

PC

に読み込み,解 析した.

)UHTXHQF\>N+]@

9>G%@

図―4

1:1

ミックスのスペクトル

)UHTXHQF\>N+]@

9>G%@

図―5

9:1

ミックスのスペクトル

5. む す び

ΔΣ変調を用いない

1bit

量子化による標本化周波数

500MHz

での記録,

1GHz

での再生をすることができ,

SN

比の向上を確認できた.また,

2ch

化によって利便性 が向上した.録音した複数の

1bit

信号をミックスするこ とに成功し,より実用的な録音再生機となった.しかし ミックスの比率を変更するには

PC

側からの操作が必要 であり,今後はハードウェア上での操作を可能とするこ とが課題である.また,ミックスだけでなくリバーブな どのエフェクト処理も目指す.

参 考 文 献

[1] Hiroshi Inose,Yasuhiko Yasuda, A Unity Bit Cod- ing Method by Negative Feedback, Proceedings Of The IEEE,Vol.51,No.11,pp1524-1535,Nov.1963 [2]

大賀寿郎,山崎芳男,金田豊, 音響システムとディジタ

ル処理, コロナ社,pp.51-94,July.1995

[3]

山崎芳男, 広帯域音響信号の量子化への大振幅ディザ の適用, 日本音響学会誌,Vol.39,No.7,pp.452-462,

Sep.1983

[4]

菅原博英,シリアル

ATA

の基礎と

FPGA

への実装,

CQ

出版社,2010

[5]

村上真紀,改訂版

ATA(IDE)/ATAPI

の徹底研究,CQ 出版社,2010

[6]

立 山 剣 ,”Xilinx 社 製

FPGA

へ の

SATA

コ ア の 移 植,”FPGA マガジン

No.4,CQ

出版社,pp.20–31,

2014

参照

関連したドキュメント

FPGA を 用 い た 信 号 処 理 は 、 安 価 な FPGA (field- programmable gate array) でも処理能力が高く可能である

本研究の提案する構成を図 1 に示す。従来は R-OADM では

1 はじめに 本研究では,数式処理システム Risa $/$ Asir

 本稿では2章でオートマトンモデルによる記号処理シ    ここで,「・▼」でかこまれた部分は入力される文字を

論理ゲートではなく SRAM を用いたテーブ ルで入出力間の論理を表します。内蔵メモリ は、FPGA の規模によりますが、数十

1: 測定系で「正しい」被測定量を測定する 2: 被測定量→測定値(処理後)の関係を求める 3:

本研究は, HyLaGI がより複雑な問題に対応できるよう,シミュレーション処理の並列 化により高速化することを目的とする.現在,

概要:分散データベース管理システムにおいて外部キー制約や二次索引,実体化ビューの管理を行うため の高性能な処理方式として Read