• 検索結果がありません。

1bit 量子化信号を用いた多チャンネル再生システム

N/A
N/A
Protected

Academic year: 2021

シェア "1bit 量子化信号を用いた多チャンネル再生システム"

Copied!
2
0
0

読み込み中.... (全文を見る)

全文

(1)

1bit 量子化信号を用いた多チャンネル再生システム

Multi-channel Audio Play System with Single-bit Quantized signal

5114E005-7

久世 大 指導教員 及川 靖広 教授

KUZE Dai Prof. OIKAWA Yasuhiro

概要:高次アンビソニックスや波面合成法など

3

次元音場再生のシミュレーションにて高度に音場を制御可能である ことが明らかになっているが,高い周波数での波面制御が可能な多チャンネルシステムを構築するとなると,従来の 再生システムの方式では規模が肥大化する等の理由から現実的でない.そこで本研究では,シンプルかつ小規模で拡 張が容易な多チャンネル再生システムを目指し,

1bit

量子化信号を用いた多チャンネル音場再生システム提案,構築 及び測定を行った.従来の再生システムと比較し小規模ながらも音場再現システムとして使用可能であるシステムを 実現した.

キーワード:三次元音場再現,

FPGA

CPLD

,スピーカアレイ

Keywords: 3D Sound Field Reproduction , Field Programmable Gate Array, Complex Programmable Logic Device, Loud Speaker Array

1.

は じ め に

近年,臨場感やリアリティを高める目的で音場を

3

元に制御する研究が盛んに行われている.高次アンビソ ニックスや波面合成法など様々な手法が提案されており、

シミュレーションにて高精度で音場が再現できることが 明らかになっている

[1]

.しかしこれらの手法を実現する 多チャンネルシステムを作製するとなると,従来の再生 システムでは規模が肥大化する等の理由から現実的でな い.そこで本研究では,小規模で拡張が容易な多チャン ネル再生システムを目指し,

1bit

量子化信号を用いた多 チャンネル再生システム提案,構築及び測定を行った.

2. 1bit

量子化信号

マルチビット信号をスピーカから再生するには,数 ビットのデジタル信号をアナログ信号の振幅に相当する 電圧に変換する必要がある.それに対し

1bit

量子化信号 は二値の密度や濃淡で信号の強度などを表現する.

1bit

であることからマルチビットに比べ,量子化誤差が大き いものの非常に高い周波数で量子化を行うことで十分な

SNR

を確保できる

[2]

2

値で表現することは,いわばデジタル信号のままス ピーカに出力できることを意味する.したがって

DAC

の必要もなく,ノイズや減衰により乱れた信号の復元や 増幅もバッファ

IC

のみで行うことが可能である.

1bit

量子化信号を再生するには高い速度でデータ転送 が必要となるが、小谷野らにより

FPGA

SSD

を用い たシステムにて

200MHz

サンプリングでのデータの記 録・再生が実現されており,当該システムがマルチチャ ンネル再生に適用可能であると考える

[3]

FPGA

CPLD

CMOS SSD

Speakers

–1:

提案システムの外観

3. 1bit

量子化信号を用いた多チャンネル再生 システム

3. 1

システム概要

今回提案する多チャンネル再生システムと,その概要 をそれぞれ図―

1

,図―

2

に示す.本システムは以下の順 序で処理を行う.

STEP 1 SSD

から

SATA

規格を用いて

192 ch

1bit

信号を

FPGA

に読み出す.

STEP 2 192 ch

1bit

信号を

24 ch

毎に分配し,

24 ch

分の

1bit

信号を

FPGA

から

8

台の

CPLD

にそれぞれ

LAN

ケーブルを通じて伝送する.

STEP 3

CPLD

は受け取った

24 ch

1bit

信号を 各チャンネルに分配し,出力する.

STEP 4 CPLD

から出力された

1bit

信号を接続され

CMOS

バッファで増幅し各スピーカを駆動する.

3. 2 1bit

信号のシリアルパラレル変換

192ch

分の

1bit

信号が順番に配列されているデータ

FPGA

EXPARTAN-6TG

)が

SSD

から

1bit

ずつ読 み出し読み出し,パラレルに変換する.本システムは各 方位にスピーカが広範囲に散在している状況を想定して

(2)

SSD 㸯ELW ࢹ࣮ࢱࢆ

ࢳࣕࣥࢿࣝ

࡟ศ㓄

ྛ &3/' ࡀ

㛗㊥㞳࡟ఏ㏦

ࡘࡢฟຊ࡟᣺ࡾศࡅ

ࢆࣂࢵࣇ࢓

ࡀቑᖜ ࣅࢵࢺಙྕ

ձ ղ ճ մ յ ն շ ո

&3/'

&026

)3*$

&3/' &3/' &3/' &3/' &3/' &3/' &3/'

&026 &026 &026 &026 &026 &026 &026

–2:

提案システムの概要

おり,パラレル変換した

1bit

信号を

FPGA

から直接ス ピーカに伝送するとなると,離れたスピーカ群への信号 の長距離伝送に伴うノイズ混入や信号の減衰は免れない.

またスピーカ数と同数のケーブルを伸ばすこととなる.

これらの問題をスピーカの直前に

CPLD

を配置するこ とで解決する.また

CPLD

XC9572XL

)を用いること でチャンネル数の拡張も容易になる.具体的には,

8

CPLD

それぞれに

24ch

分の

1bit

信号をシリアル伝 送し,その信号を受信した

CPLD

がこの信号をパラレ ルに変換する.また,

24ch

分の

1bit

信号は差動で伝送 し,レシーバ

(DS90LV032A)

で復元することでノイズへ の耐性を高めた.この時,

FPGA

CPLD

に同時にク ロック,データ数が

24bit

毎に循環することを指示する フレーム同期信号を別途伝送し,

FPGA

との同期を図っ た.今回の

1bit

信号のサンプリング周波数は

4 MHz

した.

3. 3 1bit

信号の増幅

1bit

信号はハイとローが繰り返される信号である.こ の性質から,

CMOS

バッファ(

CD74ACT240/244

)を 用いることで信号の振幅を増幅することが可能である.

CPLD

からの出力電流が

16 mA

と低いことから,

1bit

信号を

CMOS

バッファの複数の入力段に入力し,出力 信号を加算することでより大きな電流を得られる.また 反転バッファ,非反転バッファから出力される信号をそ れぞれスピーカの

Hot

GND

に入力することで電位差 が倍増し,より大きなパワーでの駆動が可能となる.

4.

提案システムを用いてスピーカアレイの

24

チャンネ ルに同相の

1 kHz

の正弦波(

50 ms)

を入力し,同条件 で行ったシミュレーション結果との比較を行う。実験概 要と実測とシミュレーション結果の波面を図―

3

,図―

4

に示す.スピーカアレイに正対する各測定点ではほぼ同 相で音圧が変動し、正対面外では音圧が低くなるといっ た特徴が両信号に示されており、本システムが時間制御 も可能であることを示した.

Buffer Master Hub

Host PC

SSD /$1&DEOH

Recording PC

䣏䣫䣥䣴䣱䣲䣪䣱䣰䣧

䢳䢢䣯 䢵䢢䣯

7ULJJHU

䣃䣯䣲

–3:

波面観測実験の概要

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8

x-coodinate [m]

0 0.1 0.2 0.3 0.4

y-coodinate [m]

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8

X-coortdinate [m]

-1 -0.5 0 0.5 1

ᶒᴾᵛᴾᵐᵖᵎᴾ᷈ᶑ

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8

x-coodinate [m]

0 0.1 0.2 0.3 0.4

y-coodinate [m]

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8

X-coortdinate [m]

-1 -0.5 0 0.5 1

ᶒᴾᵛᴾᵒᵐᵎᴾ᷈ᶑ

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8

x-coodinate [m]

0 0.1 0.2 0.3 0.4 y-coodinate [m]

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8

X-coortdinate [m]

-1 -0.5 0 0.5 1

ᶒᴾᵛᴾᵕᵎᵎᴾ᷈ᶑ

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8

x-coodinate [m]

0 0.1 0.2 0.3 0.4

y-coodinate [m]

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8

X-coortdinate [m]

-1 -0.5 0 0.5 1

ᶒᴾᵛᴾᵖᵒᵎᴾ᷈ᶑ

(a)ᴾᵐᵒᶁᶆӷႻỂᬝѣẲẺᨥỆᚇยẰủẺඬ᩿ (b)ᴾᵐᵒᶁᶆӷႻỂỉᬝѣửἉἱἷἾὊἚẲẺඬ᩿

–4:

実測波面とシミュレートした波面の比較

5.

む す

本研究では,

1bit

量子化信号を用いた多チャンネル再 生システムの提案,構築を行った.また,同システムを用 いて波面合成を行い,三次元音場再生システムとして十 分使用可能であることを示した.今後は,実際に

192ch

を使用し三次元音場の再現を試みる.

参 考 文 献

[ 1 ] 西村竜一, アンビソニックス, 映像情報メディア学会誌,Vol.

68,No.8,pp.616–620,Aug,2014.

[ 2 ] 大賀 寿郎,山﨑芳男,金田 豊,音響システムとディジタル処理,

電子情報通信学会(編),(社)電子情報通信学会,東京,1995.

[ 3 ] 小谷野 雄史,今井 亮太,池田 雄介,及川 靖広,山﨑芳男, ディ

ザを用いた高速1bit直接量子化信号の記録と再生, 日本音響学会講 演論文集,pp.545-546, Sep. 2015.

参照

関連したドキュメント

16 FB Feedback Input. Error amplifier input for remote sensing of the output voltage. An external resistor between this pin and the output voltage sets the no load offset point...

If the V DD input falls below the detector threshold (V DET− ), then the capacitor on the C D pin will be immediately discharged resulting in the reset output changing to its

The device accepts fundamental mode parallel resonant crystal or a single ended (LVCMOS/LVTTL) reference clock as input.. The output signals can be modulated using the spread

試験音再生用音源(スピーカー)は、可搬型(重量 20kg 程度)かつ再生能力等の条件

2 quarts per acre Total of all in-crop applications from emergence through harvest 6 quarts per acre Precautions, Restrictions: See the ROUNDUP READY CROPS section of this label

This device series features an active startup regulator circuit that eliminates the need for an auxiliary bias winding on the converter transformer, fault detector and a

The ramp resistor (R R ) is used for setting the size of the internal PWM ramp. The value of this resistor is chosen to provide the best combination of thermal balance, stability,

Normally upon system reset, the P_LOAD input is held LOW until sometime after power becomes valid. On the LOW−to−HIGH transition of P_LOAD, the parallel inputs are captured.