1
Proprietary to PALTEK CORPORATION
「今からでも遅くない!
FPGA初心者入門講座」
本日のステップ
お持ち帰りいただきたいもの
1. 『FPGAの歴史/進化の流れ』
2. 『FPGAの今』
3
2004年 Virtex-2Pro 火星探査機Rover
宇宙にもザイリンクス!
2009年 Virtex-4FXT ハッブル望遠鏡
2009年 Virtex-5FXT STS-129 ミッション
SPACECUBE
アプリケーションでの採用理由
Walgreens社用 デジタル サイネージ
(ニューヨーク市のタイムス スクエア)
AED社 設計
費用対効果
頻繁な設計変更に対応する柔軟性
広帯域データ伝送 (150Gバイト/30秒)
5
アプリケーションでの採用理由
P r o S o u n d α 10
アロカ社 超音波診断装置 Prosound α10
Virtex ®-4SX および
EasyPath FPGA
高速DSP機能で高精細画像のリアルタイム表示
最新機能を追加できるフレキシビリティ
量産までの期間短縮 (Time-to-Market)
ASICの再認定コストを不要化
実アプリケーションでの採用理由
顧客ごとに異なる仕様に対するフレキシビリティ
量産までの期間短縮 (Time-to-Market)
ザイリンクスおよび代理店のサポート
ASTRI社 液晶TV用 ダイナミック LED バックライト制御
SPARTAN-3A
7
アプリケーションでの採用理由
新機能をフィールドで追加し、システムをアップグレード
• エンドユーザー(放送局)が新モデルの購入不要に
• 製品ライフサイクルの長期化
消費電力の削減
Miranda Technologies 社
3D映像対応マルチビューア Kaleido-X16
Virtex-5
多様な分野で採用される ザイリンクス
有線・無線通信
ネットワーク
放送映像
医療機器
産業用電子機器
自動車産業
航空宇宙
民生機器
など
9
2010 カスタマーイノベーション特別号
http://japan.xilinx.com
/publications/index.htm
http://japan.xilinx.com
/publications/index.htm
FPGA入門講座
1.
FPGAのポジションと進化
2.
FPGAのしくみは ?
3.
なぜFPGAを使うの ?
11
FPGAの位置づけ
集積回路
集積回路
ディスクリート
ディスクリート
ハイブリッドIC
ハイブリッドIC
モノリシックIC
モノリシックIC
ダイオード
ダイオード
トランジスタ
トランジスタ
半導体
半導体
シリコンIC
シリコンIC
ガリウムヒ素IC
ガリウムヒ素IC
バイポーラIC
バイポーラIC
MOS IC
MOS IC
MOSメモリ
MOSメモリ
MOSロジック
MOSロジック
続く
Field Programmable Gate Array
カスタム化が可能なデバイス
FPGAの位置づけ
標準デバイス
標準デバイス
カスタム IC
カスタム IC
標準ロジック
標準ロジック
セミカスタムIC
(ASIC)
セミカスタムIC
(ASIC)
フルカスタムIC
フルカスタムIC
ゲート
アレイ
ゲート
アレイ
スタンダ
ード・セ
ル
スタンダ
ード・セ
ル
FPGA
FPGA
MOS ロジック
MOS ロジック
SPLD
(Simple)SPLD
(Simple)チャード
ストラク
ストラク
チャード
ベース
セル
セル
ベース
CPLD
(Complex)CPLD
(Complex)PLD
PLD
ASSP
ASSP
FPGAのポジションと進化
13
IC購入後にプログラム
半導体工場でカスタマイズを実現
FPGAの位置づけ
標準デバイス
標準デバイス
カスタム IC
カスタム IC
標準ロジック
標準ロジック
セミカスタムIC
(ASIC)
セミカスタムIC
(ASIC)
フルカスタムIC
フルカスタムIC
ゲート
アレイ
ゲート
アレイ
スタンダ
ード・セ
ル
スタンダ
ード・セ
ル
FPGA
FPGA
MOS ロジック
MOS ロジック
SPLD
(Simple)SPLD
(Simple)チャード
ストラク
ストラク
チャード
ベース
セル
セル
ベース
CPLD
(Complex)CPLD
(Complex)PLD
PLD
ASSP
ASSP
CPU/DSPと同じ
FPGAのポジションと進化
製造工程の削減
トランジスタの
作りこみ
配線
組み立て
デバイス
テスト
機器
組み込み
ASIC製造
スタンダード・セル
スタンダード・セル
設計データ
設計データ
設計データ
設計データ
ゲートアレイ
ゲートアレイ
FPGA
FPGA
FPGA
ASIC製造期間が不要
開発期間の短縮
出荷後のアップグレードも可能
設計データ/
変更可能
設計データ/
変更可能
15
フリーマン特許・ カーター特許
特許番号: US RE34363
発明者: Ross H. Freeman
特許内容: FPGAの基本アーキ
テクチャに関する発明
特許番号: US 464248
発明者: William S.Carter
特許内容: コンフィギャブルなロジック
エレメントの内部接続に関する発明
FPGAのポジションと進化
FPGA簡易年表
1984年--- Ross Freeman考案のSRAMベースの
FPGAでXilinx Inc.創設(米国サンノゼ)
1985年--- 初のSRAMベースFPGA XC2064シリーズをリリース
・
・
・
・
2010年--- Xilinxがマーケットシェア最大のFPGAメーカー
1985年
2010年
2.5ミクロンルール
8万5千個のトランジスタ
40nm
25億個のトランジスタ
FPGAのポジションと進化
17
FPGA進化のターニングポイント
1998年前後: メモリー搭載
2001年前後: DSPブロック搭載、プロセッサ
2002年前後: SerDes搭載
FPGAのポジションと進化
Virtex-6: 高機能・高性能FPGA
データ転送
データ処理
19
Spartan-6:低コストシステムの実現
データ転送
データ処理
データ保持
データ転送
FPGAの進化 早見表
600倍 の
集積度
100倍の
高速性
1/150の
低電力化
1/1000の
低コスト化
Year
100x 10x 1x 1000x '91 '92 '93 ' 94 '95 '96 '97 '98 '99 '00 '01 '02 '03 '04 '05 '06 '07 '08 '09 '10 CLB容量 性能 消費電力/MHz 価格 Spartan-2 Spartan-6 Virtex-4 Virtex Virtex-E Virtex-II & Viterx II Pro XC4000 & Spartan XC4000 Spartan-3 Virtex-5 Virtex-6ザイリンクス FPGA 20年間の技術進化
FPGAのポジションと進化
21
プログラマビリティが時代の潮流に
ASIC開発件数予測
件数
出典 : Gartner 「 Market Trends - ASIC Design Starts, 2009」 (2009 年 3 月)
「Market Trends - Recession Hits ASSP and SoC Semiconductor Designs, but not Moore‘s Law」 (2009 年 12 月)
プログラマビリティが時代の潮流に
CPUコア搭載 CPUコアなし
件数
FPGA開発件数予測
出典 : Gartner 「 Market Trends - ASIC Design Starts, 2009」 (2009 年 3 月)
23
プログラマブルは不可避
100,000
80,000
60,000
40,000
20,000
120,000
0
CPUコア搭載 CPUコアなし約80,000件
件数
FPGA開発件数予測
20,000
ASIC開発件数予測
約2,000件
出典 : Gartner 「 Market Trends - ASIC Design Starts, 2009」 (2009 年 3 月)
「Market Trends - Recession Hits ASSP and SoC Semiconductor Designs, but not Moore‘s Law」 (2009 年 12 月)
FPGA入門講座
1.
FPGAのポジションと進化
2.
FPGAのしくみは ?
3.
なぜFPGAを使うの ?
25
SLICE SLICE
IOB
配線
CLB
SERDES
ブロックRAM
DSP
SLICE
6入力LUT
FPGA
モデル
CLB SW CLB CLB CLB最新 FPGA の構造
100110011100110101111011
110011001110011010111101
110011001110011010111101
1100110011100110101111011
110011001110011010111101
1100110011100110101111011
1100110011100110101111011
1100110011100110101111011
システム構成 概念
CPUやDSPのブートと同じイメージの
プログラム・ローディングがある
外部記憶
メディア
(プログラムメモリ)
外部記憶
メディア
(プログラムメモリ)
システム・コンポーネント
DDRメモリ
DDRメモリ
CPU/DSP
CPU/DSP
DA
AD
FLASHメモリ
ROM
CPU
DSP
ネットワーク
FLASHメモリ
ROM
CPU
DSP
ネットワーク
ビット・ストリーム・ファイル
C
A
D
B
P
Q
CPU
Xilinx FPGA
27
組み込みシステムの
デザインフローに
類似
ビットストリーム
ダウンロード
コンパイル
デザイン入力
(コーディング)
デザインフロー
29
FPGA入門講座
1.
FPGAのポジションと進化
2.
FPGAのしくみは ?
3.
なぜFPGAを使うの ?
4.
FPGAを使うために
市場の要求に対するお客様の悲鳴
1)価格 2) 品質 3) 多様化 4) 技術進化のスピード 5) 製品ライフ
全てを優先することはほぼ不可能
なぜFPGA?
31
億円
1
2
3
4
ASIC 開発費の高騰化
出典: 日経エレクトロニクス 2003 9-1 no.8551999
2001
2003
2005
2007
2000万円 1200万円 5000万円 3000万円 5000万円 8300万円 1億2000万円 7200万円 6000万円 1億5000万円 2億5000万円 180nm 130nm 90nm 65nm 3億6000万円FPGA
マスタ・スライス
セルベース
FPGAはICの開発費用は不要
なぜFPGA?
類似機種の垂直立ち上げ
ASSP
MemoryuC
ASSP
Model-C
ASSP
MemoryuC
ASSP
Model-B
ASSP
MemoryuC
ASSP
Model-A
6カ月以内の垂直立ち上げ
複数の機種を同時に立ち上げるには
?
6カ月以内の垂直立ち上げ
複数の機種を同時に立ち上げるには
?
機種間の差別化
標準化が確立していない
インターフェイスが機種により異なる
ソフトで実現するか、ハードで実現するか
機種間の差別化
標準化が確立していない
インターフェイスが機種により異なる
ソフトで実現するか、ハードで実現するか
FPGAが機種間の
機能差を吸収
ベース基板の
プラットフォーム化で
生産を効率化
FPGAが機種間の
機能差を吸収
ベース基板の
プラットフォーム化で
生産を効率化
なぜFPGA?
33
* SOURCE: CURRENT AND EMERGING EMBEDDED MARKETS AND OPPORTUNITIES – ELECTRONICMARKET FORECASTERS † SOURCE: MCKINSEY & CO. , # SOURCE: JOHN CHAMBERS WINDRIVER SYSTEMS, INC.t
企業A
企業B
企業A がフィールドアップグレード
市場の開始
市場の開始
市場の終焉
市場の終焉
フィールド・アップグレードで
利益拡大
市場参入の遅れで
利益減少
市場ピーク(Time in Market Advantage)
第一参入者の
利益確保
ザイリンクス製品での市場参入期間
市場投入が6ヶ月遅れることで、その後の5年間で33%の利益を損失する
4週間遅れる毎に、14%のマーケットシェアを失う
1位でなければ、、、
なぜFPGA?
“ムーアの法則”のその先には?
人間や環境をシステムに繋ぐインターフェイスの多機能化
ICプロセス技術の進化
出展:International Technology Roadmap for Semiconductors 2009 Edition
外界とのインターフェイス
プロセス技術
FP
G
A
アナログ
デジタル
橋渡し
アナログ
デジタル
橋渡し
音声
画像
多数のセンサー
なぜFPGA?
35
開発者のチャレンジ
開発者のチャレンジを
包括的に支援するプラットフォーム
FPGA
なぜFPGA?
FPGAの優位性 トータルコスト
ASIC ASIC トレンド トレンド FPGA FPGA トレンド トレンド 開発費用 + デバイスコ ス トTotal cost over time
微細化で損益分岐点移動
プロセスの進化によりASIC開発費用は高騰し, FPGAデバイスコストは低下するので、分岐点が 右へ移動するプロセス進化による
追加ASICコスト
:
プロセス進化による
追加ASICコスト
:
• NRE費用の高価格化 • プロジェクトの18%が5ヶ月以内にキ ャンセルされる • 58%のプロジェクトは市場参入の遅れ から総出荷数が減少する • ASICの開発サイクルでは長すぎる市 場がある • NRE費用の高価格化 • プロジェクトの18%が5ヶ月以内にキ ャンセルされる • 58%のプロジェクトは市場参入の遅れ から総出荷数が減少する • ASICの開発サイクルでは長すぎる市 場がある Total UnitsなぜFPGA?
37
DSP と FPGAの使い分け
Data Out
Data Out
MAC ユニット
係数
DSP
DSP
(Digital Signal Processor)
(Digital Signal Processor
)
シーケンシャル処理
シーケンシャル処理
1GHz
1GHz
1GHz
192 クロック サイクル
192
192
クロック
クロック
サイクル
サイクル
= 5.2 MSPS
= 5.2 MSPS
= 5.2 MSPS
192 クロック サイクル必要Data In
Data In
X
X
+
+
Reg Reg600MHz
60
60
0MHz
0MHz
1 クロック サイクル
1
1
クロック
クロック
サイクル
サイクル
= 600 MSPS
=
=
60
60
0 MSPS
0 MSPS
Data Out
Data Out
FPGA
FPGA
完全なパラレル処理
完全なパラレル処理
1 クロックサイクルに 192 動作Data
Data
In
In
X
X
+
+
C0 C0 C1C1X
C0
X
C0
C2C2X
X
C3C3X
X
…
C192C192X
X
RegReg RegReg RegReg RegReg
192 タップ フィルタは FPGA が 100 倍以上高速
FPGAプロセッサ
市販CPU/ASSP:
–
ディスコンの心配
–
入手性
–
ペリフェラルが限定
なぜFPGAプロセッサか
–
部品リスト削減: 既存FPGA+CPUシステム=>1チップ
–
特殊な使い方をしたい: マルチプロセッサ/ 自由なペリフェラル選択
–
長期利用が可能
–
多品種少量
なぜFPGA?
39
FPGAプロセッサ
プロセッサ on FPGA 例
FPGA プロセッサ検討のタイミング
–
OSを新たに採用する場合
(マルチタスク化、ファイルシステム追加、ネットワーク化)
–
OSを変更する場合
(ITRONからLinuxに変更したい=ネットワーク化、Linuxソフト資産活用)
MicroBlaze(8KB Iキャッシュ)
SDRAMコントローラ
外部メモリコントローラ
システムタイマー
割り込みコントローラ
LED制御GPIO
GPIO
ブロックRAM(8KB)
コンソール用UART
3,000~4,000LC・・・@200~500
なぜFPGA?
FPGA
を使う理由 ~まとめ~
標準品 ⇒ 在庫管理が容易
量産立上げ直前まで設計変更が可能 ⇒
Time-to-Market
量産立上げ後にデザインのアップデートが可能 ⇒
Time-in-Market
開発費用:
0円から
低価格
FPGAが量産使用を可能にした
幅広い集積度レンジ
機能が豊富 ⇒
I/O、メモリ、乗算器、SerDes、CPU、IP、DSP機能等
最新規格との容易なインターフェイス
手許で簡単にアイデアを試すことが可能
デザイン変更・アップデートの容易性
なぜFPGA?
41
FPGA入門講座
1.
テクノロジーの進化の流れ
2.
FPGAのしくみは ?
3.
なぜ彼はFPGAを使うの ?
4.
FPGAを使うには ?
何から始めるのか ?
1. まずFPGAを試しに動かす
2. FPGAの詳細を知る
3. FPGAの設計手法を習得する
4. 資料/ チュートリアルを入手する
43
“ザイリンクス FPGA 講座”オンライン
とにかくまず試してみたいという方は
評価ボードを入手
Spartan-6 評価ボード
特殊電子回路(株)
http://www.tokudenkairo.co.jp/ザイリンクス社
SP601 評価キット
¥37,800
(税別) ∼¥39,800
(税 別)45
FPGA評価ボード
Virtex-6
DSP
PCIe x8
組み込みシステム
放送機器
Spartan-6
産業用
イーサネット
民生用
ビデオ
放送機器用
ビデオ
PCIe
汎用ボード
47
49
51
ザイリンクスの提供するトレーニング
ザイリンクスの提供するトレーニング
生産性の向上
短時間で効果的な設計知識を習得
最新テクノロジの導入時間を短縮
市場投入時間 (Time To Market) を短縮
さらに進んだイノベーションおよびデザイン機能
「最少リソースで最短の結果を!」
リスクの低減
設計時間のサイクルを短縮
サポートへの依存およびコストを低減
トレーニング なし トレーニング 受講者 時間 リソースXilinx Training
Time to Market
最少リソースで最短設計
コスト効率化
Xilinx Training
Time to Market
最少リソースで最短設計
コスト効率化
53
各種日本語ノウハウ資料
代理店オリジナル技術データベース
代理店オリジナル技術データベース
–
技術資料を、製品別/ 設計工程別で掲載
–
日本語で書かれた各種マニュアルやチュートリアル(演習データ付き)
<技術資料 人気TOP 20>
順位 資料名 1 ライセンスの取得・設定方法 2 Spartan-6 設計ガイド 3 Spartan-6 でのLVDS IFの実現 ∼ XAPP1064補足資料 - 7:1 / 1:7 シリアライズ / デシリアライズ 4 配置制約を使用したパフォーマンスアップ方法∼PlanAhead編∼ 5 Spartan-6 Pinout Description & Check Sheet6 ザイリンクス シミュレーション ライブラリのコンパイル 7 Spartan-6 でのLVDS IFの実現【シミュレーションデザイン】 8 ISE Design Suite 12 インストール、ライセンス、リリースノート 9 Spartan-6 でのLVDS IFの実現【デモデザイン】 10 Spartan-6 MCB の概要 11 タイミング制約を使用したパフォーマンスアップ方法 12 コンフィギュレーションの概要 13 Virtex-6 設計ガイド 14 書き込み用ファイル
15 MIGを使用した Spartan-3 DDR Memory Controller Design Guideline 16 ChipScope Pro簡易マニュアル ∼ Core Inserter 編 ∼
17 ChipScope Proチュートリアル ∼ Core Inserter 編 ∼ 18 配置配線実行方法 (ISE v12.1用)
19 Constratints Editorにおけるタイミング制約 (ISE v12.1用) 20 XSTにおける論理合成 (ISE v12.1用)
2010年11月調べ
もっと詳しく知りたい方は
本会場のブースでISE(開発ソフトウェア)のデモを見る
ザイリンクス
PALTEK
55
57
最後に
FPGAは、
独自性/ユニークを求めて
チャレンジする開発者の
プラットフォームです
ご質問はザイリンクスの展示ブース 『E-26』 へどうぞ
革新性と機動力
製品差別化
59
よく使われる用語
FPGA(エフピージーエー) ・・・Field Programmable Gate Array PLD(ピーエルディー) Programmable Logic Device
IOB(アイオービー) ・・・ Input Output Block
CLB(シーエルビー) ・・・ Configurable Logic Block 、CLB内部には複数のSLICEが存在 SLICE(スライス)・・・・LUTを複数まとめた機能ブロック(デバイスによりLUT数は異なる) LUT(エルユーティー) ・・・ Look Up Table (SRAM型FPGAの基本論理セル)
DLL(ディーエルエル) ・・・ Delay Locked Loop MGT(エムジーティー) ・・・ Multi-Gigabit Tranceiver
SelectRAM(セレクト・ラム) ・・・ LUTをユーザに開放したRAM
BlockRAM(ブロック・ラム) ・・・ FPGAの内部に装備されたRAMモジュール IP Immersion(アイピー イマージョン) ・・・ Xilinx社のIP埋め込み技術の一つ SERDES(セルデスあるいはサーデス) ・・・ Serializer Deserializer の略
RocketIO(ロケットアイオー) ・・・ Xilinx社の高速シリアルIOでClock Data Recovery機能を有する SERDESの機能を持つ
ISE(アイエスイーor アイス) ・・・ Integrated Software Environment ザイリンクスの開発ツール名 GA (ゲートアレイ)・・・Gate Array
ASIC(エイシック) ・・・ Application Specific IC
ASSP(エイエスエスピー) ・・・ Application Specific Standard Products NRE(エヌアールイー) ・・・ Non-Recurring Engineering Cost 開発コスト