高エネルギー効率ルータ・バイパス法（EERB）による省電力NoC

全文

(1)Vol.2014-ARC-211 No.3 2014/7/28. 情報処理学会研究報告 IPSJ SIG Technical Report. 高エネルギー効率ルータ・バイパス法（EERB）による省電力 NoC 成子貴洋1,a). 平木敬1,b). 概要：チップあたりのコア数が増加するのに伴ない，近年では従来のバスに代わり，コア間の通信基盤としてチップ上のインターコネクション・ネットワークである Network-on-Chip（NoC）を用いるのが一般的になっている．NoC はバスと比べ高いスループットを提供できるものの，コア数が大きくなるに伴いネットワークのサイズも大きくなるため，チップ全体の性能や消費電力に及ぼす影響も大きなものとなっている．NoC の性能を改善する一つの方法として，ルータのバイパスが提案されている．これは，パケットの中間ルータの非同期的な通過を可能にすることにより，ネットワークのレイテンシを削減する手法である．一方で，既存のルータ・バイパス法では消費電力の削減はほぼ得られないことが分かっている．そこで本研究では，高エネルギー効率ルータ・バイパス法（EERB）を提案し，ルータ・バイパス法を性能改善だけでなく，消費電力の削減にも活用することを目指す．シミュレーションにより，EERB を用いることで，低レイテンシと低消費電力を同時に実現できることが示された. √ で，メッシュ・トポロジは O( N ) の二分スループットを. 1. はじめに. TM R 提供することができる．Tilera TILE64 [2] などの製品. ムーアの法則に従ってチップあたりに使用できるトラン. は，NoC のトポロジとしてメッシュを採用している．メッ. ジスタ数は増加の一途を辿っているが，命令レベル並列性. シュ・トポロジの NoC は，バスに比べて大きなスループッ. によるマイクロアーキテクチャの性能改善は限界を迎えつつある．そのため，現在では一つのチップ上に複数のコア. トを提供できる一方，パケットが経由するルータの数の期 √ √ 待値は O( N ) で増加するため，レイテンシも O( N ) で. を配置するのが一般的である．しかしこれにより，複数の. 増加してしまうという課題を抱える．ネットワークのレイ. コアやメモリコントローラの間での通信を如何に実現する. テンシの増加はチップ全体の性能の低下を招く．そのため，. かという問題が新たに生じている．. レイテンシを削減するための手法として，Express Virtual. 従来はチップ内の通信にはバスが用いられてきたが，コア. Channel [7]，Prediction Router [8] などが提案されてきた．. 数が大きい場合には十分なスループットを提供できないと. SMART [6] もその様な手法の一つである．SMART はパ. いう問題があった．そこで，現在ではチップ上のインターコ. ケットの中間ルータの非同期的な通過を可能にすること. ネクション・ネットワークである Network-on-Chip（NoC）. により，レイテンシの削減を図る手法である．SMART を. が一般に用いられている．NoC を用いるシステムにおいて. 用いたネットワークにおいては，パケットは中間ルータの. は，コア間の通信はパケットを用いて行われる．コアから. バッファを通過し，1 サイクルで複数ホップ進むことが可. 送出されたパケットは，フリット（flow-control-digit, flit）. 能である．この手法により，NoC のレイテンシを大幅に削. と呼ばれる単位に分割された上で，ルータを経由しながら目. 減することが可能となる．. 的のコアまで転送される．ネットワークのトポロジとして. レイテンシの削減に加え，消費電力の削減は NoC が抱. は，配線の都合からリングやメッシュが好まれる．リング・. える課題である．例えば，16 コアの MIT Raw プロセッサ. トポロジを採用した NoC としては. R Intel. TM. [5]. では，NoC の消費電力がチップ全体の消費電力の 36%を占. のものが挙げられるが，リングはノード数 N に対して O(1). めると報告されている [10]．消費電力がシステムの設計に. の二分スループットしか提供することができない．一方. おける主要な制約となっている昨今においては，この NoC. 1. a) b). 東京大学 Hongo, Bunkyo-ku, Tokyo 7-3-1, Japan [email protected] [email protected]. ⓒ 2014 Information Processing Society of Japan. XeonPhi. における少なくない電力消費を削減することが重要である．しかし，SMART はレイテンシの削減に効果的であるものの，消費電力削減の効果はほぼ得られない [6]．. 1.

(2) Vol.2014-ARC-211 No.3 2014/7/28. 情報処理学会研究報告 IPSJ SIG Technical Report. そこで本稿では，高エネルギー効率ルータ・バイパス法. のフリットである．ここでは，前者を近郊フリット，後者. （Energy Efficient Router Bypassing, EERB）を提案する．. を通過フリットと名付ける．なお，1 サイクルで移動可能. EERB は SMART のルータ・バイパスを，性能改善だけで. なホップ数の最大値は配線遅延などに基づいてチップのデ. なく消費電力の削減にも活用する手法である．EERB を導. ザイン時に決定される．以下ではこの値を HP Cmax と表. 入することで，バイパスの円滑化によるバッファ消費電力. 記する．. の削減，並びにバイパス経路の見直しによるクロスバ消費電力の削減を試みる．. 2. 高エネルギー効率ルータ・バイパス法（EERB） 2.1 EERB の基本動作 EERB を用いることで図 1 に描かれているように，フ. 図 3 は EERB ネットワークのパイプライン構成を示している．第 1 ステージは，VS，BW，RC，SA-L という 4 つの処理から成り立っている．それぞれ以下の処理を行う．. VS 空の仮想チャネルの選択． BW VS で選んだ仮想チャネルへの書き込み． RC 次の終止ルータ，そこまでのホップ数，そこへ到達するための出力ポートの計算．. リットの中間ルータにおける非同期的な通過が可能にな. SA-L クロスバ使用要求の調停．. る．つまり，フリットは 1 サイクル内に複数ホップ進むこ. 第 1 ステージでクロスバの使用権が取得できると，第 2 ス. とが可能となる．このようなルータのバイパスは，ネット. テージに進む．このステージは BR と SA-G の 2 つの処理. ワークのレイテンシを減少させるだけでなく，消費電力の. から成る．. 削減にも効果的である．なぜならば，通過したルータにお. BR RC で求めた経路上のルータへのバイパス要求信号. いてはバッファやクロスバを使用しないため，これらの電力消費が発生しないからである．図 2 は EERB のルータ構成を示している．簡単のため，. 2 つの入力ポートと 1 つの出力ポートのみ図示している．古典的な 5 サイクル・仮想チャネル・ルータとの違いは，次のような構成要素の存在にある．. の送出．. SA-G バイパス要求の受諾・拒否の決定．最後の第 3 ステージでは，経路上のリンクやクロスバを経由（ST & LT）したフリットの転送が行われる．上述の通り，フリットの転送に先行してバイパス要求の送出が行われる．バイパス要求の送出は専用の信号. • バッファのバイパス経路. 線である BR リンクを介して行われる．信号線の幅は. • Switch Allocation Global ユニット. log2 (HP Cmax + 1) ビット，長さは HP Cmax ホップであ. • クロスバ直後のマルチプレクサ. る．この信号線は一つのルータによって駆動され，その. • BR(Bypass Request) リンク. ルータから特定の方向に HP Cmax ホップ以内にある各. • クレジット・リンクに代わる free vc リンク. ルータによって読まれる．バイパス要求は次のサイクルに. この構成は SMART のルータとほぼ同様であるが，マルチ. 開始ルータを発つフリットが希望する移動ホップ数を表し. プレクサの位置が SMART ではクロスバの前方であったの. ている．つまり，ルータ A にバッファされているフリット. に対し，EERB では後方である点が異なっている．この変. が d ホップ先のルータ B までの移動を希望している場合，. 更により，バイパス経路を通るフリットはクロスバを経由. ルータ A はルータ B を通る経路の BR リンクに値 d を流. する必要が無くなるため，クロスバにおける競合を防ぐこ. す．ルータ A と B の中間にあるルータ C1 , · · · , Cd−1 は値. とができる．また，バイパスするルータにおけるクロスバ. d を受け取ることになるが，これらのルータはルータ A か. 消費電力を削減できるという利点も得られる．. らの距離が d 未満であるため，値 d をバイパス要求と判断. 図 1 はフリットがルータ R0 からルータ R3 まで 1 サイ. する．一方，ルータ B の先にあるルータ Cd+1 は，ルータ. クルで到達する例を示している．ルータ R0 は転送の始点. A からの距離が d より大きいため，受け取った値 d をルー. （このようなルータを開始ルータと名付ける）であり，マ. タ A からのバイパス要求とは判断しない．. ルチプレクサはバッファ側が選択される．ルータ R1, R2. EERB では，自ルータ内の近郊フリットだけでなく，通. はフリットの中継を行うルータ（このようなルータを通過. 過フリットも含めて出力ポートの調停を行う必要がある．. ルータと名付ける）であり，マルチプレクサはバイパス路. SA-G はこの調停を行うステージであり，以下のような方. 側が選択される．そして転送の終点であるルータ R3 （こ. 針で調停が行われる．. のようなルータを終止ルータと名付ける）において，フ. • あるルータにおいて，通過フリットと近郊フリットと. リットはバッファに収められる．なお，各ルータの役割は. の間で衝突が発生している場合，近郊フリットが常に. バイパス要求に基づき，サイクル毎に動的に変化する．一. 資源を獲得する．. 方，ルータの視点に立つと，入ってくるフリットを 2 種類に分類することができる．一つは自ルータ内にバッファされていたフリット，もう一つは自ルータを通り過ぎるだけ. ⓒ 2014 Information Processing Society of Japan. • それ以外の場合，最も近傍のルータからの要求が受諾される．つまり，そのバッファ内のフリットの転送が行われている. 2.

(3) Vol.2014-ARC-211 No.3 2014/7/28. 情報処理学会研究報告 IPSJ SIG Technical Report. Time Route Computation. VC Selector. Wout. Ein. BR. ST LT. Routern+1. SA-G. ST LT. Routern+2. SA-G. ST LT. Routern. Cin. BW VS RC SA-L. BR BR free_vc. R0. R1. R2. R3. 図 1 EERB によりフリットがルータをバイパスする例．. Switch Switch Allocator Allocator (Local) (Global). 図 2 EERB のルータ構成．. Routern+3. BW VS RC SA. BR. ST LT. 図 3 EERB のパイプライン構成．. ような入力ポートが経路上に存在すると，ルータのバイパ. やクロスバの消費電力を削減することが可能である．バッ. スはそのポートにおいて中断される．中断の有無を事前に. ファとクロスバは NoC の消費電力の約 60%を占める構成. フリットに通知することはせず，ST&LT ステージにおい. 要素である [6] ため，EERB は NoC 全体の消費電力削減. て強制的に中断が行われる．. に効果的であると期待できる．しかし，2.2 章で述べたよ. このような理由から，フリットはどのルータに停止する. うな要因で転送の中断が発生すると，通過できるルータの. か事前に知ることができないため，仮想チャネルの割り. 数が減少するため，電力削減効果もその分だけ薄くなって. 当てを前もって行うことができない．そのため，到達した. しまう．転送中断条件を緩和することで転送の円滑化が実. ルータにおいてバッファの割り当てが行われる．下流の. 現できれば，中断による電力削減効果の低下の抑制に繋が. ルータの空きバッファの有無は，free vc リンクを通して上. る．そこで，より円滑なバイパスの実現を図るため，2 つ. 流ルータに送られる．下流のルータに空きバッファが存在. の最適化（区間番号・通過待ち）を導入する．. しない場合，上流のルータにバッファされているフリットは下流のバッファに空きが出るまで待機する必要がある．また，そのような下流のルータへの通過を試みるフリットも，上流のルータにおいて転送を中断する必要がある．. 3.1 区間番号フリット間の順序を保つための最も単純な方法は，通過フリットによる全ての追い越しを禁止することである．しかしながら，送信元ノードか宛先ノードのいずれかが異な. 2.2 転送中断条件. るフリット間の順序は保つ必要が無いため，この方針では. 出力ポートにおいて競合が発生した場合や下流のルータ. 制限が強すぎると言える．不要な追い越しの禁止は，バイ. の空きバッファが無い場合に，転送の中断が発生すること. パス要求にフリットの送信元ノード番号と宛先ノード番号. は上で述べたとおりである．ここで，転送の中断が必要と. を含めることで，完全に排除することができる．つまり，. なる状況を以下にまとめる．. バイパス要求を受け取ったルータは，次サイクルにやって. 順序逆転通過フリットが近郊フリットを追い越すこと. くる通過フリットの転送を中断しなければならないか否か. によるフリット間順序の逆転が発生する場合がある．. を，以下の基準に基づいて判断することが可能である．. point-to-point ordering を保つ必要がある場合や，1 パ. ( 1 ) バイパス要求に含まれるものと同一の送信元・宛先. ケットが複数フリットで構成されている場合には，保. ノードのペアをもつフリットがバッファ内に存在する. つべき順序を崩すような追い越しが発生する手前で転. 場合，追い越しを不許可．. 送を中断する必要がある．出力ポート競合出力ポートにおいて競合が発生した場合，通過フリットの転送を中断する必要がある．. ( 2 ) それ以外の場合，追い越しを許可．この方法は無駄な追い越し禁止を全て除去できるものの，多くのハードウェア資源を要する．例えば，コア数が 64 の. 空きバッファなし下流のルータに空きバッファが確保で. 場合，送信元・宛先ノードの組み合わせは 64 × 63 = 4032. きない場合，転送をその上流ルータにおいて中断する. 通りに上り，新たに dlog2 4032e = 12 本のワイヤが各 BR. 必要がある．. リンクに必要になる．. 当然ネットワークの負荷が大きくなるにつれて，これら. そこで，区間番号という値を導入する．区間番号は送信. の転送中断要因の発生頻度は高くなる．頻繁な転送の中断. 元・宛先ノード番号に適当な圧縮関数 fcode : N2 → N を. はネットワークのレイテンシを増やすばかりでなく，NoC. 適用して算出した値である．つまり，ノード s からノード. の消費電力の増加にも繋がる．なぜならば，転送の中断に. d へのフリットの区間番号は fcode (s, d) となる．区間番号. よるバッファやアービタの使用が電力消費を招くからで. を用いる方法では，誤って問題のない追い越しを禁止して. ある．. しまう場合が存在するが，適切に圧縮関数を定義すること. 3. 最適化 EERB を用いることで，通過ルータにおけるバッファ. ⓒ 2014 Information Processing Society of Japan. で誤りの確率を抑えることが可能である．例えば，8x8 のメッシュ・トポロジの場合を考える．送信元ノードの x 座標を sx として，圧縮関数を以下の様に定義する．. 3.

(4) Vol.2014-ARC-211 No.3 2014/7/28. 情報処理学会研究報告 IPSJ SIG Technical Report. fcode (s, d) = sx. mod 8. この関数は 4032 通りの端点の組み合わせを 8 通りの区間番号に圧縮する．これにより，BR リンクへのワイヤの追加本数を 12 本から 3 本に削減することができる．関数の定義より，x 軸方向の移動中には誤った追い越しの禁止は発生しない．トラフィックが空間的に一様分布であると仮定すると，y 軸方向の移動中における誤りの確率は 7 ÷ 64 ≈ 11% である．以上より，ネットワーク全体での誤った追い越し禁止の発生確率は 5.5% に抑えられると推定できる．圧縮関数は要求するハードウェア資源量と得られる性能向上率との間にトレードオフの関係があるため，想定されるネットワーク負荷や利用できるワイヤ資源の量などに応じて決定される必要がある．. 3.2 通過待ちマルチプレクサにおいて，近郊フリットと通過フリットの間で出力ポートに対する競合が発生する場合がある．この競合に対して，EERB は常に近郊フリットを優先する実装となっている．一方で，常に通過フリットを優先させ. Algorithm 1 Passage Wait if there is a timeouted flit destined to P then return No passage wait end if S ← Set of sender routers of bypass requests in cycle t − 2 R1 ← The nearest router among S R2 ← The second nearest router among S d1 ← Hop-count between R1 and this router d2 ← Hop-count between R2 and this router r2 ← Hop-count requested by R2 in cycle t − 2 vnet2 ← Vnet number included in the bypass request from R2 in cycle t − 2 if vnet2 is a Pt-to-Pt ordered vnet or a multi-flit packets vnet then return No passage wait end if if r2 − (d2 − d1 ) ≥ 2 then return Do passage wait else return No passage wait end if. Time. FlitA FlitB R0. R1. R2. R3. R4. R5. t. るという方針を取ることも可能である．この場合，近郊フリットが送出を 1 サイクル先送ることで，通過フリットを転送の中断とそれに伴う 3 サイクルのルータ・パイプラ. FlitC. t+1. イン遅延から防ぐことができる．直感的にはこのような方 Postpone SA-L. 針のほうが効率が良いように思われるが，[6] における評価結果から，低負荷時におけるレイテンシにおいて両方針に差がほぼ見られない一方，通過フリット優先の方針はスループットに関して近郊フリット優先の方針に大きく. t+2 t+3. 劣ることが分かっている．これは，複数のバイパス要求信号 BR1 , BR2 , . . . , BRn が重なりあうように出された場合. t+4. に，BRi のフリットを優先するために BRi+1 のフリット. 図 4 通過待ちの例．. の送出が見送られ，結果として 1 番目のフリットの送出しか行われないという状況が生じるためである．そのため，. 仮想ネットワークに属している場合は，通過待ちは行わな. EERB は近郊フリットを優先する方針を採っている．. い．また，連続した通過待ちの発生によるデッドロックを. 通過待ちは，バイパス要求の受け取りが予測される場合. 防ぐため，各仮想チャネルにフリットの待ち時間を管理す. に，バッファされているフリットの送出を遅らせること. るタイマを用意し，それがタイムアウトした仮想チャネル. で，より円滑なバイパスを促す最適化である．バイパス要. が存在する場合には，通過待ちを行わないこととする．. 求の予測はアルゴリズム 1 によって行われる．このアルゴ. 図 4 は通過待ちの例を示している．この例では，F litC. リズムは，「２サイクル前に 2 つ以上のフリットからバイ. の 1 サイクルの通過待ちにより，F litA のレイテンシが 3. パス要求を受け取っていた場合，いずれかのフリットは途. サイクル削減されただけでなく，R3 におけるバッファや. 中で転送の中断を被ったはずであり，次サイクルでバイパ. クロスバの電力消費も削減されている．. ス要求の再試行を行うであろう」という考察に基づいている．ただし，そのフリットが属する仮想ネットワークが，. point-to-point ordering の保持を約束している場合や，複数フリットから成るパケットが通るネットワークである場. 4. 性能評価 4.1 評価手法 EERB が性能や消費電力に及ぼす影響を調べるため，. 合には，追い越し禁止により通過待ちが無駄になってしま. PARSEC ベンチマーク [3] による評価を行った．シミュ. う可能性がある．そのため，次サイクルに受け取ることを. レータには gem5[4] を用いた．gem5 はインターコネクト. 期待しているバイパス要求の送信元フリットがこのような. のシミュレーションに GARNET[1] を採用しており，本研. ⓒ 2014 Information Processing Society of Japan. 4.

(5) Vol.2014-ARC-211 No.3 2014/7/28. 情報処理学会研究報告 IPSJ SIG Technical Report. 0.4 0.2. Base SMART EERB. 0. Buffer. blackscholes bodytrack. 図 5 各アプリケーションにおけるネットワーク遅延．. canneal. Base SMART EERB. 0.6. Xbar. Base SMART EERB. 0.8. 1.4 1.2 1 0.8 0.6 0.4 0.2 0. Base SMART EERB. EERB. Energy. Latency. SMART. Base SMART EERB. Base. 1. Base SMART EERB. 1.2. ferret. rtview. AVERAGE. 図 6 各アプリケーションにおけるバッファとクロスバの動的消費電力．. 表 1 評価するシステムの構成． OS Kernel Linux 2.6.27. ある．EERB は SMART から多くのアイデアを継承して. ISA. ALPHA. するために，バイパス経路から抜けられる出力ポートを入. CPU Model. Timing Simple. L1 Chache (Instruction). Private 32KB. L1 Chache (Data). Private 32KB. は X 方向から Y 方向へのカーブを伴うバイパスも形成で. L2 Chache. Private 1MB. きる．バイパス形成の自由度が高いのは，マルチプレクサ. Coherence Protocol. MOESI hammer. がクロスバの前方に配置されており，通過フリットでもク. Network Topology. 4x8 Mesh. ロスバを経由して任意の出力ポートを利用可能だからであ. # of VCs per Vnet. 4. る．しかしながら，[6] の評価結果を見る限り，その効果. いる．EERB では通過ルータにおいてクロスバをスキップ力ポートの反対側に決め打ちしている．一方，SMART で. は限定的である．これは，次元ルーティングを採用する限究ではこの部分の実装を EERB の動作を模倣するよう適宜. りにおいては，X 方向から Y 方向へのターンは高々 1 度. 修正した．また，消費電力の評価には Orion[9] を用いた．. しか起こらないため，カーブを伴うバイパスが十分に生か. gem5 の各種パラメータは表 1 の通りに設定した．評価対. されないためであると考えられる．一方で，このようなバ. 象は，ルータのバイパスを行わない従来の NoC（Base），. イパスを可能にするために，以下に述べる 3 つの欠点が生. SMART[6]，EERB の 3 種類である．. じる．まず，EERB と比べ，必要な BR リンクの本数が増加するという点である．カーブを伴うバイパスを形成する. 4.2 結果図 5 は各アプリケーションにおけるネットワーク遅延の. には，その骨組みとなる BR リンクを 2 次元上に配置する必要がある．例えば HP Cmax = 7 の場合，出力ポートあ. 結果を示している．EERB を用いることで，従来の NoC と. たりの BR リンクの本数は，EERB では 1 本なのに対し，. 比べ，ネットワーク遅延が平均 31%削減されている．マル. SMART では 13 本と大きな差がある．2 つ目は，バイパス. チプレクサ位置の見直しや最適化の導入により，SMART. 中断の確率が大きくなるという点である．EERB ではクロ. と比べても平均 6%の削減が得られている．. スバの出力ポートにおける競合がなければバイパスを継続. 図 6 は各アプリケーションの，バッファとクロスバにお. することができるが，SMART では入力・出力ポートの両. ける動的消費電力の結果を示している．前述の通り，バッ. 方が空いている必要がある．最後に，クロスバの消費電力. ファとクロスバは NoC 全体の消費電力の約 60%を占め. が増加する点である．EERB のバイパス経路はクロスバを. る [6] ため，これらの消費電力を削減することは重要であ. 経由しないため，通過ルータにおけるクロスバの消費電力. る．EERB を用いることで，バッファとクロスバにおける. を削減することができるが，SMART では通過ルータにお. 消費電力が，従来の NoC と比べて平均 37%，SMART と比. いてもクロスバを経由する必要があるため，クロスバ消費. べて平均 36%，それぞれ削減されることがグラフから確認. 電力の削減は得られない．以上のことから，EERB ではバ. できる．EERB が消費電力の面で SMART に大きく優っ. イパスの自由度を落とす方が合理的であると判断した．. ているのは，EERB ではマルチプレクサがクロスバの後方. 経路上のルータにおけるレイテンシや消費電力の削減を目. に配置されているためである．マルチプレクサがクロスバ. 的とした先行研究として Express Virtual Channel(EVC)[7]. の後方に配置されていることにより，通過フリットは中間. が挙げられる．EVC は中間ルータにおける仮想チャネルや. ルータにおいてクロスバを経由する必要がなくなり，クロ. クロスバの割り当てを約束する仮想チャネルを設けること. スバ消費電力の大幅な削減が実現されている．. で，k ホップ先のルータまで k サイクルで到達可能にする. 5. 関連研究. 手法である．EERB では途中でバイパスが中断される可能性があるため，各仮想チャネルに 1 パケット分のバッファ. ルータのバイパスを利用する手法として SMART[6] が. ⓒ 2014 Information Processing Society of Japan. 5.

(6) Vol.2014-ARC-211 No.3 2014/7/28. 情報処理学会研究報告 IPSJ SIG Technical Report. を用意しておく必要があり，バッファが効率良く利用されているとは言い難い．一方 EVC では，k ホップ先まで競合が一切発生しないことが保証されているため，wormhole. routing が利用でき，バッファの効率的な活用が実現され. [3] [4]. ている．また，バッファの利用効率をさらに改善するため，プール内のバッファを仮想チャネルに動的に割り当てる手法も提案している．バッファの利用効率の悪さは EERB や SMART の大きな欠点の 1 つであり，動的なバッファの. [5]. 割り当てはその欠点の克服に利用できる可能性がある．. 6. まとめ. [6]. 本稿では，NoC の消費電力を削減するために高エネルギー効率ルータ・バイパス法（EERB）を提案した．EERB のバイパス経路はバッファやクロスバを迂回するように引かれているため，これらの構成要素の消費電力の削減が期待できる．しかし，競合などの要因によりバイパスの中断. [7]. が発生すると，EERB の効果が薄くなってしまう問題がある．そこで，バイパスの中断の発生頻度を減らすため，. 2 つの最適化を導入した．1 つ目の最適化である区間番号. [8]. は，フリット間の順序を保つ必要が無い場合の安全な追い越しをルータが検出できるようにすることで，不必要な中断を削減する手法である．2 つ目の最適化である通過待ちは，次サイクルにバイパス要求信号の受信が予測される場合に，バッファされているフリットの転送を遅らせること. [9]. で，より円滑なバイパスを促す手法である．. EERB の効果を確認するためにシミュレーションによる評価を行った．評価結果から，EERB を用いることで，全ての中間ルータを 1 ホップずつ進む従来の NoC と比べ，ネットワーク遅延を平均 31%，バッファとクロスバの消費電力を平均 37%，それぞれ削減できることが確かめられた．また，ルータ・バイパス法を採用する既存手法である. [10]. of Technical Papers. IEEE International, pp. 88–598 (online), DOI: 10.1109/ISSCC.2008.4523070 (2008). Bienia, C.: Benchmarking Modern Multiprocessors, PhD Thesis, Princeton University (2011). Binkert, N., Beckmann, B., Black, G., Reinhardt, S. K., Saidi, A., Basu, A., Hestness, J., Hower, D. R., Krishna, T., Sardashti, S., Sen, R., Sewell, K., Shoaib, M., Vaish, N., Hill, M. D. and Wood, D. A.: The Gem5 Simulator, SIGARCH Comput. Archit. News, Vol. 39, No. 2, pp. 1–7 (online), DOI: 10.1145/2024716.2024718 (2011). R Intel: Intel Xeon PhiTM Product Family, http: //www.intel.com/content/www/us/en/processors/ xeon/xeon-phi-detail.html. Krishna, T., Chen, C.-H. O., Kwon, W. C. and Peh, L.-S.: Breaking the On-chip Latency Barrier Using SMART, Proceedings of the 2013 IEEE 19th International Symposium on High Performance Computer Architecture (HPCA), HPCA ’13, IEEE Computer Society, pp. 378–389 (online), DOI: 10.1109/HPCA.2013.6522334 (2013). Kumar, A., Peh, L.-S., Kundu, P. and Jha, N. K.: Express Virtual Channels: Towards the Ideal Interconnection Fabric, SIGARCH Comput. Archit. News, Vol. 35, No. 2, pp. 150–161 (online), DOI: 10.1145/1273440.1250681 (2007). Matsutani, H., Koibuchi, M., Amano, H. and Yoshinaga, T.: Prediction router: Yet another low latency on-chip router architecture, High Performance Computer Architecture, 2009. HPCA 2009. IEEE 15th International Symposium on, pp. 367–378 (online), DOI: 10.1109/HPCA.2009.4798274 (2009). Wang, H.-S., Zhu, X., Peh, L.-S. and Malik, S.: Orion: a power-performance simulator for interconnection networks, Microarchitecture, 2002. (MICRO-35). Proceedings. 35th Annual IEEE/ACM International Symposium on, pp. 294–305 (online), DOI: 10.1109/MICRO.2002.1176258 (2002). Wang, H., Peh, L.-S. and Malik, S.: Power-driven Design of Router Microarchitectures in On-chip Networks, Proceedings of the 36th Annual IEEE/ACM International Symposium on Microarchitecture, MICRO 36, IEEE Computer Society, pp. 105–116 (2003).. SMART と比較しても，EERB はネットワーク遅延，並びに消費電力の両面において優位であることが示された．これらの結果から，EERB はルータのバイパスを，パフォーマンスの向上だけでなく，消費電力の削減にも活用することのできる手法であると言える．参考文献 [1]. [2]. Agarwal, N., Krishna, T., Peh, L.-S. and Jha, N.: GARNET: A detailed on-chip network model inside a fullsystem simulator, Performance Analysis of Systems and Software, 2009. ISPASS 2009. IEEE International Symposium on, pp. 33–42 (online), DOI: 10.1109/ISPASS.2009.4919636 (2009). Bell, S., Edwards, B., Amann, J., Conlin, R., Joyce, K., Leung, V., MacKay, J., Reif, M., Bao, L., Brown, J., Mattina, M., Miao, C.-C., Ramey, C., Wentzlaff, D., Anderson, W., Berger, E., Fairbanks, N., Khan, D., Montenegro, F., Stickney, J. and Zook, J.: TILE64 - Processor: A 64-Core SoC with Mesh Interconnect, SolidState Circuits Conference, 2008. ISSCC 2008. Digest. ⓒ 2014 Information Processing Society of Japan. 6.

(7)