スライド 1

低消費電力設計

芝浦工業大学 工学部 情報工学科

宇佐美 公良

EDS Fair 2011

低消費電力技術の論文発表件数の推移

0

2

4

6

8

10

12

14

16

18

20

2007

2008

2009

2010

2011

論

文

発

表

件

数

年

ASP-DAC

DAC

ICCAD

DATE

最近５年間を見ても、コンスタントに新しい技術が発表されている

消費電力の正体： ダイナミック電力 と リーク電力

ダイナミック電力

電源 V

_DD

負荷

容量

充電電流

入力

1

0

入力

1

0

放電電流

電源 V

_DD

負荷

容量

+Q

スイッチング時に

充電・放電電流が

流れて電力を消費

P

_dyn

＝ CV

2

fα

C: 負荷容量

V: 電源電圧

f : 動作周波数

α : スイッチング確率

D

S

G

n

+

n

+

p-well

電源 V

_DD

負荷容量 C

入力 0

_OFF

ON

スイッチングして

いない

リーク電流

リーク電力

CMOS回路がスイッチングしていないときにも、

オフしているMOSトランジスタでリーク電流（もれ電流）が流れる

電力を消費

リークの主成分

•サブスレショルド・リーク

I

_sub

• ゲート・リーク

I

_gate

• ジャンクション・リーク

I

_junc

p-well

D

S

G

n

+

I

_sub

I

_gate

I

_junc

n

+

P

_leak

＝

I

₀

V

exp

(

V

th

S / ln10

)

サブスレショルド・リークによる電力

トランジスタのしきい値 Vth が大きく影響

代表的な 低消費電力 EDA/CAD技術

ダイナミック電力

P

_dyn

＝ CV

2

fα

• 無駄なスイッチングを減らす

クロックゲーティング

• 電圧を制御する

マルチ電源ドメイン

DVFS

電力削減技術

ダイナミック電力見積り技術

リーク電力

P

_leak

＝

I

0

V

exp(

V

th

S / ln10

)

• V

th

を上手く使いこなす

パワーゲーティング

マルチV

th

基板バイアス制御

電力削減技術

リーク電力見積り技術

ASPDAC, DAC, ICCAD, DATE での発表状況

最近5年間

あまり発表されていない

数は少ないが

発表されている

活発に発表

されている

クロックゲーティング

○

マルチ電源ドメイン

○

DVFS

○

マルチVt

○

パワーゲーティング

○

基板バイアス制御

○

ダイナミック電力見積り

○

リーク電力見積り

○

パワーゲーティング

• パワースイッチ

(PS) を使って電源を遮断し、リークをカット

• 待機時に PSをオフ、アクティブ時にPSをオンする

ヘッダ・スイッチ方式

低Vth 論理

ゲート

仮想V

線

V

Sleep

パワー

スイッチ

(高Vth)

フッタ・スイッチ方式

仮想グランド線

Sleep

V

パワースイッチ

(高Vth)

低Vth 論理

ゲート

[ 宇佐美, 電子情報通信学会VLD研究会2011年5月 ]

パワーゲーティング： 発表されている研究

• 最近５年間に発表されている研究テーマ （多い順に）

① パワーゲーティング適用の粒度

② スリープからの復帰時に発生するグラウンド・ノイズ低減

パワーゲーティングの適用粒度

コアレベル

演算器（FU）レベル

ゲートクラスタ

レベル

ゲートレベル

プロセッサコア

DSPコア

3D engine

整数U, FPU

ALU, 乗算器, 除算器

F/F間の組合せ回路

演算器内部

gate-by-gate

粗粒度

細粒度

中粒度

Source: 宇佐美, VDECデザイナーズフォーラム 2009.

実用化

研究段階

ランタイム

パワーゲーティング

パワーゲーティングの適用粒度

コアレベル

演算器（FU）レベル

ゲートクラスタ

レベル

ゲートレベル

粗粒度

細粒度

中粒度

実用化

ランタイム

パワーゲーティング

[Mistry, DATE'11]

[Seomun, DAC'10]

[Park, ICCAD'10]

[Xu, ICCAD'09]

[Bolzani, DATE'09] [Xu, ICCAD'08]

[Leinweber, DATE'08]

• 復帰時にラッシュカレント（突入電流）が流れ、

グラウンド・ノイズを発生

スリープからの復帰時に発生するノイズ

Sleep

1

０

PGを適用する

論理回路

V

_DD

仮想GND線

PG非適用の

論理回路

チップGND

Q

V

_DD

パッケージ

パワーゲーティングに共通する問題

チップGNDを共有する 他の

論理回路で誤動作の可能性

発表されたグラウンド・ノイズ低減技術

• デカップリング・キャパシタの入れ方の工夫

• 仮想GND線の電圧をセンサでモニタしながら

ウェイクアップ・スケジューリングする

• ノイズ低減とウェイクアップ時間の最適化問題を解く

[Xu, DAC'11]

[Lee, ICCAD'09]

[Lee, ICCAD'08]

[Calimera, DATE'08]

それ以外に発表された パワーゲーティング技術

• パワースイッチのサイジング

– AVS（電源電圧の適応制御）と組み合せでサイズを最適化

– アクティブ状態での最大瞬時電流を考慮したサイジング

• パワースイッチの経年劣化（NBTI）を考慮した制御方式

• 高位合成

– パワースイッチによる遅延増大を考慮したリソース割当て

• サブスレショルド回路を対象としたパワーゲーティング

[Sinker, ASPDAC'11]

[Chiou, DAC'07]

[Lee, ASPDAC'11]

[Huang, ASPDAC'09]

[Seok, DAC'07]

電力見積り（電力解析）技術

• 最近５年間では、「フルチップ・リーク見積り」技術の発表が多い

【着目している点】：

– リークの成分

• ジャンクションのトンネルリーク

– プロセスばらつき

• L, Toxのばらつき、空間的相関考慮の統計的手法

• 論理構造と空間的相関を考慮し平均値と分散を算出

• 平均値と分散だけでなく分布のtailも求める

• ランダムドーパントによるVthシフトを考慮した

トランジスタ幅（W）依存の統計的手法

– 動作中のリーク電力（Active Leak）

• プロセスばらつきを考慮したダイナミック電力見積り技術

– グリッチによる電力成分はゲートの遅延に依存（= プロセスばらつき）

[Li, DAC‘07]

[Shen, ASPDAC’09]

[Heloue, DAC’07]

[Gao, DAC’10]

[Gu, DAC’07]

[Lin, ASPDAC’07]

他の注目すべき 低消費電力技術

• PRAM + DRAM ハイブリッドによる

メインメモリの消費エネルギー削減

• クロック・スキュー・スケジューリングによるリーク電力削減

• 燃料電池をバッテリーに使う場合の消費電流の最適制御

[Zhuo, DAC‘07]

[Ni, DAC‘08]

[Dhiman, DAC‘09]

将来動向

• プロセス微細化が進む中、

新構造デバイス での 電力見積り、電力最適化

（FinFET, FD-SOI, …）

• パワーゲーティングの高度化

• 超低電圧設計 での 電力見積り、電力最適化

参考文献

• 宇佐美公良, "ゲーティング技術の最新動向",

2011年5月 電子情報通信学会 VLD研究会,