Xilinx XAPP1178 DisplayPort 送信リファレンス デザイン、アプリケーション ノート

© Copyright 2013 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. All other trademarks are the property of their respective owners.

概要

こ の リ フ ァ レ ン ス デ ザ イ ン で は、 ポ リ シ ー メ ー カ ー 機 能 と DisplayPort コ ン ト ロ ー ラ ー を 含 む LogiCORE IP DisplayPort シ ス テ ム を イ ンプ リ メ ン ト し ます。 テ ス ト 用の ト ラ フ ィ ッ ク は、 オーデ ィ オ /ビデオパ タ ーン ジ ェ ネ レー タ ーで生成 し ます。こ の リ フ ァ レ ン ス 　 デザ イ ンは、Vivado™ Design Suite 2013.2 を使用 し て作成お よ び構築 さ れてい ます。 こ こ では、 ハー ド ウ ェ アの構築お よ び付属の C ソ ー ス コ ー ド を使用 し てボー ド 上でデザ イ ン を テ ス ト す る 手順 も 説明 し ます。 リ フ ァ レ ン スデザ イ ン と 共 に、Vivado Design Suite お よ びザ イ リ ン ク ス ソ フ ト ウ ェ ア開発キ ッ ト (SDK) の完全なプ ロ ジ ェ ク ト フ ァ イ ルが提供 さ れてお り 、 こ れ ら をデザ イ ンの詳 し いテ ス ト や再構築に活用 し た り 、 新規デザ イ ンの リ フ ァ レ ン ス と し て使用す る こ と が可能です。

は じ めに

こ のアプ リ ケーシ ョ ン ノ ー ト では、DisplayPort 送信シ ス テ ムの イ ン プ リ メ ン テーシ ョ ン、 お よ び各種 初期化手順 (メ イ ン リ ン ク の ト レーニ ン グ、 ソ ース コ ア レ ジ ス タ の設定、HPD アサー ト に対す る モニ タ リ ン グ と 適切な ア ク シ ョ ンの実行な ど) に よ る ソ ース コ アの立ち上げ方法について説明 し ます。ま た、 ザ イ リ ン ク ス DisplayPort 送信 コ アか ら DisplayPort 対応モニ タ ーへビデオ/オーデ ィ オデー タ を伝送す る シ ス テ ム も 紹介 し ます。 こ こ では、MicroBlaze™ プ ロ セ ッ サ、DisplayPort コ ア、 ビデオ/オーデ ィ オ パ タ ーンジ ェ ネ レー タ ーを含む KC705 評価ボー ド で DisplayPort ソ ースポ リ シー メ ーカーを イ ンプ リ メ ン ト し てい ます。図1に、 こ の リ フ ァ レ ン スデザ イ ンのブ ロ ッ ク 図を示 し ます。 ソ ースポ リ シー メ ーカーは、MicroBlaze プ ロ セ ッ サ上で動作す る アプ リ ケーシ ョ ン と し て イ ンプ リ メ ン ト さ れてい ます。 こ の リ フ ァ レ ン スデザ イ ンの主な特長は、 次の と お り です。 • VESA DisplayPort 規格 v1.2 に対応 • レーン レー ト を動的に切 り 換え可能 : 1.62、2.7、 ま たは 5.4Gbps • 可変レーン数 : 1、2、 ま たは 4 レーン ア プ リ ケーシ ョ ン ノ ー ト : Kintex-7 フ ァ ミ リ

XAPP1178 (v1.0) 2013

年

9

月

13

日

DisplayPort

送信シ ス テムの リ フ ァ レ ン ス

デザイ ン

著者 : Vamsi Krishna、Saambhavi Baskaran

X-Ref Target - Figure 1

図 1 : リ フ ァ レ ン スデザイ ンのブ ロ ッ ク 図

0LFUR%OD]H

3URFHVVRU

'LVSOD\3RUW

/RJL&25(,3

7UDQVPLW

6RXUFH&RUH

9LGHR3DWWHUQ

*HQHUDWRU

0RQLWRU

'LVSOD\3RUW

6LQN'HYLFH

$;,/LWH 'LVSOD3RUW &DEOH

$XGLR3DWWHUQ

*HQHUDWRU

.LQWH[)3*$ ;

• 幅広い解像度をサポー ト • 動作中にセカ ン ダ リ チ ャ ネルオーデ ィ オの有効/無効を変更可能 • レーンの動作中に色深度を変更可能 • 1/2/4 ピ ク セル幅のビデオ イ ン タ ーフ ェ イ ス を選択可能 • デバ ッ グに役立つ AUX ト ラ ンザ ク シ ョ ンの ロ グ機能

ハー ド ウ ェ アのイ

ン プ リ メ ン テー

シ ョ ン

図2に、 リ フ ァ レ ン スデザ イ ンのハー ド ウ ェ アアーキ テ ク チ ャ を示 し ます。 デザ イ ン では、 ブ ロ ッ ク ベース のデザ イ ン/アセ ンブ リ ツールであ る Vivado Design Suite IP イ ン テ グ レー タ ー (IPI) を使用 し て い ま す。Vivado IPI では、 デザ イ ン の主要ブ ロ ッ ク の多 く を 統合 し て サブ シ ス テ ム を 構築で き ま す。 Vivado IPI サブシ ス テ ムは、MicroBlaze プ ロ セ ッ サ、AXI Interconnect IP、MIG 7 Series IP、 お よ び その他の AXI4-Lite ペ リ フ ェ ラ ルで構成 さ れ ます。 こ の IPI サブシ ス テ ム、DisplayPort IP、 お よ びビ デオパ タ ーンジ ェ ネ レー タ ー、オーデ ィ オパ タ ーン ジ ェ ネ レー タ ー、ビデオ ク ロ ッ クジ ェ ネ レー タ ー の各カ ス タ ムデザ イ ン ソ ース を最上位モジ ュ ールに統合 し ます。DisplayPort コ アの設定は、 ユーザー アプ リ ケーシ ョ ンに応 じ て MicroBlaze プ ロ セ ッ サが AXI4-Lite イ ン タ ーフ ェ イ ス経由で変更 し ます。

ク ロ ッ キン グ

DisplayPort は、 次の ク ロ ッ ク ド メ イ ン を使用 し ます。 • プ ロ セ ッ サお よ び AXI ド メ イ ンは 50MHz で動作 し ます。 • KC705 のジ ッ タ ー減衰 ク ロ ッ ク ソ ース Si5326 が、 ト ラ ン シーバー用の 135MHz 基準 ク ロ ッ ク を 供給 し ます。Clocking Wizard で設定 し た周波数 135MHz の ク ロ ッ ク が Si5326 の入力 と な り 、ジ ッ タ ー減衰を実行 し ます。 そ し て、 こ のジ ッ タ ー減衰 ク ロ ッ ク が DisplayPort の ト ラ ン シーバーへの 基準 ク ロ ッ ク と し て配線 さ れます。

X-Ref Target - Figure 2

図 2 : ハー ド ウ ェ ア アーキテ ク チ ャ 0LFUR%OD]H 3URFHVVRU 6XE6\VWHP ,QWHUUXSW &RQWUROOHU $;,,,& 0'0 $;,$3% %ULGJH 'LVSOD\3RUW 6RXUFH,3 &ORFNLQJ 3URF6\V 5HVHW $;,8$57/LWH $;,,17(5&211(&7 $XGLR 3DWWHUQ *HQHUDWRU 9LGHR 3DWWHUQ *HQHUDWRU ,3,6XE6\VWHP 0,* 6DPWHF )0&+'3&DUG 'LVSOD\3RUW 6LQN0RQLWRU 6L 6L OQNBFON DXGBFON ; $;,7LPHU

パ タ ーン ジ ェ ネ レー タ ー

• オーデ ィ オ ク ロ ッ ク は、 プ ロ グ ラ マブルユーザーク ロ ッ ク ソ ース Si570 か ら 供給 さ れ る

22.5792MHz (512 * 44.1KHz) で動作 し ます。 こ の Si570 は、AXI IIC イ ン タ ーフ ェ イ ス経由でプ ロ グ ラ ムで き ます。 • 送信ビデオ ク ロ ッ ク は、MMCM を使用 し て リ ン ク ク ロ ッ ク か ら 生成 し ます。 こ れは、 各種ビデオ モー ド に合わせて DRP ポー ト 経由でプ ロ グ ラ ム し ます。

パ タ ーン

ジ ェ ネ

レー タ ー

ビデオパ タ ーンジ ェ ネ レー タ ーには APB バ スイ ン タ ーフ ェ イ ス があ り 、プ ロ セ ッ サ と の通信用に AXI APB ブ リ ッ ジに接続 し てい ます。 ビデオパ タ ーンジ ェ ネ レー タ ーで利用可能な レ ジ ス タ は、表7を参 照 し て く だ さ い。 ビデオの タ イ ミ ン グ情報は、 こ れ ら の レ ジ ス タ への書 き 込みに よ っ てプ ロ グ ラ ム し ま す。 こ のモジ ュ ールは、 次に示す 8 つの標準ピ ク セルパ タ ーン を生成で き ます。 • VESA LLC パ タ ーン • VESA パ タ ーン 3 バー • VESA カ ラ ース ク エア • 全画面赤色 • 全画面青色 • 全画面緑色 • 全画面黄色 • カ ラ ーバー オーデ ィ オパ タ ーンジ ェ ネ レー タ ーは、サンプ リ ン グ レー ト 44.1kHz で 2kHz の正弦波を生成 し ます。 2 つのチ ャ ネルの間には、 数秒間の無音部が挿入 さ れます。

DisplayPort

送信

コアのカスタマイズ

MicroBlaze プ ロ セ ッ サは AXI4-Lite イ ン タ ーフ ェ イ ス経由で DisplayPort コ アに接続 し ます。こ の イ ン タ ー フ ェ イ ス は IPI デ ザ イ ン の 外部 イ ン タ ー フ ェ イ ス と な り 、 最上位 の RTL ソ ー ス フ ァ イ ル で DisplayPort コ アに接続 さ れます。

DisplayPort と 共に生成 さ れ る S/PDIF コ ン ト ロ ー ラ ーは無効にな っ てお り 、DisplayPort ソ ース のオー デ ィ オ ス ト リ ー ミ ン グ信号がオーデ ィ オパ タ ーン ジ ェ ネ レ ー タ ーに接続 さ れてい ま す。 こ の ア プ リ ケーシ ョ ン のデ フ ォ ル ト ではオーデ ィ オが無効で あ り 、 オーデ ィ オ送信の有効/無効はユーザー コ ン ソ ールで選択で き ます。

DisplayPort PHY は、 aux_tx_io_p と aux_tx_io_nの双方向 AUX チ ャ ネルイ ン タ ーフ ェ イ ス信号 を使用す る よ う に カ ス タ マ イ ズ さ れてい ま す。4 つの高速 レ ーン用の ト ラ ン シーバー 4 つは、KC705 ボー ド 上の FMC HPC (MGT_BANK_118) にあ る 4 つの GTX ト ラ ン シーバーにマ ッ プ さ れてい ます。 こ の ソ フ ト ウ ェ アアプ リ ケーシ ョ ンでは、使用する レーン数を少な く (1 ま たは 2 レーンに) す る こ と で も で き ます。

ソ フ ト ウェ ア

イン

プ リ メ ンテーシ ョ ン

こ の リ フ ァ レ ン スデザ イ ン には、MicroBlaze プ ロ セ ッ サ上で動作 し て DisplayPort リ ン ク を初期化お よ び管理す る ソ フ ト ウ ェ アアプ リ ケーシ ョ ンが含ま れます。こ のアプ リ ケーシ ョ ンは対話形式の UART コ ン ソ ールを備え て り 、 異な る 動作モー ド でシ ス テ ム のテ ス ト が可能です。 アプ リ ケーシ ョ ンは ま た、 DisplayPort AUX レ ジ ス タ の読み出 し/書 き 込みに よ っ て柔軟にデバ ッ グで き ます。 図3に、 こ の ス タ ン ド ア ロ ン アプ リ ケーシ ョ ンの ソ フ ト ウ ェ アフ ロ ーを示 し ます。

初期化

最初に、IIC お よ び タ イ マーペ リ フ ェ ラ ル を 初期化 し ま す。IIC イ ン タ ー フ ェ イ ス を利用 し 、KC705 ボー ド に実装 さ れたプ ロ グ ラ ム可能なオシ レー タ ー Si570 と ジ ッ タ ー減衰器 Si5326 の 2 つの ク ロ ッ ク ソ ース を初期化 し ます。 DisplayPort ソ ース コ アのセ ッ ト ア ッ プ と 初期化は、 次の手順に従い ます。 1. 物理層 (PHY) を リ セ ッ ト 状態に保持す る 2. ト ラ ン ス ミ ッ タ ーを無効にす る 3. ク ロ ッ ク 分周器を設定す る 4. DisplayPort ク ロ ッ ク 速度を設定す る 5. PHY の リ セ ッ ト 状態を終了す る 6. PHY の準備が完了す る のを待つ 7. ト ラ ン ス ミ ッ タ ーを有効にす る 8. HPD の割 り 込みマ ス ク を有効にする

HPD

イ ベン ト

ハン ド リ ン グ

こ の ソ フ ト ウ ェ アは、 ソ ース コ アの割 り 込みス テー タ ス レ ジ ス タ お よ び割 り 込み信号ス テー ト レ ジ ス タ を読み出 し て HPD イ ベン ト を識別 し ます。HPD の ス テー タ スは、100ms ご と にプ ロ セ ッ サに よ っ て ポー リ ン グ さ れ ます。 ホ ッ ト プ ラ グ イ ベン ト を検出す る と 、 ソ フ ト ウ ェ アは リ ン ク ト レーニ ン グ を開 始 し ます。 ホ ッ ト ア ンプ ラ グ イ ベン ト を検出す る と 、 メ イ ン リ ン ク が無効にな り 、 ソ フ ト ウ ェ アは レ ジ ス タ のポー リ ン グ を継続 し て HPD ス テー タ ス の変化を検出 し ます。HPD 割 り 込みが発生す る と 、 リ ン ク ス テー タ ス を確認 し 、 必要に応 じ て ト レーニ ン グ を再び実行 し ます。図4に、HPD イ ベン ト ハン ド リ ン グの フ ロ ー図を示 し ます。

X-Ref Target - Figure 3

図 3 : ス タ ン ド ア ロ ンア プ リ ケーシ ョ ンのフ ロー ,,&DQG7LPHU ,QLWLDOL]DWLRQ 3URJUDP6L DQG6L ,V+3' DVVHUWHG" /LQN HVWDEOLVKHG" 6WDUWWUDQVPLWWLQJ YLGHR <HV 'LVDEOH/LQNDQG 9LGHR /LQN7UDLQLQJ 1R 7UDLQLQJ 6XFFHVVIXO" 1R <HV ,QLWLDOL]H'3 1R &RPPDQG 3URFHVVRU <HV 'LVSOD\8VHU &RQVROH ;

必要なハー ド ウ ェ アおよび ソ フ ト ウ ェ ア

シ ン ク デ バ イ ス の 接続 ま た は HPD 割 り 込み が あ る と 、 ソ ー ス コ ア は シ ン ク レ シ ー バ ー の 性能 (Capability) フ ィ ール ド の読み出 し を開始 し 、 サポー ト 可能な最大の レーン帯域幅 と レーン数を取得 し ます。 そ し て、 こ れを リ ン ク ト レーニ ン グのデフ ォ ル ト 値 と し て設定 し ます。 ビデオタ イ ミ ン グ フ ォー マ ッ ト は、EDID (Extended Display Identification Data) を読み出 し て シ ン ク デバ イ ス の性能を確認 し て決定 し ます。EDID が破損 し てい る 場合、 ソ フ ト ウ ェ アはデフ ォ ル ト の 640x480 (60Hz) の ビデオ タ イ ミ ン グフ ォーマ ッ ト に フ ォールバ ッ ク し ます。

リ ン ク

ト レ ーニ ン グ

ト レーニ ン グ手順の詳細は、 『LogiCORE IP DisplayPort 製品ガ イ ド 』 (PG064) [参照3]お よ び 『VESA DisplayPort Standard Specification』[参照4]を参照 し て く だ さ い。リ ン ク ト レーニ ン グは 2 つの タ ス ク で構成 さ れ、 ク ロ ッ ク リ カバ リ ([参照4]の 「 ト レーニ ン グプ ロ シージ ャ 1」) の後にチ ャ ネル等化 ([参 照4]の 「 ト レーニ ン グプ ロ シージ ャ 2」) が実行 さ れます。 こ れ ら 2 つの タ ス ク が完了す る と ト レーニ ン グが終了 し 、 ス ク ラ ンブルが有効にな り ます。 ト レーニ ン グが正常に終了 し なか っ た場合は、 最大 5 回ま で同 じ 手順を繰 り 返 し ます。 リ ン ク ト レーニ ン グが正 し く 完了す る と 、 メ イ ン リ ン ク が有効にな り ます。

必要なハー ド ウ ェ

アおよび ソ フ ト

ウ ェ ア

こ の リ フ ァ レ ン スデザ イ ンには、 次のハー ド ウ ェ アが必要です。 • Kintex-7 KC705 ボー ド お よ び電源 • 東京エ レ ク ト ロ ン社製 FMCH-DP モジ ュ ール (最初のテ ス ト に使用。FMC ア ッ プデー ト について は東京エ レ ク ト ロ ン社にお問い合わせ く だ さ い) http://solutions.inrevium.com/products/pdf/pdf_TB-FMCH-DP_HWUserManual_2.01e.pdf • プ ラ ッ ト フ ォーム ケーブル USB JTAG プ ロ グ ラ マ X-Ref Target - Figure 4

図 4 : HPD イ ベン ト ハン ド リ ング ; 5HDG'3 UHJLVWHUV &KHFN +3'VWDWH &KHFNLI+3' +3'3XOVHGHWHFWHG DVVHUWHG" 7UDLQ/LQN +3' " +3'HYHQW DVVHUWHG" +3'SXOVH GHWHFWHG! 5HWUDLQOLQN ',6&211(&7('" &211(&7('" ,17(55837" <HV 1R +3'6WDWH  &211(&7(' <HV 1R +3'6WDWH  ',6&211(&7(' <HV <HV +3'6WDWH  ,17(55837 +3'6WDWH  &211(&7(' +3',QWU YDOXHLQ[UHJ +3'LUT KSGBLQWU [ +3'HYHQW KSGBLQWU [ +3'SXOVHGHWHFWHG KSGBLQWU [ +3' UDZVWDWHRI+3'VLJQDOLQ[ UHJ

• DisplayPort ケーブル • モニ タ ー

• 標準 A - ミ ニ B USB ケーブル (ホ ス ト コ ン ピ ュ ー タ ー と KC705 ボー ド のシ リ アル通信用) • ザ イ リ ン ク ス Vivado Design Suite 2013.2

• ザ イ リ ン ク ス ソ フ ト ウ ェ ア開発キ ッ ト 2013.2

DisplayPort

ソ ー

ス

デザイ ンの作成

と 実行

こ のセ ク シ ョ ンでは、 リ フ ァ レ ン スデザ イ ン を構築 し て KC705 ボー ド 上で実行す る手順について説明 し ます。 作業を始め る 前に、リ フ ァ レ ン スデザ イ ンの zip フ ァ イ ルを解凍 し て ロ ーカル フ ォ ルダーに展開 し て く だ さ い (下記の説明では、 こ の フ ォ ルダーを 「XAPP1178 フ ォ ルダー」 と 呼ぶ)。

Vivado

ツールの新規プ ロ ジ ェ ク ト の開始

こ こ では、Vivado Design Suite で新規プ ロ ジ ェ ク ト を開始す る 手順について説明 し ます。 1. Vivado Design Suite 2013.2 を イ ン ス ト ール し ます。

2. Vivado Design Suite を起動 し ます。 3. [Create New Project] を ク リ ッ ク し ます。

4. [Create a New Vivado Project] ページで [Next] を ク リ ッ ク し ます。

5. プ ロ ジ ェ ク ト 名に 「dp_src_pm_v1_0」 と 入力 し て、 プ ロ ジ ェ ク ト を保存す る デ ィ レ ク ト リ を選択 し ます。 以降の手順では、 こ こ で選択 し たデ ィ レ ク ト リ を<user_dir>と 表記 し ます。

6. [Project Type] ページで [RTL Project] をオンに し ます。

7. [Add Sources] ページで [Next] を ク リ ッ ク し 、 空のプ ロ ジ ェ ク ト を作成 し ます。

8. [Add Existing IP] ページで [Next] を ク リ ッ ク し 、 空のプ ロ ジ ェ ク ト を作成 し ます。 X-Ref Target - Figure 5

DisplayPort ソ ースデザイ ンの作成 と 実行

9. [Add Constraints] ページで [Next] を ク リ ッ ク し ます。

10. [Default Part] ページの [Specify] で [Boards] を ク リ ッ ク し 、[Kintex-7 KC705 Evaluation Platform] を ク リ ッ ク し ます。

11. [Project Summary] ページ を確認 し て [Finish] を ク リ ッ ク し ます。 デザイ ンへの

DisplayPort

コ アの追加

1. Flow Navigator の左側で [IP Catalog] を ク リ ッ ク し て IP カ タ ロ グ を表示 し ます。

2. IP カ タ ロ グで [Standard Bus Interfaces] → [DisplayPort] → [DisplayPort (version 4.0)] を ク リ ッ ク し ます。 右 ク リ ッ ク し て [Customize IP] を ク リ ッ ク し ます。

DisplayPort IDE で、 次の と お り 設定 し ます。 • [Protocol Selection] : DisplayPort 1.2 Version • [Link Configuration] の [Max Link Rate] : 5.4

• [Video Interface Configuration] の [Max Bits per Color] : 16 • [Enable Audio Option] : オン

• [Y Only Enable] : オン

こ れ ら の設定が完了 し た画面を図7に示 し ま す。DisplayPort IP の ラ イ セ ン ス を購入 し た ら [OK] を ク リ ッ ク し て出力フ ァ イ ルを生成 し ます。

X-Ref Target - Figure 6

3. [Generate Output Products] ダ イ ア ロ グボ ッ ク ス で [Generate] を ク リ ッ ク し ます。[Generate Synthesized Design Checkpoint] はオンに し ないで く だ さ い。

Vivado IP

イ ン テグ レー タ ー

(IPI)

での

MicroBlaze

プ ロ セ ッ サシ ス テムの作成

1. DisplayPort コ アの出力フ ァ イ ルが生成 さ れた ら 、Flow Navigator の [IP Integrator] の下にあ る [Create Block Design] を ク リ ッ ク し ます。 デザ イ ン名を 「design_1」 と し て、[OK] を ク リ ッ ク し ます。

2. 表1に記載 さ れてい る IP を右 ク リ ッ ク し て [Add IP] を ク リ ッ ク し 、ブ ロ ッ クデザ イ ンに追加 し ま す。 イ ン ス タ ン ス を ダブル ク リ ッ ク す る と 、IP を カ ス タ マ イ ズで き ます。表1では、 こ れ ら の IP を わ か り や す く い く つ か の ブ ロ ッ ク (Processor Local Memory、AXI4-Lite Peripherals、AXI4 Peripherals) にグループ化 し てい ます。

X-Ref Target - Figure 7

図 7 : [Customize IP]

表 1 : IP コ アの追加

IP 名 (イ ン ス タ ン ス名) ◆設定

Clocking Wizard (clk_wiz_1) _{• clk_out1} 周波数 : 200

• [clk_out2] を オンに し て、 周波数を 135 に設定 • [clk_out3] を オンに し て、 周波数を 50 に設定 MicroBlaze (microblaze_1) _{• [Use Instruction and Data Caches]} を オン

• [Enable Barrel Shifter] をオン

• [Enable Integer Multiplier] を変更 : MUL32 • [Enable Additional Machine Status Register

Instructions] をオン

• [Enable Pattern Comparator] を オン

• [Instruction Cache Feature] お よ び [Data Cache Feature] の [Size in Bytes] を変更 : 16kB • [Base Address] : 0x80000000

• [High Address] : 0xFFFFFFFF

DisplayPort ソ ースデザイ ンの作成 と 実行

1. 表1 に記載 し た IP を図8 ～図10 の よ う に接続 し ます。 こ れ ら の IP は、local_memory (表2)、 axi4_mm_peripherals (表3)、axi4_lite_peripherals (表4) と い う 名前の階層にグループ化 さ れてい ま す。図10に、IPI デザ イ ンの全体を示 し ます。Vivado IP イ ン テグ レー タ ーでプ ロ セ ッ サシ ス テ ム を構築する手順は、 『Vivado Design Suite チ ュ ー ト リ アル』 (UG940) [参照2]を参照 し て く だ さ い。 2. 図8に、local_memory グループのブ ロ ッ ク 接続を示 し ます。表2の よ う に IP を接続 し ます。 Processor Local Memory (local_memory)

LMB BRAM Controller (lmb_bram_if_cntlr_1) デフ ォ ル ト Local Memory Bus (lmb_v10_1) デフ ォ ル ト

Block Memory Generator (blk_mem_gen_1) [Memory Type] を変更 : True Dual Port RAM LMB BRAM Controller (lmb_bram_if_cntlr_2) デフ ォ ル ト

Local Memory Bus (lmb_v10_2) デフ ォ ル ト AXI4-Lite Peripherals (axi4_lite_peripherals)

AXI Interconnect (axi_interconnect_1) [Number of Master Interfaces] を変更 : 7 MicroBlaze Debug Module (mdm_1) [Enable JTAG Uart] を オン

Proc Sys Reset (proc_sys_reset_1) デフ ォ ル ト AXI Interrupt Controller (axi_intc_1) デフ ォ ル ト

Concat (xlconcat_1) [Number of Ports] を変更 : 5 AXI Uartlite (axi_uartlite_1) デフ ォ ル ト

AXI Timer 1 (axi_timer_1) デフ ォ ル ト

AXI IIC (axi_iic_1) [General Purpose Output Width] を変更 : 2 AXI APB Bridge (axi_apb_bridge_1) [Number of Slaves] を変更 : 1

AXI4 Peripherals (axi4_mm_peripherals)

AXI Interconnect (axi_interconnect_2) [Number of Slave Interfaces] を変更 : 2 [Number of Master Interfaces] を変更 : 1 MIG 7 Series (mig_1) • MIG のカ ス タ マ イ ズ IDE で Vivado プ ロ ジ ェ

ク ト のオプシ ョ ン を確認 し て [Next] を ク リ ッ ク し ます。

• [MIG Output Options] で [Verify Pin Changes and Update Design] を ク リ ッ ク し 、[Next] を ク

リ ッ ク し ます。

• [Load mig.prj and XDC File] でダ ウ ン ロ ー ド し たXAPP1178/DP_Tx_Xapp/mig_files/ フ ォ ルダーにあ る design_1_mig_1_0_mig_a.prj と dp_ipi_mig_1_0.xdcを選択 し 、[Next] を ク リ ッ ク し ます。 次に表示 さ れ る ページで [Validate] を ク リ ッ ク し ます。 • 以降のページに表示 さ れ る 情報を確認 し 、IP を生成 し ます。 • 別の方法でカ ス タ ム MIG イ ン ス タ ン ス を作成 す る には、 『Vivado を利用 し た KC705 MIG デ ザ イ ン作成』 (XTP196) [参照1]を参照 し て く だ さ い。 表 1 : IP コ アの追加 (続き) IP 名 (イ ン ス タ ン ス名) ◆設定

a. 接続が完了 し た ら 、 すべてのブ ロ ッ ク (lmb_v10_1/2、lmb_bram_if_cntlr_1/2、 blk_mem_gen_1) を選択 し て 「local_memory」 と い う 名前の階層を作成 し ます。 注記 : Ctrl キーを押 し なが ら 複数の IP を選択 し た後、右 ク リ ッ ク し て [Create Hierarchy] を ク リ ッ ク す る と 、 こ れ ら の IP を 1 つの階層にグループ化で き ます。 3. AXI4 ペ リ フ ェ ラ ルのブ ロ ッ ク を表3の よ う に接続 し ます。 表 2 : ロー カル メ モ リ ブ ロ ッ ク の接続 ポ イ ン ト A ポ イ ン ト B イ ン ス タ ン ス名 イ ン タ ー フ ェ イ ス/ ブ ロ ッ ク ピ ン名 イ ン ス タ ン ス名 イ ン タ ー フ ェ イ ス/ ブ ロ ッ ク ピ ン名 lmb_v10_1 LMB_SI_0 lmb_bram_if_cntlr_1 SLMB lmb_v10_2 LMB_SI_0 lmb_bram_if_cntlr_2 SLMB

lmb_bram_if_cntlr_1 BRAM_PORT blk_mem_gen_1 BRAM_PORTA lmb_bram_if_cntlr_2 BRAM_PORT blk_mem_gen_1 BRAM_PORTB

microblaze_1 DLMB lmb_v10_1 LMB_M microblaze_1 ILMB lmb_v10_2 LMB_M clk_wiz_1 clk_out3 lmb_v10_1 LMB_Clk lmb_v10_2 lmb_bram_if_cntlr_1 lmb_bram_if_cntlr_2

proc_sys_reset_1 bus_struct_reset lmb_v10_1 SYS_Rst lmb_v10_2

lmb_bram_if_cntlr_1 LMB_Rst lmb_bram_if_cntlr_2

X-Ref Target - Figure 8

DisplayPort ソ ースデザイ ンの作成 と 実行

a. mig_7series_1 イ ン ス タ ン ス を選択 し て右 ク リ ッ ク し 、[Create Hierarchy] を ク リ ッ ク し て 「axi4_mm_peripheral」 と い う 名前のグループ を作成 し ます。

4. 表4に、AXI4-Lite ペ リ フ ェ ラ ルの接続を示 し ます。 接続が完了 し た ら 、IP (Proc Sys Reset、AXI Timer、Concat、AXI APB Bridge、AXI Interrupt Controller、AXI IIC、MDM、AXI UART Lite) を選択 し て 「axi4_lite_peripherals」 と い う 名前の階層を作成 し ます。図9に、 こ の階層内の接続を 示 し ます。 表 3 : AXI4 ブ ロ ッ クの接続 ポ イ ン ト A ポ イ ン ト B イ ン ス タ ン ス名 イ ン タ ー フ ェ イ ス/ ブ ロ ッ ク ピ ン名 イ ン ス タ ン ス名 イ ン タ ー フ ェ イ ス/ ブ ロ ッ ク ピ ン名

microblaze_1 M_AXI_DC axi_interconnect_2 S00_AXI

M_AXI_IC S01_AXI

axi_interconnect_2 M00_AXI mig_7series_1 S_AXI

外部ポー ト sys_clk_p sys_clk_p

sys_clk_n sys_clk_n

sys_rst sys_rst

DDR3 DDR3

proc_sys_reset_1 peripheral_aresetn mig_7series_1 aresetn

clk_wiz_1 clk_out3 axi_interconnect_2 S00_ACLK、S01_ACLK

mig_7series_1 ui_clk axi_interconnect_2 ACLK、M00_ACLK

clk_wiz_1 clk_in1

ui_clk_sync_rst proc_sys_reset_1 ext_reset_in

clk_wiz_1 reset

proc_sys_reset_1 interconnect_aresetn axi_interconnect_2 ARESETN

peripheral_aresetn S00、S01、M00_ARESETN 表 4 : AXI4-Lite の接続 ポ イ ン ト A ポ イ ン ト B イ ン ス タ ン ス名 イ ン タ ー フ ェ イ ス/ ブ ロ ッ ク ピ ン名 イ ン ス タ ン ス名/ 外部ポー ト 名 イ ン タ ー フ ェ イ ス/ ブ ロ ッ ク ピ ン名 proc_sys_reset_1 interconnect_aresetn axi_interconnect_1 ARESETN peripheral_aresetn S00、M00、M01、M02、M03、 M04、M05、M06_ARESETN axi_intc_1 s_axi_aresetn mdm_1 s_axi_aresetn microblaze_1 s_axi_aresetn axi_timer_1 s_axi_aresetn axi_uartlite_1 s_axi_aresetn axi_iic_1 s_axi_aresetn axi_apb_bridge_1 s_axi_aresetn

clk_wiz_1 clk_out3

axi_interconnect_1 すべての Clk ピ ン axi_intc_1 s_axi_aclk、processor_clk

mdm_1 s_axi_aclk microblaze_1 Clk axi_timer_1 s_axi_aclk axi_uartlite_1 s_axi_aclk axi_iic_1 s_axi_aclk proc_sys_reset_1 slowest_sync_clk axi_apb_bridge_1 s_axi_aclk proc_sys_reset_1 mb_reset axi_intc_1 processor_rst

microblaze_1 Reset

clk_wiz_1 locked proc_sys_reset_1 dcm_locked

mdm_1 Debug_SYS_Rst proc_sys_reset_1 mb_debug_sys_rst

xlconcat

In0 axi_uartlite_1 interrupt

In1 外部ポー ト Dp_Int

In2 axi_timer_1 interrupt

In3 mdm_1 interrupt

In4 axi_iic_1 iic2inctc_irpt

dout axi_intc_1 intr

axi_interconnect_1

M00_AXI axi_intc_1 s_axi

M01_AXI axi_uartlite_1 s_axi

M02_AXI axi_apb_bridge_1 s_axi

M03_AXI axi_timer_1 s_axi

M04_AXI mdm_1 s_axi

M05_AXI 外部ポー ト M05_AXI

M06_AXI axi_iic_1 s_axi

axi_intc_1 interrupt microblaze_1 INTERRUPT

mdm_1 MBDEBUG_0 microblaze_1 DEBUG

axi_apb_bridge_1 apb_m 外部ポー ト apb_m

axi_uartlite_1 uart 外部ポー ト uart

axi_iic_1 iic 外部ポー ト iic2inctc_irpt

gpo[1:0] 外部ポー ト gpo[1:0] 表 4 : AXI4-Lite の接続 (続き) ポ イ ン ト A ポ イ ン ト B イ ン ス タ ン ス名 イ ン タ ー フ ェ イ ス/ ブ ロ ッ ク ピ ン名 イ ン ス タ ン ス名/ 外部ポー ト 名 イ ン タ ー フ ェ イ ス/ ブ ロ ッ ク ピ ン名

DisplayPort ソ ースデザイ ンの作成 と 実行

図10に完成 し たデザ イ ン を示 し ます。

5. 現在のブ ロ ッ クデザ イ ン を保存 し ます。 X-Ref Target - Figure 9

図 9 : IP イ ン テグレー タ ーでの AXI4-Lite の接続

X-Ref Target - Figure 10

6. [Address Editor] タ ブ を ク リ ッ ク し て、IP のベース ア ド レ ス と 上位ア ド レ ス を表5の よ う に変更 し ます。

7. ブ ロ ッ ク デザ イ ンの変更を保存 し ます。

その他の

HDL

フ ァ イルのプ ロ ジ ェ ク ト へのイ ン ポー ト

1. Flow Navigator で [Add Sources] を ク リ ッ ク し 、 XAPP1178/DP_Tx_Xapp/design_files/直下 のpatgen、 vid_clk_drp、wrappers デ ィ レ ク ト リ にあ る すべての HDL フ ァ イ ルを イ ン ポー ト

し ます。Flow Navigator が表示 さ れていない場合は、Ctrl + Q キーを押す と 表示 さ れます。 2. DisplayPort IP には、 カ ス タ マ イ ズ可能な RTL フ ァ イ ルがい く つかあ り ます。 こ のプ ロ ジ ェ ク ト で

は、 displayport_0.v、 displayport_v4_0.v、 displayport_v4_0_tx_phy.vを編集す る 必要があ り ます。 こ れ ら のフ ァ イ ルを、 XAPP1178/DP_Tx_Xapp/design_files/displayport デ ィ レ ク ト リ 内の フ ァ イ ルで置 き 換え る こ と も で き ます。

3. DisplayPort の ソ ース フ ァ イ ルを編集 し た ら 、[Sources] ビ ュ ーの内側を右 ク リ ッ ク し て [Refresh Hierarchy] を ク リ ッ ク し ます。

XDC

制約 フ ァ イル

1. Flow Navigator で [Add Sources] を ク リ ッ ク し 、

XAPP1178/DP_Tx_Xapp/design_files/constraint/dp_src_pm_v1_0.xdcの制約フ ァ イ ルを ク リ ッ ク し ます。

2. デザ イ ン を保存 し ます。 ビ ッ ト ス ト リ ームの生成

1. Flow Navigator で [Generate Bitstream] を ク リ ッ ク し ます。

2. ビ ッ ト ス ト リ ームの生成が完了 し た ら 、 ハー ド ウ ェ アプ ラ ッ ト フ ォームが SDK にエ ク ス ポー ト さ れます。

a. [Sources] ビ ュ ーでブ ロ ッ クデザ イ ン design_1 を ダブル ク リ ッ ク し て開 き ます。

b. こ のブ ロ ッ クデザ イ ン (design_1) を右 ク リ ッ ク し て [Export Hardware for SDK] を ク リ ッ ク し ます。[Export Hardware for SDK] ダ イ ア ロ グボ ッ ク ス で SDK ワ ー ク プ レース のデ ィ レ ク ト

リ (例 : <user_sdk_workspace>) を指定 し て [Launch SDK] を ク リ ッ ク し ます。 表 5 : ベースおよび上位ア ド レ ス /microblaze_1 の イ ン ス タ ン ス名 オ フ セ ッ ト ア ド レ ス 範囲 上位ア ド レ ス デー タ lmb_bram_if_cntlr_1 0x00000000 64K 0x0000FFFF axi_intc_1 0x41200000 64K 0x4120FFFF axi_timer_1 0x41C00000 64K 0x41C0FFFF axi_uartlite_1 0x40600000 64K 0x4060FFFF mdm_1 0x41400000 64K 0x4140FFFF mig_1 0x80000000 1G 0xBFFFFFFF axi_iic_1 0x40800000 64K 0x4080FFFF

M05_AXI 0x44A00000 64K 0x44A0FFFF

axi_apb_bridge_1 0x42000000 64K 0x4200FFFF

命令

lmb_bram_if_cntlr_2 0x00000000 64K 0x0000FFFF

DisplayPort ソ ースデザイ ンの作成 と 実行

c. SDK で [File] → [New] → [Application Project] を ク リ ッ ク し 、 新規アプ リ ケーシ ョ ンプ ロ ジ ェ ク ト を作成 し ます。 プ ロ ジ ェ ク ト 名を 「dp_app」 と し 、[Next] を ク リ ッ ク し ます。 d. 次に表示 さ れ る ページで [Empty Application] を ク リ ッ ク し 、 新規プ ロ ジ ェ ク ト を作成 し ます。 e. XAPP1178/DP_Tx_Xapp/sdk_workspace/dp_app/srcにあ る ソ ース コ ー ド を

<user_sdk_workspace>/dp_app/srcへ コ ピー し た後、[File] → [Refresh] を ク リ ッ ク し て SDK アプ リ ケーシ ョ ン を更新 し ます。

f. [Xilinx Tools] → [Generate linker script] を ク リ ッ ク し て リ ン カー ス ク リ プ ト を編集 し 、 コ ー ド 、 デー タ 、 ヒ ープセ ク シ ョ ン を mig_1 に配置 し 、 ヒ ープ と ス タ ッ ク のサ イ ズ を ど ち ら も 3.54KB に変更 し ます。 g. リ ン カース ク リ プ ト を生成 し た ら 、 <user_sdk_workspace>/dp_app/Debugデ ィ レ ク ト リ にあ るdp_app.elfを ダ ウ ン ロ ー ド で き ます。 ハー ド ウ ェ アのセ ッ ト ア ッ プ 1. 東京エ レ ク ト ロ ン (TED) 社製 TB-FMCH-DP モジ ュ ールを KC705 ボー ド の HPC FMC コ ネ ク タ に接続 し ます。

2. ホ ス ト PC と KC705 ボー ド のシ リ アル通信用 USB UART ポー ト を USB ケーブルで接続 し ます。 3. TED TB-FMCH-DP モジ ュ ールの TX ポー ト と モニ タ ーを DP ケーブルで接続 し ます (図11)。 4. 電源ケーブルを接続 し 、KC705 ボー ド の電源を投入 し ます。 5. ホ ス ト PC 上でハ イ パー タ ー ミ ナルプ ロ グ ラ ム を、 次の設定で起動 し ます。 • ボーレー ト : 9600 • デー タ ビ ッ ト : 8 • パ リ テ ィ : な し • ス ト ッ プ ビ ッ ト : 1 • フ ロ ー制御 : な し X-Ref Target - Figure 11

6. JTAG ケーブルを ボー ド に接続 し ます。 7. コ マ ン ド シ ェ ルで次のデ ィ レ ク ト リ (ビ ッ ト フ ァ イ ルのあ る 場所) へ移動 し ます。 <user_dir>/dp_src_pm_v1_0/dp_src_pm_v1_0.runs/impl_1 ま たは XAPP1178/DP_Tx_Xapp/ready_for_download 8. コ マ ン ド プ ロ ンプ ト で xmd と 入力 し 、 ザ イ リ ン ク スマ イ ク ロ プ ロ セ ッ サデバ ッ ガー (XMD) を起 動 し ます。 ビ ッ ト ス ト リ ーム を ボー ド にダ ウ ン ロ ー ド し ます。 %xmd %fpga -f dp_src_pm_v1_0.bit Exit 9. ソ フ ト ウ ェ ア を ボー ド にダ ウ ン ロ ー ド し て実行 し ます。ELF フ ァ イ ルは <user_sdk_workspace>/dp_app/Debugま たは XAPP1178/DP_Tx_Xapp/ready_for_downloadにあ り ます。 %cd <user_sdk_workspace>/dp_app/Debug %xmd %connect mb mdm %rst %stop %dow dp_app.elf %run 10.こ れで、DisplayPort ソ ースポ リ シー メ ーカーソ フ ト ウ ェ アの実行 さ れます。

ユーザー

コ ン ソ ー

ルの表示

ソ フ ト ウ ェ アの初期化/実行後、 ホ ッ ト プ ラ グ検出お よ び リ ン ク ト レーニ ン グが行われ ます。 リ ン ク ト レーニ ン グの後、UART タ ー ミ ナル入力 コ マ ン ド プ ロ セ ッ サがア ク テ ィ ブにな り ま す。h キーを押す と 、 ユーザーコ ン ソ ールのオプシ ョ ンが表示 さ れます。 こ こ で、 コ ン ソ ールの各 コ マ ン ド の機能につい て説明 し ます。 • ; - DisplayPort シ ン クデバ イ ス か ら EDID を読み出す

AUX チ ャ ネ ル 経由 で DPCD (DisplayPort Configuration Data) お よ び EDID (Extended Display Identification Data) を読み出 し 、 関連情報を含めて表示 し ます。 • b - AUX ト ラ ンザ ク シ ョ ンの ロ グ を有効にす る AUX ロ グの有効/無効を設定 し ます。有効にす る と 、ポ リ シー メ ーカーソ フ ト ウ ェ アに よ っ て AUX ト ラ ンザ ク シ ョ ンが コ ン ソ ールに表示 さ れます。 • c - コ ンプ ラ イ ア ン ス テ ス ト ルーチン を実行す る リ ン ク ト レーニ ン グの レーン レー ト/レーン数、 パ タ ーンタ イ プ、 色深度な ど を選択 し て コ ンプ ラ イ ア ン ステ ス ト を実行で き ます。 こ の コ マ ン ド を実行す る と 、表6に示すオプシ ョ ンサブ メ ニ ュー が表示 さ れます。 表 6 : コ ン ソ ールコ マ ン ド キース ト ロー ク コ マ ン ド 1 1.62G、1 レーンで リ ン ク ト レーニ ン グ を実行 2 1.62G、2 レーンで リ ン ク ト レーニ ン グ を実行 3 1.62G、4 レーンで リ ン ク ト レーニ ン グ を実行 4 2.7G、1 レーンで リ ン ク ト レーニ ン グ を実行 5 2.7G、2 レーンで リ ン ク ト レーニ ン グ を実行 6 2.7G、4 レーンで リ ン ク ト レーニ ン グ を実行

ユーザー コ ン ソ ールの表示 • d = TX の MSA を表示す る 解像度、 ユーザーピ ク セル幅な ど、 メ イ ンス ト リ ームの属性を表示 し ます。 • g = 標準の適応 ト レーニ ン グシーケ ン ス を実行す る デフ ォ ル ト の設定で リ ン ク ト レーニ ン グ を実行 し ます。 • h = ヘルプ メ ニ ュ ーの表示 ヘルプ メ ニ ュ ーを表示 し ます。 • s = DPCD ス テー タ スお よ び ト レーニ ン グ設定を表示す る ソ ースポー ト に接続 さ れた DisplayPort モニ タ ーの ト レーニ ン グ情報 と 設定デー タ を表示 し ます。 • 1 - TX 電圧幅を調整す る PHY モジ ュ ールの電圧幅の設定を変更 し ます。 • 2 - TX プ リ エン フ ァ シ ス を調整す る PHY モジ ュ ールのプ リ エン フ ァ シ ス設定を変更 し ます。 • A - SRC レ ジ ス タ を読み出す DisplayPort ソ ース コ アの レ ジ ス タ を読み出 し ます。 • B = SRC レ ジ ス タ へ書 き 込む DisplayPort ソ ース コ アの レ ジ ス タ へ書 き 込みます。 • C - ビデオパ タ ーン ジ ェ ネ レー タ ーの レ ジ ス タ を読み出す 7 5.4G、1 レーンで リ ン ク ト レーニ ン グ を実行 8 5.4G、2 レーンで リ ン ク ト レーニ ン グ を実行 9 5.4G、4 レーンで リ ン ク ト レーニ ン グ を実行 b 色深度 (bpc : bits per color) を設定す る

• 0 - 6bpc に設定 • 1 - 8bpc に設定 • 2 - 10bpc に設定 • 3 - 12bpc に設定 • 4 - 16bpc に設定 m ビデオ解像度を設定す る 。 解像度を選択す る サブ メ ニ ュ ーが表示 さ れます。 解像度 を選択す る には、 サブ メ ニ ュ ーに表示 さ れた 2 桁の 16 進数を キーボー ド か ら 入力 し ます。 p ビデオパ タ ーン を設定す る 。 • 0 = カ ラ ーバー • 1 = VESA LLC パ タ ーン • 2 = VESA パ タ ーン 3 バー • 3 = VESA カ ラ ース ク エア • 4 = 全画面赤色 • 5 = 全画面緑色 • 6 = 全画面青色 • 7 = 全画面黄色 V DPCD レ ジ ス タ 空間を読み出す。 X フ レーム CRC の値を印刷す る 。 表 6 : コ ン ソ ールコ マ ン ド (続き) キース ト ロー ク コ マ ン ド

ビデオパ タ ーン ジ ェ ネ レー タ ーの レ ジ ス タ 空間を読み出 し ます。 ビデオパ タ ーンジ ェ ネ レー タ ー の レ ジ ス タ 空間は、表7を参照 し て く だ さ い。 • D - ビデオパ タ ーン ジ ェ ネ レー タ ーの レ ジ ス タ へ書 き 込む ビデオパ タ ーン ジ ェ ネ レー タ ーの レ ジ ス タ 空間へ書 き 込みます。 ビデオパ タ ーンジ ェ ネ レー タ ー の レ ジ ス タ 空間は、表7を参照 し て く だ さ い。 • S - オーデ ィ オ を有効にす る ソ ースオーデ ィ オレ ジ ス タ を再プ ロ グ ラ ム し ます。 • T - オーデ ィ オを無効にす る オーデ ィ オ出力を無効に し ます。 • R - AUX レ ジ ス タ を読み出す AUX チ ャ ネルを経由 し て シ ン ク の レ ジ ス タ 空間を読み出 し ます。 レ ジ ス タ の 16 ビ ッ ト ア ド レ ス を 4 桁の 16 進数 と し て入力 し ます。 • W - AUX レ ジ ス タ に書 き 込む AUX チ ャ ネルを経由 し て シ ン ク の レ ジ ス タ 空間に書 き 込みます。 レ ジ ス タ の 16 ビ ッ ト ア ド レ ス を 4 桁の 16 進数 と し て入力 し ます。 • x - アプ リ ケーシ ョ ン を終了す る アプ リ ケーシ ョ ンループ を終了 し 、 メ イ ンループに戻 り ます。 プ ロ セ ッ サは main 関数の無限ルー プ を実行 し 、 それ以外の動作は行い ません。 • / - 画面を消去す る 表 7 : パ タ ーン ジ ェ ネ レー タ ーのレ ジ ス タ ア ド レ ス 読み出 し/ 書き込み 説明 0x000 R/W ビ ッ ト 0 = ビデオ出力を有効にす る ビ ッ ト 1 = パ タ ーン ジ ェ ネ レー タ ーを ソ フ ト ウ ェ ア リ セ ッ ト する 0x004 R/W ビ ッ ト 0 = VSYNC 極性 0x008 R/W ビ ッ ト 0 = HSYNC 極性 0x00C R/W ビ ッ ト 0 = DE 極性 0x010 R/W ビ ッ ト 8:0 = VSYNC 幅 0x014 R/W ビ ッ ト 8:0 = 垂直バ ッ クポーチ 0x018 R/W ビ ッ ト 8:0 = 垂直フ ロ ン ト ポーチ 0x01C R/W ビ ッ ト 10:0 = 垂直解像度 0x020 R/W ビ ッ ト 8:0 = HSYNC 幅 0x024 R/W ビ ッ ト 8:0 = 水平バ ッ クポーチ 0x028 R/W ビ ッ ト 8:0 = 水平フ ロ ン ト ポーチ 0x02C R/W ビ ッ ト 10:0 = 水平解像度 0x104 R/W ビ ッ ト 7:0 = TX ビデオ ク ロ ッ ク の M 値。 ビデオ ク ロ ッ ク 合成に使用 Video_clock = lnk_clk * M/D 0x108 R/W ビ ッ ト 7:0 = TX ビデオ ク ロ ッ ク の D 値。 ビデオ ク ロ ッ ク 合成に使用 Video_clock = lnk_clk * M/D 0x200 R ビ ッ ト 11:0 = VSYNC カ ウ ン タ ーの現在の値 0x204 R ビ ッ ト 11:0 = HSYNC カ ウ ン タ ーの現在の値 0x208 R ビ ッ ト 11:0 = デー タ イ ネーブルカ ウ ン タ ーの現在の値

デ ィ レ ク ト リ 構造

デ ィ レ ク ト リ 構造

こ のアプ リ ケーシ ョ ン ノ ー ト に付属す る デザ イ ン フ ァ イ ルのデ ィ レ ク ト リ 構造を次に示 し ます。 すべ ての フ ァ イ ルはDP_Tx_Xappフ ォ ルダーにあ り ます。 • design_files • constraint : プ ロ ジ ェ ク ト で必要な XDC フ ァ イ ル • displayport : DisplayPort IP 用のカ ス タ マ イ ズ済み ラ ッ パーフ ァ イ ル • patgen : プ ロ ジ ェ ク ト で必要な Verilog フ ァ イ ル • vid_clk_drp : プ ロ ジ ェ ク ト で必要な Verilog フ ァ イ ル • wrappers : プ ロ ジ ェ ク ト で必要な Verilog フ ァ イ ル • dp_src_pm_v1_0 : Vivado プ ロ ジ ェ ク ト デ ィ レ ク ト リ

• ready_for_download : ボー ド にダ ウ ン ロ ー ド す る BIT お よ び ELF フ ァ イ ル • sdk_workspace : ポ リ シー メ ーカーソ フ ト ウ ェ アの ソ ース フ ァ イ ル • mig_files : MIG-7 シ リ ーズ IP の コ ン フ ィ ギ ュ レーシ ョ ンに必要な PRJ お よ び XDC フ ァ イ ル

ト ラ ブルシ ュ ー

テ ィ ン グ

こ こ では、 ポ リ シー メ ーカーソ フ ト ウ ェ アで問題が発生 し た場合のデバ ッ グ手順について説明 し ます。 リ ン ク の現在の ス テー タ ス を確認す る には、 ヘルプ メ ニ ュ ーで s キーを押 し て DPCD ス テー タ ス を読 み出 し ます。 リ ン ク ト レーニ ン グが実行 さ れない場合は、 各 ト レーニ ン グ プ ロ シージ ャ の ス テー タ ス を ロ グで調べます。よ り 詳細なデバ ッ グ用 と し て、こ の ロ グには DisplayPort レ ジ ス タ 0x0100 ～ 0x0107 お よ び 0x0204 ～ 0x0207 の値が記録 さ れます。

参考資料

1. 『Vivado を利用 し た KC705 MIG デザ イ ン作成』 (XTP196)

2. 『Vivado Design Suite チ ュ ー ト リ アル : エンベデ ッ ドプ ロ セ ッ サハー ド ウ ェ アデザ イ ン』 (UG940) 3. 『LogiCORE IP DisplayPort 製品ガ イ ド 』 (PG064)

4. 『VESA DisplayPort Standard Specification』

改訂履歴

次の表に、 こ の文書の改訂履歴を示 し ます。

日付 バージ ョ ン 内容

Notice of

Disclaimer

The information disclosed to you hereunder (the “Materials”) is provided solely for the selection and use of Xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available "AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (including your use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same. Xilinx assumes no obligation to correct any errors contained in the Materials or to notify you of updates to the Materials or to product specifications. You may not reproduce, modify, distribute, or publicly display the Materials without prior written consent. Certain products are subject to the terms and conditions of the Limited Warranties which can be viewed at http://www.xilinx.com/warranty.htm; IP cores may be subject to warranty and support terms contained in a license issued to you by Xilinx. Xilinx products are not designed or intended to be fail-safe or for use in any application requiring fail-safe performance; you assume sole risk and liability for use of Xilinx products in Critical Applications:

http://www.xilinx.com/warranty.htm#critapps. 本資料は英語版 (v1.0) を翻訳 し た も ので、 内容に相違が生 じ る 場合には原文を優先 し ます。 資料に よ っ ては英語版の更新に対応 し ていない も のがあ り ます。 日本語版は参考用 と し て ご使用の上、 最新情報につ き ま し ては、 必ず最新英語版を ご参照 く だ さ い。 こ の資料に関す る フ ィ ー ド バ ッ ク お よ び リ ン ク な ど の問題につ き ま し ては、 [email protected]ま でお知 ら せ く だ さ い。 いただ き ま し た ご意見を参考に早急に対応 さ せていただ き ます。 なお、 こ の メ ールア ド レ スへのお問い合わせは受け付けてお り ません。 あ ら か じ め ご了承 く だ さ い。