PowerPoint Presentation

ソリューション・エンジニアリング本部 2020.1.30 長嶺 銀河

◼

DDR メモリの規格と種類

◼

DDR メモリの波形関連の測定項目

◼

波形観測の勘所 Read/Write 波形の切り分け

◼

観測点移動とその効果

◼

DDR メモリの観測点移動の実例

◼

DDR メモリの規格と種類

◼

DDR メモリの波形関連の測定項目

◼

波形観測の勘所 Read/Write 波形の切り分け

◼

観測点移動とその効果

◼

DDR メモリの観測点移動の実例

そこが知りたい！

詳細解説

J E D E C J C - 4 2 S o l i d S t a t e M e m o r i e s C o m m i t t e eが 制 定

DDR メモリの規格

規格番号 定義内容

JESD79-2F DDR2 SDRAM SPECIFICATION

JESD209-2F Low Power Double Data Rate 2 (LPDDR2) JESD79-3F DDR3 SDRAM SDRAM Standard

JESD79-3-1A.01 1.35 V DDR3L-800～1866 (addendum) JESD79-3-2 1.25 V DDR3U-800

～

JESD209-4B Low Power Double Date Rate 4 (LPDDR4) JESD209-4-1 LPDDR4X (addendum)

ど のD D R規 格 か ら 観 測 点 移 動 は 有 効 か ？

「低速動作」時には通常必要ない

規格 スピード・グレード[Mbps]

DDR3 800 – 2133 DDR4 1600 - 3200 LPDDR4 533 - 4267

→ DDR4やLPDDR4で高速動作している場合に効果が高い

Controller

Memory Controller DRAM

200Mbps 400Mbps 800Mbps

全く違う かなり違う

少し違う

Rx 端 Tx 端

READ

長めの伝送路の場合

◼

DDR メモリの規格と種類

◼

DDR メモリの波形関連の測定項目

◼

波形観測の勘所 Read/Write 波形の切り分け

◼

観測点移動とその効果

◼

DDR メモリの観測点移動の実例

◼

Clock 信号（差動）

メモリコントローラーが DRAM に供給

◼

DQS 信号（差動）

Read 時はメモリから供給

Write 時はメモリコントローラーから供給

◼

DQ （シングルエンド）

Read 時はメモリから供給

Write 時はメモリコントローラーから供給

Address/Command 信号（シングルエンド）

D o u b l e D a t a R a t e - S D R A M

DDR-SDRAM で使用する信号

Memory Controller

CLK

DQS

DQ CMD/ADDR

DQS

DQ

DRAM DRAM fly-by

(Clk distribution)

Peer to peer

(Source Synchronous)

▪ VH,VL

▪ Slew Rate

▪ Overshoot

▪ Crosspoint

▪ Clock Timing

▪ Clock-DQS timing

▪ DQS-DQ Setup/hold

▪ Address, CS, CA setup/hold

▪ Eye Pattern(Input/Write)

メ モ リI C単 体 の 動 作 仕 様 を メ モ リ 端 で 規 定

DDR メモリ規格の波形関連のパラメータ

DDR4 JESD79-4B

LPDDR4 JESD209-4B

DRAM

50Ω

Output(Read) Input(Write)

DRAM

at DRAM

（

）

テストポイント

特に重要

JEDEC 仕様の主語は「メモリ IC 」

J E D E C D D Rメ モ リ 仕 様 の 電 気/ T I M I N Gパ ラ メ ー タ ー の 定 義 は ど の よ う な も の か ？

そこが知りたい ! ポイント 2

Symbol 1600/1867 2133/2400 3200 4266 Unit

min max min max min max min max

tDQSQ - 0.18 - 0.18 - 0.18 - 0.18 UI

tQH 0.38 - 0.38 - 0.38 - TBD - UI

Symbol 1600/1867 2133/2400 3200 4266 Unit

Read時のTiming

仕様

Write

時の

仕様

代表的なデータレートに対して、パラメーターとその定義、及び、規定値が示されている

D D R 4 / L P D D R 4 - R E A DはS E T U P / H O L Dで 評 価

Memory Controller

CLK

DQS

DQ CMD/ADDR

DQS

DQ

DRAM DRAM

測定パラメータ

評価対象信号 : DQS | DQ

DQS

DQ

ｔ DQSQ ｔ QH

D D R 4 / L P D D R 4 - W R I T EはE Y Eで 評 価

評価対象信号 : DQS と DQ

Vcent=

仮想

tDIVW

vDIVW

測定パラメータ

Vcent

= DQアイの時間軸開口が最も広い電圧

Memory Controller

CLK

DQS

DQ CMD/ADDR

DQS

DQ

DRAM DRAM

安 定 し た 測 定 を 行 う た め の D U Tの 推 奨 設 定 は あ る か ？

そこが知りたい！ポイント 3

✓ クロックレート ( データレート ) を固定する（主に LPDDR において）

✓ 測定が終わるまで動作が停止しない

✓ 以下のいずれか、又は、すべてのトランザクション

✓ Read→Write を交互に繰り返す

✓ Read だけ繰り返す（ Write は発生しない）

✓ Write だけ繰り返す（ Read は発生しない）

✓ バースト間の Idle 区間を短くする

→ Idle 区間が長いと完全に停止している状態と区別がつきにくい

✓ 読み書きする値は、ランダム的な値にする

→ 0 連続や 1 連続は、パルスが発生しないのでそもそも測れない

DDR4-2400の波形

測りやすい例

クロックがバースト

DQ/DQSの振幅が

途中で変わる

バースト間隔が長い

Data rate

が途中で 変わる

測りにくい（又は測れない）例

LPDDR4-3200の波形

◼

DDR メモリの規格と種類

◼

DDR メモリの波形関連の測定項目

◼

波形観測の勘所 Read/Write 波形の切り分け

◼

観測点移動とその効果

◼

DDR メモリの観測点移動の実例

ACT ROW

READ COL

CLK Command Address

Data(DQ) Data Strobe(DQS)

→ この方法は確実だが物理的に

オシロスコープの

機能でトリガ

プローブの束 …

C O M M A N D信 号 無 し でR E A D波 形 とW R I T E波 形 の 切 り 分 け は で き る の か ？

そこが知りたい ! ポイント 4

READ WRITE

このゾーンを 通らない波形

このゾーンを 通る波形

DQS

DQ

バースト動作時の DQS/DS のエッジの位相関係から InfiniiScan で切り分け可能

Step1

Trigger

&

InfiniiScan

有 効 なD Q S範 囲 で ア イ を 描 画 す る

Gating で測定したいバーストを切り出す

READ WRITE

Write

の

の

Step2

Gating

Step3

RTEye

◼

DDR メモリの規格と種類

◼

DDR メモリの波形関連の測定項目

◼

波形観測の勘所 Read/Write 波形の切り分け

◼

観測点移動とその効果

◼

DDR メモリの観測点移動の実例

実 測 と シ ミ ュ レ ー シ ョ ン の 活 用

測定波形

（観測できる点）

観たい観測点

（観測不可点）

計算により正確に推定する

Tx Rx

伝達関数

( 入力対出力の関連を決める関数 )

別名 : Virtual Probing

終端

パラメータ 伝送路

パラメータ

TP1 TP2

デモ用FPGA Tx ボード (1Gbps - PRBS7)

TP2 Ch2

TP1 側に Ch1 を、 TP2 側に Ch2 をプロービングして波形を取得 TP1

Ch1

◼

DDR メモリの規格と種類

◼

DDR メモリの波形関連の測定項目

◼

波形観測の勘所 Read/Write 波形の切り分け

◼

観測点移動とその効果

◼

DDR メモリの観測点移動の実例

本日の内容

測 定 で き る テ ス ト ポ イ ン ト ｜ 測 定 で き な い テ ス ト ポ イ ン ト

InfiniiMax probe

Memory Controller

DRAM

Interposer

Evaluation board

via via

TP2 TP3

TP ５

TP1

TP4 TP ６

Output(Read)信号 の終端位置

・Input(Write)信号の終端位置

・JEDEC規格の測定ポイント (Input/Output 両方)

▪ TP3, TP4, TP5: プローブで直接測定できるテストポイント

DRAM2

D D R 4 - 2 4 0 0対 応

DRAM1

DDR-SDRAM

BGAプローブ・アダプタ

スペーサー

基板背面に貫通

有り

実 機 検 証 の シ ナ リ オ の ま と め

回路モデルが正しいことを実機実測波形とInfiniiSimで検証する

で回路モデルを準備する

回路モデルの チューニング

測定や設定の 間違い修正

Step1

Step2

Step3

Step4

Step5

Case1

Case2

Case3

回路モデルの変更

正しい回路モデルを使ってInfiniiSimでDRAMのDie PadのWrite波形を正確に予測する

正しい回路モデルを使ってInfiniiSimでMemory Controller端のRead波形を正確に予測する

上記で得られた観測点移動波形で

のパラメータを検証する

測定器の自動測定ソフトウェア等

M E M O R Y C O N T O R O L L E R側 か らD R A M側 へ の 観 測 点 移 動 の 試 行

Memory Controller DRAM

via via

TP1

( 実測 ) TP2’

(VP) TP2

( 実測 )

Write

✓ Memory Controller の実装基板背面 Via(TP1) から

Tx Rx

Memory

Controller DRAM

TLine

Via Via

Port1 Port2

PKG

Term

ADS/SIPro

で

とレイアウトの電磁界解析結果を

1

つの

及び

ファイルに集約

生成した

に終端情報も含むた め

より先は

に設定

観測点移動

T F 2・T F 4フ ァ イ ル を 選 択 す る だ け でI N F I N I I S I Mを 適 用 可 能

ADS

で生成した

を使用して

上で回路 モデルから伝達関数を生成・

適用

ADS

で生成した伝達関数を

に適用

どちらでも同じ

結果になる

D R A M側R Xの 終 端 位 置 の 波 形 を 確 認

Memory Controller DRAM

via via

TP2’

(VP)

TP2 ( 実測 )

Write

✓ 回路モデルが正しいことは Case1 で検証済み

I N F I N I I S I Mの 設 定 を 失 敗 す る と ど う な る か ？

そこが知りたい ! ポイント 5

例

回路モデル設定で

側だけ設定を忘れて

のまま

（＝

の操 作になる)

例

方向性のある

parameter

で

設定を間 違える

例3: Filter の

が短い

応答が収束

せずに途中で途切れてい

る

F P G A側R Xの 終 端 位 置 の 波 形 確 認

Memory Controller DRAM

via via

TP1 ( 実測 )

TP2 ( 実測 )

Read

TP1’(VP)

✓ DDR メモリの実装基板背面 Via(TP2) から

Tx Rx

DRAM

Memory Controller

TLine

Via Via

Port2 Port1

PKG

Term

ADS/SIPro

で

とレイアウトの電磁界解析結果を

1

つの

及び

ファイルに集約

生成した

に終端情報も含むた め

より先は

に設定

観測点移動

プ ロ ー ブ 負 荷 の 影 響 を 考 慮 す る と 観 測 点 移 動 波 形 に 影 響 が あ る か

そこが知りたい ! ポイント 6

プローブが特性がよければ 影響は少ない

✓

回路モデルが正確かど うかのほうが重要

✓

測定では

で作成し た回路モデルを再利用 するのがベスト

（

によるモデル 作成機能は限定的）

ADS や SIPro を使用して信頼性の高いモデルを作ることが観測点移動の大前提

推 奨 さ れ る 測 定 器 は ？

✓超低ノイズ < 1.0 mV rms to < 0.5 mV rms

✓超低残留ジッタ 20 fs rms

✓最高の有効ビット性能 10bit ADC

> 5.4 bits @ 110 GHz​ | > 5.5 bits @ 70 GHz | > 6.0 bits @ 33 GHz

✓圧倒的なデータ処理スピード

HWエンジンが大容量波形データを高速処理

→ 256GSa/s 10Bit ADC 2Gpts Memory x 4Ch

13GHz ^{～ 110GHz}

DDR3/LPDDR3

DDR4/LPDDR4

DDR5

LPDDR5 D9030DDRC D9050DDRC

Infiniium UXR シリーズ

超小型プローブヘッドの決定版

MX0100 Micro Probe Head = 25GHz

N2839A 手持ち型プローブヘッド 21GHz

MX0106A 耐熱型プローブヘッド 23GHz

～

◼

DDRメモリの規格と種類

◼

DDRメモリの波形関連の測定項目

◼

波形観測の勘所

Read/Write波形の切り分け

◼

観測点移動とその効果

◼

観測点移動の実例

まとめ

◼ Infiniium UXR0134A オシロスコープ

◼ InfiniiMax プローブ MX0023

◼ RITAエレクトロニクス製

DDRメモリ BGA Interposer

◼ 自動測定ソフトウェア

◼ D9030DDRC DDR3/LPDDR3

◼ D9040DDRC DDR4/LPDDR4

◼ D9050DDRC DDR5

◼ D9050LDDC LPDDR5

実測とシミュレーション両方のこと を相談できるのは、、、

測定器とツール