次世代 LSI 設計ツール DesignPrototyper のご紹介 2000 年 12 月フューチャーデザインオートメーション株式会社

(1)

次世代ＬＳＩ設計ツール

DesignPrototyperのご紹介

2000年12月

(2)

製品系列

• DesignPrototyper

– 標準製品

– 598万円

• DesignPrototyper for FPGA

– Xilinx社、Altera社向けデバイス専用ルール

– 普及版

– 98万円（FPGA 1社対応）

– 148万円（FPGA 2社対応）

• HL Synthesis（

（（

（予定）

予定）

– ASICユーザ向け

– 898万円（予定）

(3)

当社のﾊｲﾚﾍﾞﾙ合成の特長

• C/C++言語のﾌﾙｾｯﾄ構文

• ｼｽﾃﾑﾚﾍﾞﾙからｱｰｷﾃｸﾁｬﾚﾍﾞﾙまでのﾓﾃﾞﾘﾝｸﾞ

とｼﾐｭﾚｰｼｮﾝのｻﾎﾟｰﾄ

• 全ﾓﾃﾞﾘﾝｸﾞからのﾊｰﾄﾞｳｪｱ合成のｻﾎﾟｰﾄ

• 高度なﾊﾟｲﾌﾟﾗｲﾝｽｹｼﾞｭｰﾘﾝｸﾞのｻﾎﾟｰﾄ

• IP再利用を容易にするｲﾝﾀﾌｪｰｽ合成のｻﾎﾟｰﾄ

• 特定ﾃﾞﾊﾞｲｽ向けの最適化機能のｻﾎﾟｰﾄ

(4)

従来設計手法と当社ｿﾘｭｰｼｮﾝ

従来手法従来手法 Cによるシステム仕様の HDLによるモデリングのし直し RTレベルに書き換え論理合成用に書き換え論理合成論理合成ゲートレベルデータ配置配線配置配線ｼﾐｭﾚｰｼｮﾝｼﾐｭﾚｰｼｮﾝｼﾐｭﾚｰｼｮﾝｼﾐｭﾚｰｼｮﾝ遅延無しｼﾐｭﾚｰｼｮﾝ遅延有りｼﾐｭﾚｰｼｮﾝバックアノテーションモデリング当社ソリューション当社ソリューション Cによるシステム仕様の C CC Cからのハイレベル合成からのハイレベル合成からのハイレベル合成からのハイレベル合成 C CC Cからのハイレベル合成からのハイレベル合成からのハイレベル合成からのハイレベル合成プロトコル仕様ﾌﾛｱﾌﾟﾗﾝ情報からｼﾐｭﾚｰｼｮﾝﾊﾟﾌｫｰﾏﾝｽﾚﾍﾞﾙ再ハイレベル合成再ハイレベル合成再ハイレベル合成再ハイレベル合成再ハイレベル合成再ハイレベル合成再ハイレベル合成再ハイレベル合成論理合成論理合成配置配線配置配線ｼﾐｭﾚｰｼｮﾝ IPｲﾝﾀｰﾌｪｰｽ情報制約条件制約条件仕様ｼﾐｭﾚｰｼｮﾝモデリングのチューニングのチューニングﾌﾞﾛｯｸ間遅延の抽出 IPｲﾝﾀｰﾌｪｰｽ情報

(5)

デザインフロー

Verilog _{Verilogアナライザ} _{CDFG変換部} _C解析部 Cアルゴリズム I/OアキュレートC

データフロー最適化プリアロケーションサイクル数見積りサイクル数見積り I/Oアキュレートスケジューリング FSM最適化リソースアロケーション RTL-HDL出力 CDFG 中間言語サイクル固定CDFG RTL-CDFG スケジューリング済みCDFG C言語出力 C言語出力 ANSI Cシミュレータ ANSI Cシミュレータ VCDファイル RTL-C I/OアキュレートC Verilog-RTL VHDL-RTL

(6)

DesignPrototyperが扱うアーキテクチャ

• 制御部とデータパス部で構成

• データパス部

– マルチプレクサベースアーキテク

チャを基本とする。

– 出力側にレジスタを配置。

• 制御部

– ミーリ制御モデルをデフォルトと

する。

• バスインタフェース部

– 予定（２００１年２月）

制御部

データパス部

Control input Data input

データパス制御信号

ステータス信号

(7)

DesignPrototyperの入出力関連図

ユーザー制約

_Verilog

DesignPrototyper

Verilog

レポート

面積

速度

_{レイテンシ}

ライブラリ

トレードオフ

・クロックピリオド・クロックオーバーヘッド・ライブラリ・スケジューリング/ リソースシェアリング制御・その他

Ｃ／Ｃ＋＋

VHDL

C

(8)

C

DesignPrototyperのデザインフロー

デザインの読み込み・解析デザインの読み込み・解析エラボレートエラボレートプリアロケーションプリアロケーションスケジューリングスケジューリングループパイプラインループパイプライン（ＦＳＭ最適化）（ＦＳＭ最適化）リソースアロケーションリソースアロケーション合成結果解析合成結果解析ＨＤＬ／Ｃ出力ＨＤＬ／Ｃ出力

CDFG

レポート

C/C++

Verilog

VHDL

Verilog

ライブラリ

ユーザー

制約

(9)

C言語サポートの特長

• 仕様レベルからアーキテクチャｰレベルまで　

　　　のモデリングのサポート

• 全モデリングレベルからのハードウェア合成

　　　機能のサポート

• 全モデリングレベルのシミュレーション　　　　

　　　機能のサポート

(10)

C言語の記述能力

• ANSI-Cフルセット

– 但し、再呼出しは不可（将来サポート）。

– C++は２００１年サポート予定

• 同時に標準言語もサポート予定

• 入出力ポートの定義サポート

• ポート／信号のビット幅の定義サポート

• プロセスの並列及び同期処理サポート

(11)

C言語の記述能力

• ビットベクタのサポート

• 固定小数点のサポート

• 外部モジュールのインスタンスのサポート

• ４つのモデリングレベルのサポート

– アルゴリズムレベル

• 時間の概念がない、ソフトウェア記述と同等

– Ｉ／Ｏアキュレートレベル

• Ｉ／Ｏプロトコルの記述で、タイミングダイヤグラムと同等

– サイクルアキュレートレベル

– ＲＴレベル

　つづき

(12)

ハードウェア合成機能

• Verilog版の合成機能を全てサポート

• 各モデリングレベルに応じたスケジューリング機能の

サポート

• アルゴリズム

• I/Oアキュレート

• サイクルアキュレート

• C言語に応じた最適化

• 変数のビット幅の静的解析

• ポインタ／構造体／共用体の配列及び変数変換

• その他

(13)

• フレキシブルなコーディングスタイル

– IEEE標準Verilogをサポート

• 拡張ディレクティブをサポート

– 動作記述とRTL記述の混在をサポート

• 既存資産と既存設計手法との融合

– Synopsys社Behavior Compilerのコーディングスタイルを拡張

• 同期／非同期リセットの記述

• メモリの推測記述

• 外部モジュールのインスタンス記述

• fork-joinのサポート

– 正確なI/Oプロトコル記述が可能

• ツールの都合によるクロック配置を強制しない

• 唯一、I/Oや演算の実行サイクルのみを記述

Verilog言語の機能

言語の機能

(14)

• 高度なHDL最適化機能

–

式の木の高さの最適化

–

定数伝播

–

共通式の削除

–

未使用コードの削除

–

コードの移動

–

forループとサブプログラムの展開

–

forループのループ回数の分割

–

forループのループ回数の最適化

–

ビット幅のチェック

–

その他

データフローの最適化

(15)

リソース実装概念図

y = a * b

mul

adder

mult

...

vfast

fast

med

slow

vslow

fmul

デフォルトリソースマップファイルユーザー定義リソースマップファイル

オペレータタイプ

リソースタイプ

スピード

グレード

リソース

オペレータ

lib

指定方法：

　　・周波数指定

　　・スピードグレード指定

プリアロケーション

ユーザー制約に適応するリソースタイプの抽出

(16)

スケジューリング

• スピード（クロック）、面積（リソース）制約によるスケジュー

リング

• C言語アルゴリズムからスケジューリングのサポート

– アンタイムドビヘイビア

• 強力なI/Oアキュレートスケジューリングのサポート

–

I/Oプロトコルの正確なスケジューリング

–

勝手にクロックエッヂ（ステート）を挿入しない

• 入力ポート遅延の考慮

• チェイニング機能

(17)

•ループパイプラインのサポート

–異なるパスに対する可変のレイテンシの設定

–ｽﾄｰﾙﾙｰﾌﾟ、強制脱出のサポート

•パイプラインドマクロスケジューリング機能

•メモリのハンドリング

•FSMの生成

　つづき

_{スケジューリング}

(18)

リソースアロケーション

• ハイレベルコンポーネントの自動アロケーション

• モジュールのマニュアルマッピング

• 演算器の最大共有可能数をチェック

(19)

1プロセスモデルRTL

2プロセスモデルRTL

ローレベルRTL（予定）

I/Oアキュレートビヘイビア

サイクルアキュレートビヘイビア

Verilog-HDL / VHDL

I/OアキュレートC

サイクルアキュレートC

RTL-C

C言語

DesignPrototyper

合成結果出力機能

(20)

デザインの解析

デザインツリー構造

リソース占有状況

データパスブロック図

使用リソース一覧

ステートグラフ

ソースコード

GUI

テキスト

DesignPrototyper

(21)

コマンド実行

(22)

スケジューリングの依存関係表示

(23)

使い易い実行環境のサポート

• GUIメニューとコマンドシェルのサポート

• Tcl/Tkﾍﾞｰｽのｶｽﾀﾏｲｽﾞ可能な実行環境

• グローバル制約条件は環境変数で・・

• ローカルな制約条件は実行コマンドで・・

• 豊富な問い合わせ機能のサポート

(24)

FPGAインタフェース機能

• 標準マクロライブライリマッピング

– XILINX　⇒CoreGen／LogiCORE

– Altera　⇒LPM

• ＬＵＴのファンイン数に応じた最適化

– 制御ロジック部分

– ２００１年２月予定

• その他

(25)

コマンド一覧

• _dread

_dread

_{デザインを読み込む。C／C++及びVerilog言語をサポート。}

• elaborate

elaborate

デザインの最適化。

• _prealloc

_prealloc

_{演算子やサブプログラムのリソースのマッピング処理。}

• _schedule

_schedule

_{スケジューリング処理。}

• allocate

allocate

データパスのアロケーション処理。

• mkfsm

_mkfsm

mkfsm

ＦＳＭの合成と最適化。

• write

_write

write

ＨＤＬ出力処理

–

I/Oアキュレートビヘイビア。

–

サイクルアキュレートビヘイビア

–

１プロセスＲＴＬ

–

２プロセスRTL

–

ローレベルＲＴＬ

• _unroll

_unroll

_{forループやサブプログラムの展開指定マーク。}

• _roll

_roll

_{forループやサブプログラムの展開抑制マーク。}

• _{split_forloop}

_{split_forloop}

_{split_forloop forループの指定回数で分割する}

• expand

expand

マークされた展開指定を実行。

(26)

addcycles

指定式のクロックエッヂの挿入。

pipeline

パイプラインステージ数の指定。

ignore_odrmemvar

メモリのアクセスインデックスの依存関係

mapmacro

リソースのマッピング指定。

ignore_mapmacro

リソースのマッピング指定を無効にする。

inputport_delay

入力ポート遅延の設定。

report

合成結果の解析レポート。

view_report

合成結果の解析ＧＵＩを起動。

gls

現在のデザインパスの情報を表示。

gpwd

現在のデザインパスの位置の表示。

gcd

デザインパスの移動。

gecho

script

TCL形式で書いたスクリプトファイルの実行。

new

現在の環境を全てクリアする。

quit

gutsypeeの終了

help

コマンドのヘルプメッセージを表示

setenv

環境変数を設定する。

その他

参考

コマンド一覧

(27)

環境変数（１）

CLOCK_PERIOD

CLOCK_OVERHEAD

ONETIMEUNIT

FOR_UNROLL_LIMIT

GATE_DELAY

USERLIB

GUTSYPEE_LOG

UNINITIAL_VALUE

CONV_XTO0

FSM_ENCODING_TYPE

環境変数名

使用目的

クロック周期の指定

クロックオーバーヘッドの指定

１周期時間の指定　n<ns|ps>

１ゲート遅延値

展開可能な最大ループ回数

テクノロジーライブラリ指定

実行ログファイルのセーブ

初期化されない変数の許可指定

初期化されない変数を0に初期化

FSMエンコーディング指定

TECHLIB

ユーザー定義ライブラリ指定

参考

(28)

環境変数（２）

NM_GATE_PREFIX

環境変数名

使用目的

NM_WIRE_PREFIX

NM_REG_PREFIX

NM_VAR_PREFIX

NM_PIPREG

MACROLIB_PATH

SCRIPT_PATH

HDLSOURCE_PATH

RESOURCE_MAPFILE_PATH

GUTSYPEE

GEN_DELAY_LOWRTL

ローレベルRTLのシーケンシャルプロセスの代入文に遅延値を設定

発生ゲートに対する名称の接頭文字指定

発生ワイヤに対する名称の接頭文字指定

発生レジスタに対する名称の接頭文字指定

発生内部変数に対する名称の接頭文字指定

発生パイプラインレジスタの接頭文字指定

テクノロジライブラリのディレクトリパス指定

スクリプトファイルが格納されているディレクトリパス指定

HDLソースが格納されているディレクトリパス指定

リソースマッピングファイルが格納されているディレクトリパス指定

DesignPrototyperのインストールディレクトリパス指定

参考

(29)

処理及び変換サポート機能データ型データ型データ型データ型関数の戻り値で使用：taskして使用 ○ void 8bitのbitvectorへ変換 ○ char 16bitのbitvectorへ変換 ○ short 32bitのbitvectorへ変換 ○ int 本定義がない場合、2の補数演算 ○ unsigned パラメータに展開 ○ 列挙型 △ 共用体変数へ展開 △ 構造体静的メモリ割当てのヒープ及び配列のポインタは配列名に変換。 ○ ポインタ 2次元までサポート。ただし、2次元は1次元に変換する。 ○ 配列 parameter文に変換 ○ const 型名とビット数を定義したconfigファイルを参照 ○ typedef × double × float ○ long

Cのサポート構文と変換

(30)

処理及び変換サポート機能 1ビットの特殊型 ○ bit nビットの特殊型 ○ bitvector モジュールの並列実行を記述するための関数型 × par 記憶域記憶域記憶域記憶域ただし静的なローカル変数に置き換える。 ○ auto 静的なローカル及びグローバル変数に置き換える。 ○ static ○ a--○ a++ 演算子演算子演算子演算子ー初期化ディレクティブよりｉ／ｏポートを定義 ○ 入力及び出力ポート配列 ○ メモリディレクティブで各変数に設定可。設定なしの場合、デフォルト処理 ○ ビット幅変数の型宣言より変換ーレジスタグローバル変数に置き換える。 ○ extern

Cのサポート構文と変換

(31)

処理及び変換サポート機能単項演算子単項演算子単項演算子単項演算子 a=a+;に変換 ○ ++a a=a-1に変換 ○ --a 配列インデックスのインクリメントに置き換える。 ○ *a++ 配列インデックスのデクリメントに置き換える。 ○ *a--○ + ○ & ○ || ○ && 2項演算子項演算子項演算子項演算子型変換関数に置き換え。 ○ cast スタティックな値に変換 ○ sizeof ○ ! ○ ~ ○

-Cのサポート構文と変換

(32)

処理及び変換サポート機能 ○ ^ ○ | ○ << ○ >> ○ < ○ > ○ -○ + ○ % ○ / ○ * ○ != ○ == ○ >= ○ <=

Cのサポート構文と変換

(33)

処理及び変換サポート機能 ○ = 2項演算＋代入式に変換 ○ *= 2項演算＋代入式に変換 ○ /= 2項演算＋代入式に変換 ○ %= 2項演算＋代入式に変換 ○ += 2項演算＋代入式に変換 ○ -= ○ If-else 制御構文制御構文制御構文制御構文 ○ ?: 3項演算子項演算子項演算子項演算子 2項演算＋代入式に変換 ○ |= 2項演算＋代入式に変換 ○ ^= 2項演算＋代入式に変換 ○ &= 2項演算＋代入式に変換 ○ >>= 2項演算＋代入式に変換 ○ <<=

Cのサポート構文と変換

(34)

処理及び変換サポート機能 whileに変換 ○ do-while ○ while ○ for case文へ変換 ○ switch ラベル付きdisableへ変換 ○ continue ラベル付きdisableへ変換 ○ break #line #include #else #ifndef #ifdef #define 以下のマクロは以下のマクロは以下のマクロは 以下のマクロはGNUプリプロセッサを使用し予め展開する。プリプロセッサを使用し予め展開する。プリプロセッサを使用し予め展開する。プリプロセッサを使用し予め展開する。プリプロセッサプリプロセッサプリプロセッサプリプロセッサラベル付きdisableへ変換 ○ goto

Cのサポート構文と変換

(35)

処理及び変換サポート機能関数処理関数処理関数処理関数処理関数及びプロシジャ化の節を参照。 ○ 関数化関数及びプロシジャ化の節を参照。 ○ 関数呼び出しープロトタイプ宣言ループパイプライン合成コマンドをサポート。 △ パイプライン化 schedule関数を使用 ○ 並列性関数化時に特殊関数として定義。関数及びプロシジャ化の節を参照 △ 関数の階層化 wait関数、clock関数を使用 ○ 同期イベントの検出

Cのサポート構文と変換

(36)

なし引数本ディレクティブが指定されている関数は、１つのモジュールとして合成される。尚、ディレクティブ、scheduler()関数でプロセスを登録しない場合に使用する。機能 // // //

// fda_cfda_cfda_cfda_c modulemodulemodulemodule 書式 input：入力ポート output：出力ポート signal：グローバル変数に適用 var：ローカル変数に適用 piped：パイプラインのストレージクラス pclk / nclk：ハイアクティブ/ローアクティブエッジクロック aprst / anrst / sprst / snrst：同期 / 非同期のハイアクティブ / ローアクティブエッジリセット n：ﾋﾞｯﾄ幅引数ポート、信号、変数のビット幅や入／出力ポートの定義行う。機能 // // //

C

(37)

モジュール名：マッピングするモジュール名を指定する。 input：入力ポートの定義を行う。 output：出力ポートの定義を行う。引数関数は合成されるずに外部モジュールへマッピングされる。機能 // // //

// fda_c map_to_modulefda_c map_to_modulefda_c map_to_modulefda_c map_to_module <<<<モジュール名モジュール名モジュール名モジュール名> > > > input={<< input={<<input={<< input={<<実ポート名実ポート名実ポート名>(実ポート名>(>(変数名>(変数名):<変数名変数名):<):<ビット幅):<ビット幅ビット幅>>*}, ビット幅>>*}, >>*}, >>*}, output={<< output={<<output={<< output={<<実ポート名実ポート名実ポート名実ポート名>(>(>(>(変数名変数名):<変数名変数名):<):<):<ビット幅ビット幅ビット幅ビット幅>>*} >>*} >>*} >>*} 書式なし。引数指定された関数は下位階層のモジュールとして合成される。機能 // // //

// fda_c preserve_function fda_c preserve_function fda_c preserve_function fda_c preserve_function 書式なし。引数 forループ／関数を展開する。機能 // // //

// unroll_cunroll_cunroll_cunroll_c unroll unroll unroll unroll 書式なし。引数 forループ／関数を展開しない。機能 // // //

// unroll_cunroll_cunroll_cunroll_c rollrollrollroll 書式

C

(38)

なし引数関数を別のプロセスとして扱う機能 // // //

// fda_c fda_c fda_c processfda_c processprocessprocess 書式

C

C言語用ディレクティブ（サポート済み）

言語用ディレクティブ（サポート済み）

なし引数ブロック内のスレッドを並列に実行させる機能 // // //

// fda_c fda_c fda_c par <fda_c par <par <par <ラベル名ラベル名ラベル名>ラベル名>>> 書式

(39)

なし。引数ステート値をこの範囲で定義する。機能 // // //

// fda_c state_vecotr_onfda_c state_vecotr_onfda_c state_vecotr_onfda_c state_vecotr_on //

// //

// fda_c state_vecotr_off fda_c state_vecotr_off fda_c state_vecotr_off fda_c state_vecotr_off 書式ビット幅：ステートベクタのビット幅を指定する。引数ステートベクタの定義機能 // // //

// fda_cfda_cfda_cfda_c state:<state:<state:<ビット幅state:<ビット幅ビット幅> ビット幅> > > 書式略引数 case文の処理を定義する。機能 // // //

// fda_c case_stylefda_c case_stylefda_c case_style <fda_c case_style<<<paralle_caseparalle_caseparalle_caseparalle_case> <> <full_case> <> <full_casefull_casefull_case> > > > 書式

C

C言語用ディレクティブ（予定）

言語用ディレクティブ（予定）

なし引数ブロック内のスレッドをパイプライン動作させるスレッド間をバッファ付きでコミュニケーションする場合は、“//fda_c piped”で定義された変数を使用する。機能 // // //

// fda_c fda_c fda_c fda_c pipe <pipe <pipe <ラベル名pipe <ラベル名ラベル名ラベル名>>>> 書式

(40)

C

C言語用関数（サポート済み）

言語用関数（サポート済み）

信号名：この信号の状態により同期をとる。引数外部との信号同期関数である。機能 void voidvoid

void isz_active_lowisz_active_lowisz_active_lowisz_active_low((((信号名信号名信号名信号名); ); ); ); void

voidvoid

void isz_active_highisz_active_highisz_active_highisz_active_high((((信号名信号名信号名信号名); ); ); ); void

void void

void isz_waitisz_waitisz_waitisz_wait((((信号名信号名信号名信号名[[[[‘‘‘‘&&&&&&&&’’’’ | | ‘‘‘‘||| | ||||’’’’ 信号名|| 信号名信号名信号名]); ]); ]); ]); 信号名信号名信号名信号名(((( !!!!信号名信号名信号名 | 信号名| | | 信号名信号名信号名信号名 )))) 書式なし。引数クロック同期関数で、この関数より１クロック経過する。機能 void voidvoid

void isz_clockisz_clockisz_clockisz_clock(); (); (); (); 書式

(41)

なし。引数

現在のシミュレーション時間を取得する。これは合成されない。機能

int isz_getCurrentTime int isz_getCurrentTimeint isz_getCurrentTime int isz_getCurrentTime(); (); (); (); 書式なし。引数現在のシミュレーション時間を取得する。これは合成されない。機能 int isz_getCurrentTime int isz_getCurrentTimeint isz_getCurrentTime int isz_getCurrentTime(); (); (); (); 書式 bitvector *val1 : 代入先のビットベクタ型変数へのポインタ。 int val2 : 整数値。引数アルゴリズム記述のみレベルなし。戻り値固定小数値（整数値）をビットベクタ型変数へ代入する。機能 void voidvoid

void isz_fixedisz_fixedisz_fixedisz_fixed((((bitvectorbitvectorbitvector *val1,bitvector*val1,*val1,int*val1,int val2,intintval2,val2,intval2,intint acc); intacc); acc); acc); 書式

C

(42)

bitvector *val : 変換した固定小数値を格納するビットベクタ型変数（配列名）。 int acc : 小数精度

float　　 fnum : 浮動小数（Ｃのfloatで扱える値）引数アルゴリズム記述のみレベルなし。戻り値浮動小数を固定小数（整数値）に変換する。機能 void isz_float2fixed( void isz_float2fixed(void isz_float2fixed(

void isz_float2fixed( bitvectorbitvectorbitvectorbitvector ****valvalval,,,,intvalint acc, floatintintacc, floatacc, float fnumacc, floatfnumfnumfnum); ); ); ); 書式 bitvector *val1 : コピー先のビットベクタ型変数（配列名）。 bitvector *val2 : コピー元のビットベクタ型変数（配列名）。 int : 小数精度引数アルゴリズム記述のみレベルなし。戻り値ビットベクタ型の固定小数（整数値）をを他のビットベクタ型の変数へ精度を合わせてコピー。機能 void isz_fixed2fixed( void isz_fixed2fixed(void isz_fixed2fixed(

void isz_fixed2fixed(bitvectorbitvectorbitvectorbitvector *val1,*val1,*val1,*val1,bitvectorbitvector *val2,bitvectorbitvector*val2,*val2,int*val2,intintint acc) acc) acc) acc) 書式

C

(43)

bitvector *result : 計算結果を格納するビットベクタ型変数（配列名）。 int acc : 計算結果の小数精度 bitvector *val1 : 計算式左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 計算式右辺辺のビットベクタ型変数（配列名）。引数アルゴリズム記述のみレベルなし。戻り値固定小数点の加算（２項演算）。機能 void voidvoid

void isz_fixed_addisz_fixed_addisz_fixed_add((((bitvectorisz_fixed_add bitvectorbitvectorbitvector *result,*result,*result,*result,intintint acc, intacc, bitvectoracc, acc, bitvectorbitvectorbitvector *val1,*val1,*val1,*val1, bitvectorbitvectorbitvectorbitvector *val2) *val2) *val2) *val2) 書式 bitvector *result : 計算結果を格納するビットベクタ型変数（配列名）。 int acc : 計算結果の小数精度 bitvector *val1 : 計算式左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 計算式右辺辺のビットベクタ型変数（配列名）。引数アルゴリズム記述のみレベルなし。戻り値固定小数点の減算（２項演算）。機能 void voidvoid

void isz_fixed_subisz_fixed_sub((((bitvectorisz_fixed_subisz_fixed_subbitvectorbitvector *result,bitvector*result,*result,*result,intintintint acc, acc, bitvectoracc, acc, bitvectorbitvector *val1,bitvector*val1,*val1,*val1, bitvectorbitvectorbitvectorbitvector *val2) *val2) *val2) *val2) 書式

C

(44)

bitvector *result : 計算結果を格納するビットベクタ型変数（配列名）。 int acc : 計算結果の小数精度 bitvector *val1 : 計算式左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 計算式右辺辺のビットベクタ型変数（配列名）。引数アルゴリズム記述のみレベルなし。戻り値固定小数点の乗算（２項演算）。機能 void void void

void isz_fixed_mulisz_fixed_mulisz_fixed_mul((((bitvectorisz_fixed_mul bitvectorbitvectorbitvector *result,*result,*result,int*result,intint acc, intacc, bitvectoracc, acc, bitvectorbitvectorbitvector *val1,*val1,*val1, bitvector*val1,bitvectorbitvectorbitvector *val2) *val2) *val2) *val2) 書式 bitvector *result : 計算結果を格納するビットベクタ型変数（配列名）。 int acc : 計算結果の小数精度 bitvector *val1 : 計算式左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 計算式右辺辺のビットベクタ型変数（配列名）。引数アルゴリズム記述のみレベルなし。戻り値固定小数点の除算（２項演算）。機能 void void void

void isz_fixed_divisz_fixed_div((((bitvectorisz_fixed_divisz_fixed_divbitvectorbitvector *result,bitvector*result,*result,*result,intintintint acc, acc, bitvectoracc, acc, bitvectorbitvector *val1,bitvector*val1,*val1,*val1, bitvectorbitvectorbitvector *val2) bitvector*val2) *val2) *val2) 書式

C

(45)

int *val1 : 変換後整数値代入先のint型変数へのポインタ。 bitvector *val2 : 変換前のビットベクタ型変数（配列名）。引数アルゴリズム記述のみレベルなし。戻り値ビットベクタ型の値を整数値に変換してint型の変数へ代入する。機能 void isz_bitvect2int( void isz_bitvect2int(void isz_bitvect2int(

void isz_bitvect2int(intintint val1,intval1,val1,val1, bitvectorbitvectorbitvectorbitvector* val2) * val2) * val2) * val2) 書式

char *array : 代入先のchar型配列。

bitvector *val : ビットベクタ型変数（配列名）。 int range : ビット列の幅。引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値ビットベクタ型のビット列をchar型の配列に変換して代入する。機能

void isz_bitvect2char_array(char *array, void isz_bitvect2char_array(char *array,void isz_bitvect2char_array(char *array,

void isz_bitvect2char_array(char *array, bitvectorbitvectorbitvector ****valbitvector valval,,,,intvalintintint range) range) range) range) 書式

C

(46)

bitvector *val1 : コピー先のビットベクタ型変数（配列名）。 bitvector *val2 : コピー元のビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値ビットベクタ型の変数のデータをを他のビットベクタ型の変数へコピー。機能 void isz_bitvect2bitvect( void isz_bitvect2bitvect(void isz_bitvect2bitvect(

void isz_bitvect2bitvect(bitvectorbitvectorbitvector *val1,bitvector*val1,*val1,bitvector*val1,bitvectorbitvector *val2) bitvector*val2) *val2) *val2) 書式 bitvector *result : 計算結果を格納するビットベクタ型変数（配列名）。 bitvector *val1 : 計算式左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 計算式右辺のビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値ビットベクタ型の加算（２項演算）。機能 void voidvoid

void isz_bitvect_addisz_bitvect_add((((bitvectorisz_bitvect_addisz_bitvect_add bitvectorbitvectorbitvector *result,*result,*result,*result,bitvectorbitvector *val1,bitvectorbitvector*val1,*val1,*val1, bitvectorbitvectorbitvectorbitvector *val2) *val2) *val2) *val2) 書式

C

(47)

bitvector *result : 計算結果を格納するビットベクタ型変数（配列名）。 bitvector *val1 : 計算式左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 計算式右辺のビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値ビットベクタ型の減算（２項演算）。機能 void void void

void isz_bitvect_subisz_bitvect_subisz_bitvect_sub((((bitvectorisz_bitvect_subbitvectorbitvector *result,bitvector*result,*result,*result,bitvectorbitvector *val1,bitvectorbitvector*val1,*val1, bitvector*val1,bitvectorbitvectorbitvector *val2) *val2) *val2) *val2) 書式 bitvector *result : 計算結果を格納するビットベクタ型変数（配列名）。 bitvector *val1 : 計算式左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 計算式右辺のビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値ビットベクタ型の乗算（２項演算）。機能 void void void

void isz_bitvect_mulisz_bitvect_mulisz_bitvect_mul((((bitvectorisz_bitvect_mul bitvectorbitvector *result,bitvector*result,*result,bitvector*result,bitvector *val1,bitvectorbitvector*val1,*val1,*val1, bitvectorbitvectorbitvectorbitvector *val2) *val2) *val2) *val2) 書式

C

(48)

bitvector *result : 計算結果を格納するビットベクタ型変数（配列名）。 bitvector *val1 : 計算式左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 計算式右辺のビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値ビットベクタ型の除算（２項演算）。機能 void void void

void isz_bitvect_divisz_bitvect_divisz_bitvect_div((((bitvectorisz_bitvect_div bitvectorbitvectorbitvector *result,*result,*result,*result,bitvectorbitvector *val1,bitvectorbitvector*val1,*val1, bitvector*val1,bitvectorbitvector *val2) bitvector*val2) *val2) *val2) 書式 bitvector *val1 : 左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 右辺のビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベル

int result : 1:TRUE 0:FALSE 戻り値

関係演算 va1 == val2 機能

int isz_bitvectEQU int isz_bitvectEQUint isz_bitvectEQU

int isz_bitvectEQU((((bitvectorbitvectorbitvectorbitvector *val1,*val1,*val1, bitvector*val1,bitvectorbitvector *val2) bitvector*val2) *val2) *val2) 書式

C

(49)

bitvector *val1 : 左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 右辺のビットベクタ型変数（配列名）。引数

アルゴリズム記述、ビヘイビア記述レベル

関係演算 va1 != val2 機能

int isz_bitvectNEQ int isz_bitvectNEQint isz_bitvectNEQ

int isz_bitvectNEQ((((bitvectorbitvectorbitvectorbitvector *val1,*val1,*val1, bitvector*val1,bitvectorbitvector *val2) bitvector*val2) *val2) *val2) 書式 bitvector *val1 : 左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 右辺のビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベル

関係演算 va1< val2 機能

int isz_bitvectGT int isz_bitvectGTint isz_bitvectGT

int isz_bitvectGT((((bitvectorbitvectorbitvectorbitvector *val1,*val1,*val1,*val1, bitvectorbitvectorbitvectorbitvector *val2) *val2) *val2) *val2) 書式

C

(50)

関係演算 va1 > val2 機能

int isz_bitvectLT int isz_bitvectLTint isz_bitvectLT

int isz_bitvectLT((((bitvectorbitvectorbitvectorbitvector *val1,*val1,*val1,*val1, bitvectorbitvectorbitvectorbitvector *val2) *val2) *val2) *val2) 書式 bitvector *val1 : 左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 右辺のビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベル

関係演算 va1 <= val2 機能

int isz_bitvectGE int isz_bitvectGEint isz_bitvectGE

int isz_bitvectGE((((bitvectorbitvectorbitvectorbitvector *val1,*val1,*val1,*val1, bitvectorbitvectorbitvectorbitvector *val2) *val2) *val2) *val2) 書式

C

(51)

関係演算 va1 >= val2 機能

int isz_bitvectLE int isz_bitvectLEint isz_bitvectLE

int isz_bitvectLE((((bitvectorbitvectorbitvectorbitvector *val1,*val1,*val1,*val1, bitvectorbitvectorbitvectorbitvector *val2) *val2) *val2) *val2) 書式 bitvector *val1 : 左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 右辺のビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベル

論理演算 val1 && val2 機能

int isz_bitvectLAND int isz_bitvectLANDint isz_bitvectLAND

int isz_bitvectLAND((((bitvectorbitvectorbitvector *val1,bitvector*val1,*val1, bitvector*val1,bitvectorbitvector *val2) bitvector*val2) *val2) *val2) 書式

C

(52)

論理演算 val1 || val2 機能

int isz_bitvectLOR int isz_bitvectLORint isz_bitvectLOR

int isz_bitvectLOR((((bitvectorbitvectorbitvectorbitvector *val1,*val1,*val1,*val1, bitvectorbitvectorbitvector *val2) bitvector*val2) *val2) *val2) 書式 bitvector *result　　　　 : 結果が格納されるビットベクタ型変数（配列名） bitvector *val : ビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値ビット演算 result = ! val1 機能 void voidvoid

void isz_bitvectNOTisz_bitvectNOTisz_bitvectNOT((((bitvectorisz_bitvectNOT bitvectorbitvectorbitvector *result,*result, bitvector*result,*result,bitvectorbitvectorbitvector ****valvalval) val) ) ) 書式

C

(53)

bitvector *result : 結果が格納されるビットベクタ型変数（配列名） bitvector *val1 : 左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 右辺のビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値

ビット演算 result = val1 & val2 機能

void voidvoid

void isz_bitvectANDisz_bitvectAND((((bitvectorisz_bitvectANDisz_bitvectAND bitvectorbitvector *result,bitvector*result,*result, bitvector*result,bitvector *val1,bitvectorbitvector*val1,*val1,*val1, bitvectorbitvectorbitvector *val2) bitvector *val2) *val2) *val2) 書式 bitvector *result : 結果が格納されるビットベクタ型変数（配列名） bitvector *val1 : 左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 右辺のビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値

ビット演算 result = val1 | val2 機能

void void void

void isz_bitvectORisz_bitvectOR((((bitvectorisz_bitvectORisz_bitvectOR bitvectorbitvectorbitvector *result,*result,*result, bitvector*result,bitvector *val1,bitvectorbitvector*val1,*val1, bitvector*val1,bitvectorbitvector *val2) bitvector*val2) *val2) *val2) 書式

C

(54)

bitvector *result : 結果が格納されるビットベクタ型変数（配列名） bitvector *val1 : 左辺のビットベクタ型変数（配列名）。 bitvector *val2 : 右辺のビットベクタ型変数（配列名）。引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値

ビット演算 result = val1 ^ val2 機能

void voidvoid

void isz_bitvectXORisz_bitvectXOR((((bitvectorisz_bitvectXORisz_bitvectXOR bitvectorbitvectorbitvector *result,*result,*result, bitvector*result,bitvector *val1,bitvectorbitvector*val1,*val1, bitvector*val1,bitvectorbitvector *val2) bitvector*val2) *val2) *val2) 書式 bitvector *result : 結果が格納されるビットベクタ型変数（配列名） bitvector *val : ビットベクタ型変数（配列名）。 int num : シフト数引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値

シフト演算 result = val1 << num 機能

void voidvoid

void isz_bitvectSFLisz_bitvectSFL((((bitvectorisz_bitvectSFLisz_bitvectSFLbitvectorbitvector *result,bitvector*result,*result,*result, bitvectorbitvector ****valbitvectorbitvector valvalval,,,, intintint num) intnum) num) num) 書式

C

(55)

bitvector *result : 結果が格納されるビットベクタ型変数（配列名） bitvector *val : ビットベクタ型変数（配列名）。 int num : シフト数引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値

シフト演算 result = val1 >> num 機能

void void void

void isz_bitvectSFRisz_bitvectSFR((((bitvectorisz_bitvectSFRisz_bitvectSFRbitvectorbitvector *result,bitvector*result,*result,*result, bitvectorbitvector ****valbitvectorbitvector valvalval,,,, intintint num) intnum) num) num) 書式信号のモニタ機能 void void void

void isz_monitorisz_monitorisz_monitor(char*isz_monitor(char*(char* sig(char*sigsigsig); ); ); ); 書式信号値の表示機能 void void void

void isz_displayisz_displayisz_display((((intisz_display intint time, char*inttime, char*time, char*time, char* sigsigsigsig); ); ); ); 書式ダンプファイルの定義機能 void void void

void isz_dumpfileisz_dumpfileisz_dumpfile(char*isz_dumpfile(char*(char* fileNm(char*fileNmfileNm); fileNm); ); ); 書式

C

(56)

変数のダンプ定義機能

void void void

void isz_dumpvarsisz_dumpvarsisz_dumpvars(char*isz_dumpvars(char*(char*(char* sigsigsigsig); ); ); ); 書式全ての変数のダンプ機能 void void void

void isz_dumpallvarsisz_dumpallvarsisz_dumpallvars(char*isz_dumpallvars(char*(char* sig(char*sigsig); sig); ); ); 書式

ビットの操作機能

< <<

<連接の値連接の値連接の値>=連接の値>=>=>=isz_concate2(char* <isz_concate2(char* <isz_concate2(char* <isz_concate2(char* <変数名変数名|変数名変数名|||定数定数定数定数>,>,>,>, int intint int <<<<ビット幅ビット幅ビット幅ビット幅>,>,>,>, char* < char* < char* < char* <変数名変数名変数名変数名||||定数定数定数定数>,>,>,>, int intint int <<<<ビット幅ビット幅ビット幅ビット幅>); // >); // >); // >); // 連接（２データ）連接（２データ）連接（２データ）連接（２データ） < << <データデータデータデータ> ::=<> ::=<> ::=<> ::=<変数名変数名変数名変数名||定数||定数定数定数>,<>,<>,<>,<ビット幅ビット幅ビット幅>ビット幅>>> isz_concate3(< isz_concate3(< isz_concate3(< isz_concate3(<データデータデータ>,<データ>,<>,<>,<データデータ>,<データデータ>,<>,<データ>,<データデータデータ>);>);>);>); isz_concate4(< isz_concate4(< isz_concate4(< isz_concate4(<データデータデータ>,<データ>,<>,<>,<データデータデータ>,<データ>,<データ>,<>,<データデータデータ>,<>,<>,<データ>,<データデータデータ>);>);>);>); isz_concate5(< isz_concate5(< isz_concate5(< isz_concate5(<データデータデータ>,<データ>,<>,<>,<データデータデータ>,<データ>,<>,<データ>,<データ>,<データデータ>,<>,<データ>,<データデータデータ>,<>,<データ>,<>,<データデータデータ>);>);>);>); isz_concate6(< isz_concate6(< isz_concate6(< isz_concate6(<データデータデータ>,<データ>,<>,<データ>,<データデータ>,<データ>,<>,<データ>,<データデータデータ>,<>,<データ>,<>,<データデータデータ>,<>,<>,<データ>,<データ>,<データデータ>,<>,<>,<データデータデータデータ>);>);>);>); 書式

C

C言語用関数（予定）

言語用関数（予定）

(57)

unsigned int var : 対象となる変数 int msb : 取出す範囲のmsb int lsb : 取出す範囲のlsb 引数アルゴリズム記述、ビヘイビア記述レベル取出されたビット（右詰めに格納）戻り値ビットの指定範囲取出し var[msb:lsb]; 機能 unsigned unsigned unsigned

unsigned int isz_bitsliceint isz_bitsliceint isz_bitsliceint isz_bitslice(unsigned (unsigned (unsigned (unsigned intintintint varvarvar, , , , intvar int msbintint msbmsbmsb, , , , intintint lsbintlsblsblsb) ;) ;) ;) ; 書式 bitvector *var1 : 格納先のビットベクタ型変数 bitvector *var2 : ビットを取出すビットベクタ型変数 int var2_msb : 取出す範囲のmsb int var2_lsb : 取出す範囲のlsb 引数アルゴリズム記述、ビヘイビア記述レベル戻り値ビットベクタ型のビットの指定範囲取出し var1 = var2[var2_msb:var2_lsb]; 機能 void void void

void isz_bitvect_vitsliceisz_bitvect_vitslice((((bitvectorisz_bitvect_vitsliceisz_bitvect_vitslice bitvectorbitvector* var1, bitvector* var1, * var1, * var1, bitvectorbitvectorbitvectorbitvector* var2, * var2, int * var2, * var2, int int var2_msb, int var2_msb, var2_msb, int var2_msb, int int int var2_lsb); var2_lsb); var2_lsb); var2_lsb); 書式

C

(58)

unsigned int *var1 : コピー先の変数 int var1_msb : コピー先範囲のmsb int var1_lsb : コピー先範囲のlsb unsigned int var2 : ビットを取出す変数 int var2_msb : 取出す範囲のmsb int var2_lsb : 取出す範囲のlsb 引数アルゴリズム記述、ビヘイビア記述レベルなし。戻り値ビットの指定範囲取出しと指定範囲へのコピー var1[var1_msb:var1_lsb] = var2[var2_msb:var2_lsb]; 機能 void void void

void isz_bitmoveisz_bitmoveisz_bitmove(unsigned isz_bitmove(unsigned (unsigned (unsigned intintintint *var1, *var1, *var1, int*var1, int var1_msb, intintvar1_msb, var1_msb, intvar1_msb, intint var1_lsb, unsigned intvar1_lsb, unsigned intvar1_lsb, unsigned var1_lsb, unsigned intintint var2, var2, var2, var2, int

int int

int var2_msb, var2_msb, var2_msb, intvar2_msb, intint var2_lsb) ;intvar2_lsb) ;var2_lsb) ;var2_lsb) ; 書式なし。引数本関数内で並列動作する関数を登録する。登録できる関数は５１２個まである。この登録された関数はモジュールとして合成される。機能 void void void

次世代 LSI 設計ツール DesignPrototyper のご紹介 2000 年 12 月 フューチャーデザインオートメーション株式会社

次世代ＬＳＩ設計ツール

DesignPrototyperのご紹介

2000年12月

製品系列

• DesignPrototyper

– 標準製品

– 598万円

• DesignPrototyper for FPGA

– Xilinx社、Altera社向けデバイス専用ルール

– 普及版

– 98万円（FPGA 1社対応）

– 148万円（FPGA 2社対応）

• HL Synthesis（

（（

（予定）

予定）

予定）

予定）

– ASICユーザ向け

– 898万円（予定）

当社のﾊｲﾚﾍﾞﾙ合成の特長

• C/C++言語のﾌﾙｾｯﾄ構文

• ｼｽﾃﾑﾚﾍﾞﾙからｱｰｷﾃｸﾁｬﾚﾍﾞﾙまでのﾓﾃﾞﾘﾝｸﾞ

とｼﾐｭﾚｰｼｮﾝのｻﾎﾟｰﾄ

• 全ﾓﾃﾞﾘﾝｸﾞからのﾊｰﾄﾞｳｪｱ合成のｻﾎﾟｰﾄ

• 高度なﾊﾟｲﾌﾟﾗｲﾝｽｹｼﾞｭｰﾘﾝｸﾞのｻﾎﾟｰﾄ

• IP再利用を容易にするｲﾝﾀﾌｪｰｽ合成のｻﾎﾟｰﾄ

• 特定ﾃﾞﾊﾞｲｽ向けの最適化機能のｻﾎﾟｰﾄ

従来設計手法と当社ｿﾘｭｰｼｮﾝ

デザインフロー

DesignPrototyperが扱うアーキテクチャ

• 制御部とデータパス部で構成

• データパス部

– マルチプレクサベースアーキテク

チャを基本とする。

– 出力側にレジスタを配置。

• 制御部

– ミーリ制御モデルをデフォルトと

する。

• バスインタフェース部

– 予定（２００１年２月）

制御部

データパス部

DesignPrototyperの入出力関連図

ユーザー制約

Verilog

DesignPrototyper

DesignPrototyper

Verilog

レポート

面積

速度

レイテンシ

ライブラリ

トレードオフ

Ｃ／Ｃ＋＋

VHDL

C

C

DesignPrototyperのデザインフロー

CDFG

CDFG

CDFG

CDFG

CDFG

CDFG

CDFG

レポート

C/C++

Verilog

VHDL

Verilog

ライブラリ

ユーザー

制約

C言語サポートの特長

• 仕様レベルからアーキテクチャｰレベルまで

のモデリングのサポート

• 全モデリングレベルからのハードウェア合成

次世代 LSI 設計ツール DesignPrototyper のご紹介 2000 年 12 月フューチャーデザインオートメーション株式会社

_Verilog

_{レイテンシ}

• 仕様レベルからアーキテクチャｰレベルまで　

　　　のモデリングのサポート

　　　機能のサポート

• 全モデリングレベルのシミュレーション　　　　

　　　機能のサポート

　つづき