PowerPoint プレゼンテーション

平成１７年度　前期　大学院

情報デバイス工学特論

第９回

基本CMOSアナログ回路（２）

今回の講義内容は

谷口研二：LSI設計者のためのCMOSアナログ回路入門

　CQ出版2005

の第6章ー9章 (pp. 99-158) の内容に従っている。

講義では谷口先生のプレゼンテーション資料も使用。

ソース接地増幅回路の入力許容範囲

V_in V_B V_out M₁ M₂ I V_out I M₂ M₁ V_in V_out 中心値 p

(

)

Tn DD B Tp n V β V V V β + − +

(

)

2 n p p DD B Tp DD n V V V V λ λ β β + − + 入力範囲 特性ばらつきの影響大 狭い入力範囲

差動入力回路

I_SS テイル電流 I₁ I₂ ・素子ばらつきの影響小さい ・広い入力範囲 1 2 SS I = +I I 1 1 2 GS T I V V β = + 2 2 2 GS T I V V β = + 1 2 in GS GS v =V −V 2 2 4 1,2 ₂ 2 2 4 SS SS in in SS SS I I v v I I I β β = ± − 0 I_SS I₁ I₂ 2I_SS β − 2ISS β v_in 相互コンダクタンス 1,2 1,2 0 2 in SS m in v I I g v β = ∂ = = ± ∂

負荷にカレント・ミラー回路を用いた差動入力回路

I_SS I₁ I₁ I₂ i_out V_IN+ _V IN− V_IN+ V_IN− i_out=g_md (V_IN+ − V_IN−)

OTA (Operational Transconductance Amplifier)

2 in IN CM v V ± =V ± 2 IN IN CM V V V + ₊ − = in IN IN v =V+ −V− コモン・モード電圧 差動入力電圧 1 2 out i = −I I 0 in out md SS in v i g I v ₌ β ∂ = = ∂

出力抵抗 R_outeff = r_o4 &r_o2

(

4 2

)

eff

out out out md o o in

v = i R = g r & r v 電圧利得

(

4 2

)

out DM md o o in v A g r r v = = & M₁ M₂ M₃ M₄

テイル電流源に nMOSFET を用いた場合

V_IN+ V_IN− v_out M₁ M₂ M₃ M₄ M₅ C A B v_out がコモン・モード電圧 V_CMにより変化 V_CM → V_CM + v_CM とした時の変化 V_C の電圧が変化 A と B の電圧は同じ→ A と B を短絡しても同じ M1 と M2 を並列接続したトランジスタ r_o5 5 1 d CM o i v ≅ r （ソース・フォロワー） 3,4 5 3,4 3,4 1 1 2 2 2 o eff out m o o m m r R g r r g g = & & ≈ 5 3,4 1 2 eff out d out CM CM CM o m v i R A v v r g = = ≈

out DM in CM CM v = A v + A v 5 3,4 1 2 CM o m A r g =

(

4 2

)

DM md o o A = g r & r 同相分除去比 CMRR = DM 2 _{o5 m3,4 md}

(

_{o4 o2}

)

CM A r g g r r A ≈ & 典型的な例　CMMR ~ 103 _(60dB) 同相の信号の影響は 0.1%

同相分除去比

差動増幅回路の許容入力範囲

コモン・モード入力電圧 V_CM の許容範囲 = すべての MOSFET が飽和特性領域で動作する条件 飽和ドレイン電圧 2 Dsat GS T ov I V V V β = − = = Δ オーバードライブ電圧 GS T ov V =V + Δ 電流 I を流すためには、閾値にオー バードライブ電圧を足した電圧をゲー ト電圧に加えなければならない。 飽和領域を与える最小 ドレイン・ソース間電圧 V_Dsat V_Tn+Δ_ov V_Dsat |V_Tp|+Δ_ov V_Tn+Δ_ov+V_Dsat < V_CM < V_DD−(|V_Tp|+Δ_ov)−V_Dsat+(V_Tn+Δ_ov) V_Tn+2V_Dsat < V_CM <V_DD−|V_Tp| +V_Tn −V_Dsat V_Tn = −V_Tp = 0.5V, V_Dsat = 0.2V 0.9V < V_CM <V_DD−0.2V 許容範囲＝電源電圧 − 1.1V 現在のロジックＬＳＩの電源= 1.2V アナログLSI の低電圧化は苦労大

差動出力構成

V_B V_IN+ _V IN− VIN + V_IN− V_out+ V_out−

回路の安定動作　：　バイアス回路が重要

バイアス回路

・電源電圧の変動

・チップ製造ラインでのプロセスばらつき ・使用環境温度

基本電流源回路

電流→電圧 V_GS = V_T +

Δ

_ov 2 ov I β Δ = 電圧→電流 I _I 電流のコピー＝カレント・ミラー回路 I I_out M₁ M₂ 2 1 out

I

β

I

β

=

nMOSFET と pMOSFET により電流供給・電流引抜 の電流源を作ることができる

電流引抜 電流供給

組み合わせ

V_out I_out 出力電圧の変動により電流が変化 out out o V I r Δ Δ = V_out I_out カスコード接続 M₃ M₄ V_out から見た出力抵抗 = M₃ の出力抵抗 x M₄ の真性ゲイン = r_o3 x g_m4 r_o4 3 4 4 out out o m o V I r g r Δ Δ =

カスコード電流源回路

カスコード電流源回路

① ② ③ ④ V_out V_out V_out >

Δ

_ov V_out > V_T + 2

Δ

_ov 0.2V 0.9V

−動作範囲が狭くなる

V_T = 0.5V, 　Δ_ov = 0.2V

低電源電圧用電流源回路

カスコード接続での最小バイアス

Δ

_ov

Δ

_ov V_T +

Δ

_ov V_T + 2

Δ

_ov 2 ov I β Δ = W C_ox L β = μ W/L を1/4 にすれば 2

Δ

_ov を 作ることができる W L 1 4 W L W L 1 4 W L A B A と B の電圧 _{A B} が異なること による誤差 （λ 項） A_同電位と B は V_out > 2

Δ

_ov 0.4V

参照電圧源回路

温度が変化しても同じ電圧を発生 正の温度係数 負の温度係数 加算により打ち消す PN 接合ダイオード 2 B qV k T i qDn I A e WN = A : 素子面積 q : 素電荷量 D : 少数キャリヤ拡散定数 n_i : 真性キャリヤ濃度 W: 拡散層厚さ N : 拡散層濃度 2 3/ 2 g B E k T i n T e − ∝ 1/ 2 D ∝T − 0 g B E qV k T I I e − − = I=I1 T ( 0) ln / g _B E _{k T} V I I q q = + V 負の温度係数 正の温度係数 g E q I=I₂

... ... ... K 個並列接続 D₁ D₂ V₁ V2 I I 1 2 B B qV qV k T k T S S

I

=

I e

=

KI e

( )

1 2 ln B k T V V V K q Δ = − = ... ... ... I I A B C R D₁ と D₂ に同一電流 I A と B が同一電位 V_C V_B IR V_A V ( ) ln B k T V K IR q Δ = = I D₁ D₂

同一電流・同一電位を与える回路 カレント・ミラー ＝同一電流 V_X V_X −V_T −Δ_ov どちらの電位も V_out ... ... ... I I R₁ R₂ I 1 V I R Δ = 2 3 1 out D R V V V R = + Δ 負の温度係数 正の温度係数 D₃ 1 K 1

バンドギャップ参照電源回路

( )

3 2 1 ln out D B V V R k K T T R q ∂ ∂ = + ∂ ∂ ( ) ln B k T V K q Δ = -1.5 ~ -2mV/K ~ 0.1mV/K R₂/R₁ ~ 20 V_out ~ 0.7+20x0.026=1.2V

( )

1

ln

B

k T

I

K

R q

=

PTAT (proportional to absolute temperature)

... ... ... I I R₁ R₂ I 1 K

( )

2 1 ln B out R k T V K R q =

P+ N+ N P NWELL PMOS S/D V_out 1 K 1 1 4 W L 1 4 W L 1 PN接合として寄生バイポーラ トランジスタを用いる 低電圧カスコード電流源により 精度を上げる 1

参照電流回路

I₀ R₁ 1 K R₂ I₁ I₀ I₁ 0 1 2 1 BE BE V V I I R R Δ + = + R₂

コンパレータ回路

V_ref V_in V_out

Δ

V_in = V_in − V_ref 0 V_out V_L V_H

離散時間コンパレータ

S&H V_ref V_{in ラッチ} φ_{1 φ} 2 S&H : サンプル＆ホールド A

スイッチト・キャパシタ型コンパレータ

φ₁ φ₂ φ_1a S₁ S₂ +A − 上部プレート （基板からの雑音を避ける） φ₁より少し早めにOFF する(advanced) フェーズ φ₁ V_in A + − V_in 0 ここの電荷で入力 情報を蓄える フェーズ φ₂ A + −

−

V_in 0 AV_in V_out ユニティ・ゲイン・バッファ ボルテージ・フォロワー

フェーズ φ₁ A + − V_in フェーズ φ₂ A + − −V_in+V_ost 0 AV_in V_ost V_ost V_ost

OP アンプのオフセット電圧の影響

オフセット電圧の影響を受けない correlated double sampling (CDS)

電荷注入の影響

A + − ON → OFF 時にMOSFETチャン ネルに蓄積された電荷がソース・ ドレインから掃き出される V_in− inj in in aQ V V C − _{= − +} 電荷注入の影響を避ける 全差動型コンパレータ A + − + − φ₁ φ₂ V_in φ₂ φ₁ φ₁ φ₁ V_out

フィードバック回路 安定化のために出力に大きなキャパシタ 高速化が損なわれる 高速コンパレータ 低利得アンプの多段接続＋ラッチ回路 フィードバックなし A + − ΔV_in V_out 増幅回路の過渡応答特性 V_out R_outeff C_out g_mΔV_in

1 outeff out

t R C eff m out in m out in out g V V g R e V t C − ⎛ ⎞ ⎜ ⎟ = Δ − Δ ⎜ ⎟ ⎝ ⎠  R_outeff に寄らない（利得を大きく取る必要はない）

ΔV_in V_out,n V_out,1 V_out,2 , ! n in m out n out V g V t n C ⎛ ⎞ Δ ≅ _{⎜ ⎟} ⎝ ⎠

V_{out, n} = V_{out, n+1} となる時間 ( 1) out

m C t n g = + これ以降で V_out は高速に立ち上がる n < 4, A<10 とする ゲインの小さな差動増幅器 1,2 3,4 m m g A g  M₁ M₂ M₃ M₄

ラッチ回路

M₃ M₄ V_bias M₁ V_x V_y M₂ ( ) (0) exp out x y out t V t V V V τ ⎛ ⎞ Δ = − = Δ _{⎜ ⎟} ⎝ ⎠ out m C g τ ≈ ΔV_out(t) は指数関数的に増大 ただし、 ΔV_out(0) が小さいと出力電圧が大きくなるのに時間がかかる 高速化には初期値をある程度確保しておくことが有効

前置増幅器とラッチ回路を組み合わせた高速コンパレータ回路 A + − + − V_out A + − + − ラ ッ チ 回 路 V_in 前置増幅器の役割 ・ 入力信号を高速に増幅 ・ ラッチ回路の影響を入 力に及ぼさない Latch Latch Latch V_in+ V_in− V_out+ V_out−

レポート（9）

下の前置増幅器とラッチ回路を組み合わせた高速コンパ レータ回路についてその動作原理を説明せよ。出力波形 の時間変化をプロットせよ。 Latch Latch V_in+ V_in− V_out+ V_out−