• 検索結果がありません。

ブロック図 真理値表 STEP CLOCK LATCH ENABLE SERIAL IN OUT 0 OUT5 OUT 7 SERIAL OUT 1 UP H L D n D n D n 5 D n 7 D n 7 2 UP L L D n+1 No change D n 6 3 UP H L D

N/A
N/A
Protected

Academic year: 2021

シェア "ブロック図 真理値表 STEP CLOCK LATCH ENABLE SERIAL IN OUT 0 OUT5 OUT 7 SERIAL OUT 1 UP H L D n D n D n 5 D n 7 D n 7 2 UP L L D n+1 No change D n 6 3 UP H L D"

Copied!
14
0
0

読み込み中.... (全文を見る)

全文

(1)

東芝

Bi−CMOS 集積回路 シリコン モノリシック

TB62705CP,TB62705CF,TB62705CFN

8 ビット 定電流 LED ドライバ

TB62705CP / CF / CFN は、8 ビットの電流値を可変可能な定電流 回路と、これをオン、オフ制御する8 ビットシフトレジスタ、ラッチ およびゲート回路から構成された定電流LED ドライバです。(アノー ドコモン) Bi−CMOS プロセスを採用 (制御ロジック部を CMOS で構成) によ り、高速なデータ処理および、高精度の定電流性能を実現し、LED などを高効率に点灯、制御可能です。

· 定電流出力 外付け抵抗1 本で、出力電流を 90mA まで設定可能です。 · 定電流精度 (Ta = 25°C、VDD = 5.0V) ビット間誤差 = ±6%、IC 間誤差 = ±15%、 @VCE≧0.4 V、IOUT = 5~40 mA @VCE≧0.7 V、IOUT = 5~90 mA · 外囲器 : CP タイプ DIP16−P−300−2.54A CF タイプ SSOP16−P−225−1.00A CFN タイプ SSOP16−P−225−0.65B · 出力定格 : VOUT = 17V、IOUT = 90mA / ビット

端子接続図

端子接続図

端子接続図

端子接続図

(TOP VIEW)

質量 DIP16−P−300−2.54A : 1.11g (標準) SSOP16−P−225−1.00A: 0.14g (標準) SSOP16−P−225−0.65B: 0.07g (標準)

(2)

ブロック図

ブロック図

ブロック図

ブロック図

真理値表

真理値表

真理値表

真理値表

STEP CLOCK LATCH ENABLE SERIAL−IN OUT0 … OUT5 … OUT7 SERIAL−OUT 1 UP H L Dn Dn … Dn−5 … Dn−7 Dn7 2 UP L L Dn+1 No change Dn6 3 UP H L Dn+2 Dn+2 … Dn−3 … Dn−5 Dn−5 4 DOWN X L Dn+3 Dn+2 … Dn−3 … Dn−5 Dn5 5 DOWN X H Dn+3 Off Dn5 注: Dn =“H”レベルのとき、OUT0~7 はオンします。また、Dn =“L”レベルのときはオフします。外付け抵抗が、 R−EXT と GND の間に接続され、正しい電源電圧が供給されていることが必要です。

タイミングチャート

タイミングチャート

タイミングチャート

タイミングチャート

注: ラッチは、レベルラッチです。トリガラッチではありません。

(3)

端子説明

端子説明

端子説明

端子説明

端子番号 端子名称 機能説明 1 GND ロジック・パワー部共通グラウンド端子です。 2 SERIAL−IN シフトレジスタのシリアルデータ入力端子です。 3 CLOCK クロック入力端子です。この立ち上がりエッジでシフトレジスタはデータをシフトします。 4 LATCH ラッチ信号入力端子です。“H”レベルでシフトレジスタのデータは出力に通過し、“L”レベルで、そのデータをホールド (保持)します。 5~12 OUT0~7 ドライバ出力端子です。オープンコレクタの定電流出力です。 13 ENABLE 出力イネーブル用端子です。“L”レベルで出力はラッチに保持または通過したデータに応じ、オン・オフします。“H”レベルで、出力は強制オフにします。 14 SERIAL−OUT シフトレジスタのシリアルデータ出力端子です。 15 R−EXT 出力電流の設定抵抗を接続する端子です。この端子とGND 間に抵抗を接続し、出力電流値を設定 します。この端子をオープンにすると出力電流は流れません。GND と短絡すると出力電流が大き く流れ、過電流の原因となります。ご注意ください。 16 VDD IC の 5V 系電源電圧供給端子です。

入出力等価回路

入出力等価回路

入出力等価回路

入出力等価回路

ENABLE 端子

端子

端子

端子

LATCH 端子

端子

端子

端子

(4)

最大定格

最大定格

最大定格

最大定格

(Ta = 25℃

)

項目 記号 定格 単位 電 源 電 圧 VDD 0~7.0 V 入 力 電 圧 VIN −0.4~VDD+0.4 V 出 力 電 流 IOUT 90 mA 出 力 電 圧 VCE −0.5~17.0 V 動 作 周 波 数 fCK 15 MHz GND 端 子 電 流 IGND 720 mA 1.47 (CP−type: 単体, Ta = 25℃) 許 容 損 失 (注) PD 0.78 (CF / CFN−type: 基板実装時, Ta = 25℃) W 動 作 温 度 Topr −40~85 ℃ 保 存 温 度 Tstg −55~150 ℃ 注: CP タイプは、周囲温度が 25℃を超える場合は、許容損失を 11.8mW / ℃でディレーティングしてください。 CF / CFN タイプは、周囲温度が 25℃を超える場合は、許容損失を 6.3mW / ℃でディレーティングしてくださ い。

推奨動作条件

推奨動作条件

推奨動作条件

推奨動作条件

(特に指示なき場合は

特に指示なき場合は

特に指示なき場合は

特に指示なき場合は

, Ta =

−−

40~

85

)

項目 記号 測定条件 最小 標準 最大 単位 電 源 電 圧 VDD ― 4.5 5.0 5.5 V 出 力 電 圧 VOUT ― ― ― 15.0 V IO OUTn、DC1 回路 5 ― 88 IOH SERIAL− OUT ― ― 1.0 出 力 電 流 IOL SERIAL− OUT ― ― −1.0 mA VIHV0.7 DD ― VDD +0.3 入 力 電 圧 VIL ― −0.3 ― V0.3 DD V ラ ッ チ パ ル ス 幅 twLAT 100 ― ― ns CLK パ ル ス 幅 tw CLK 50 ― ― ns イ ネ ー ブ ル パ ル ス 幅 twEN 4500 ― ― ns デ ー タ セ ッ ト ア ッ プ 時 間 tsetup 60 ― ― ns デ ー タ ホ ー ル ド 時 間 thold 20 ― ― ns ラ ッ チ セ ッ ト ア ッ プ 時 間 tsetup 100 ― ― ns ラ ッ チ ホ ー ル ド 時 間 thold VDD = 4.5~5.5V 60 ― ― ns 動 作 周 波 数 fCLK カスケード接続時 10.0 ― ― MHz Ta = 85℃ (CP タイプ、単体) ― ― 0.82 許 容 損 失 PD Ta = 85℃ (CF / CFN タイプ、基板実装時) ― ― 0.40 W

(5)

電気的特性

電気的特性

電気的特性

電気的特性

(特に指定なき場合は

特に指定なき場合は

特に指定なき場合は

特に指定なき場合は

, V

DD

= 5.0V, Ta = 25

)

項目 記号 測定回路 測定条件 最小 標準 最大 単位 “H ” レ ベ ル VIH ― ― V0.7 DD ― VDD 入 力 電 力 “L ” レ ベ ル VIL ― ― GND ― V0.3 DD V 出 力 リ ー ク 電 流 IOH ― VOH = 15.0V ― ― 10 µA VOL ― IOL = 1.0mA ― ― 0.4 出 力 電 圧 S − O U T VOH ― IOH = −1.0mA 4.6 ― ― V IOL1 ― VCE = 0.7V 34.1 40.0 45.9 出 力 電 流 1 IOL2 ― VCE = 0.4V REXT = 470Ω (ビット間誤差含) 33.7 39.5 45.3 mA ビ ッ ト 間 誤 差 ΔIOL1 ― IVO = 40mA,

CE = 0.4V REXT = 470Ω ― ±1.5 ±6.0 % IOL3 ― VCE = 1.0V 64.2 75.5 86.8 出 力 電 流 2 IOL4 ― VCE = 0.7V REXT = 250Ω (ビット間誤差含) 63.8 75.0 86.2 mA ビ ッ ト 間 誤 差 ΔIOL2 ― IVO = 75mA,

CE = 0.7V REXT = 250Ω ― ±1.5 ±6.0 % 出 力 電 流 電 圧 変 動 % / VDD ― REXT = 470Ω, Ta = −40~85℃ ― 1.5 5.0 % / V

プ ル ア ッ プ 抵 抗 RIN (up) ― ― 150 300 600 kΩ

プ ル ダ ウ ン 抵 抗 RIN (down) ― ― 100 200 400 kΩ

IDD (off) 1 ― REXT = OPEN, OUT0~7 = off ― 0.6 1.2 IDD (off) 2 ― REXT = 470Ω, OUT0~7 = off 3.5 5.8 8.0 "OFF"

IDD (off) 3 ― REXT = 250Ω, OUT0~7 = off 6.5 10.7 15.0 IDD (on) 1 ― REXT = 470Ω, OUT0~7 = on 7.0 12.0 18.0 消 費 電 流

"ON"

IDD (on) 2 ― REXT = 250Ω, OUT0~7 = on 10.0 22.0 32.0 mA

スイッチング特性

スイッチング特性

スイッチング特性

スイッチング特性

(特に指定なき場合は

特に指定なき場合は

特に指定なき場合は

特に指定なき場合は

Ta = 25

)

項目 記号 測定 回路 測定条件 最小 標準 最大 単位 CLK−OUTn ― 1200 1500 LATCH−OUTn ― 1200 1500 ENABLE−OUTn ― 1200 1500 “H ”伝 達時 間 CLK−SOUT tpLH ― ― 30 70 ns CLK−OUTn ― 700 1000 LATCH−OUTn ― 700 1000 ENABLE−OUTn ― 700 1000 “L ” 伝 達 時 間 CLK−SOUT tpHL ― ― 30 70 ns CLK twCLK ― ― 20 30 最 小 パ ル ス 幅 LATCH twLAT ― ― 10 25 ns セ ッ ト ア ッ プ 時 間 tsetup ― ― 25 50 ns ホ ー ル ド 時 間 thold ― ― 0 30 ns 最 大 ク ロ ッ ク 立 ち 上 が り 時 間 tr (注 1) ― ― ― 10 µs 最 大 ク ロ ッ ク 立 ち 下 が り 時 間 tf (注 1) ― ― ― 10 µs 最 大 出 力 立 ち 上 が り 時 間 tor ― 300 600 1000 ns 最 大 出 力 立 ち 下 が り 時 間 tof ― VDD = 5.0V VCE = 0.4V VIH = VDD VIL = GND REXT = 470Ω IOUT = 40mA VL = 3.0V RL = 65Ω CL = 10.5pF 150 300 600 ns 注1: 単体 (カスケード接続時は除く)

(6)

測定回路

測定回路

測定回路

測定回路

DC 特性

特性

特性

特性

AC 特性

特性

特性

特性

注: パターン・ジェネレータの特性: tr≦10ns, tf≦10ns

(7)

動作タイミング波形

動作タイミング波形

動作タイミング波形

動作タイミング波形

1. CLOCK − SERIAL−OUT, OUTn

2. CLOCK − LATCH

(8)
(9)

外付け抵抗と出力電流値

外付け抵抗と出力電流値

外付け抵抗と出力電流値

外付け抵抗と出力電流値

(10)

下図に応用回路を示します。 このIC を効率良く動作させるには、

VO = VLED−Vf (LED) −VCE (PNPTr)

の式において、VO = 0.4~0.7V に制御できる環境が最良です。

VLEDが必要以上に高い場合、VOも同様に大きく、IC の発熱の原因となり、IC 許容損失から駆動できる電流に大き く制限が生じます。 その場合は、回路上に記す「R」を接続することで、電圧降下を「R」外付け抵抗に分担させ、IC の駆動電流を大き く保つことが可能です。 ) ( BIT ) ( O I ) ( O V f V LED V R 最大 数 最大 最小 ´ -= で求められます。 また、配線の電磁誘導などの影響によって、動作が不安定になるおそれがありますので、IC は可能な限り、LED と 隣接して配置することを推奨します。

応用回路例

応用回路例

応用回路例

応用回路例

本IC は GND 端子が 1 つしかありませんので、GND の基板パターンのインダクタンス成分および配線により、GND 電位が上下し、その絶対値が2.5V を超えますと IC の誤動作が生じます。 パターンレイアウトの際に可能な限り、インダクタンス成分を含まないように留意することを推奨します。

(11)

外形図

外形図

外形図

外形図

(12)

外形図

外形図

外形図

外形図

(13)

外形図

外形図

外形図

外形図

(14)

· 当社は品質、信頼性の向上に努めておりますが、一般に半導体製品は誤作動したり故障することがあります。当 社半導体製品をご使用いただく場合は、半導体製品の誤作動や故障により、生命・身体・財産が侵害されることの ないように、購入者側の責任において、機器の安全設計を行うことをお願いします。 なお、設計に際しては、最新の製品仕様をご確認の上、製品保証範囲内でご使用いただくと共に、考慮されるべ き注意事項や条件について「東芝半導体製品の取り扱い上のご注意とお願い」、「半導体信頼性ハンドブック」など でご確認ください。 · 本資料に掲載されている製品は、一般的電子機器 (コンピュータ、パーソナル機器、事務機器、計測機器、産業用 ロボット、家電機器など) に使用されることを意図しています。特別に高い品質・信頼性が要求され、その故障や 誤作動が直接人命を脅かしたり人体に危害を及ぼす恐れのある機器 (原子力制御機器、航空宇宙機器、輸送機器、 交通信号機器、燃焼制御、医療機器、各種安全装置など) にこれらの製品を使用すること (以下 “特定用途” とい う) は意図もされていませんし、また保証もされていません。本資料に掲載されている製品を当該特定用途に使用 することは、お客様の責任でなされることとなります。 · 本資料に掲載されている製品は、外国為替および外国貿易法により、輸出または海外への提供が規制されている 000629TBA

当社半導体製品取り扱い上のお願い

当社半導体製品取り扱い上のお願い

当社半導体製品取り扱い上のお願い

当社半導体製品取り扱い上のお願い

参照

関連したドキュメント

BS/110度CS IF入力端子

S49119 Style Classic Flexor Grade 7.0 Fixation Manual Weight 215g Size range 35 - 52 TECHNOLOGY-HIGHLIGHTS. •

Hence, the degree theory constructed in [1] is an extension of the classical Leray–Schauder degree in Hilbert space.. It is unique, single-valued and has the usual properties of

Scival Topic Prominence

581] asserts the existence for any natural number N of a partition of the unit sphere S d ⊂ R d+1 into N regions of equal area and small diameter.. The recursive zonal equal area

(The Elliott-Halberstam conjecture does allow one to take B = 2 in (1.39), and therefore leads to small improve- ments in Huxley’s results, which for r ≥ 2 are weaker than the result

のようにすべきだと考えていますか。 やっと開通します。長野、太田地区方面  

We note that in the case m = 1, the class K 1,n (D) properly contains the classical Kato class K n (D) introduced in [1] as the natural class of singular functions which replaces the