1
LTC1531
5.6V AC 120V NEUTRAL 2N2222 HEATER 25Ω TECCOR Q4008L4 OR EQUIVALENT ISOGND V1 V2 V3 V4 ISOLATION BARRIER 1531 TA01 VALID GND 390Ω HYSTERESIS 1M COMPARISON V1 – V3 > V4 – V2 R = RO • eB (1/T – 1/TO) B = 3807 2.5V 100µF 1µF LTC1531 R2 47k R1 680k 150Ω + – THERM 30k YSI 44008 R4 50k VPW VCC SHDN CMPOUT VREG ZCDATA ZC+ ZC– DATA LED 1k Q D C1 0.01µF 2.5k 5W 1N4004 + +自己給電絶縁型
コンパレータ
1998年10月
特長
■ 絶縁バリア間で自己給電 ■ 3000V RMSの絶縁能力 ■ 2.5V絶縁リファレンス、I LOAD＝5mA最大 ■ UL規格申請済み ■ AC電源用ゼロクロス出力 ■ デュアル差動入力コンパレータ ■ 高入力インピーダンス・コンパレータアプリケーション
■ 自己給電絶縁型センシング ■ 絶縁型温度制御 ■ 絶縁型電圧モニタ ■ 絶縁型スイッチ制御概要
LTC®1531は絶縁自己給電型デュアル差動コンパレータ です。内部容量性絶縁バリアにより、コンパレータと出 力間に3000VRMSの絶縁能力を与えます。コンパレータ の電源と出力データの両方が容量性バリアを経由して伝 達されるので、絶縁電源を使用せずにUL規格準拠の絶 縁型比較を行えます。コンパレータのデータは絶縁バリ アを通して差動で伝達され、高い同相電圧と優れたノイ ズ余裕度を実現しています。 絶縁側は2.5Vリファレンス出力を供給し、サーミスタ・ ブリッジなどの外部センサ回路に電力を供給することが できます。デュアル差動コンパレータ入力により、2つ の差動電圧およびシングルエンド電圧を比較することが できます。電源側は、ラッチされたデータを出力するほ か、ゼロクロス・コンパレータからトライアックを制御 するためのパルスを出力します。LTC1531は28ピンSO パッケージで供給されます。 、LTC、LTはリニアテクノロジー社の登録商標です。標準的応用例
絶縁型サーミスタ温度コントローラ リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼でき るものでありますが、その使用に関する責務は一切負いません。また、ここに記載 された回路結線と既存特許とのいかなる関連についても一切関知いたしません。2
ORDER PART
NUMBER
LTC1531CSW
1 2 3 4 11 12 13 14 28 27 26 25 18 17 16 15 VCC SHDN ZCNEG ZCPOS VPW CMPOUT VREG ISOGND GND ZCDATA DATA VALID V1 V2 V3 V4 SW PACKAGE 28-LEAD PLASTIC SO (ISO)TOP VIEW
TJMAX = 125°C, θJA = 125°C/ W
SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS
IVCC Supply Current SHDN = VCC, No Load ● 10 14 mA
SHDN = 0V ● 0.2 10 µA
VZCOS Zero-Cross Offset ● ±30 ±120 mV
VHYS Zero-Cross Hysteresis (Note 7) ● 200 800 mV
VCMR Zero-Cross Input Common Mode Range ● (VCC/2)+0.5 VCC V
fSAMPLE Isolated Comparator Sample Rate VREG Not Loaded (Note 2) 300 Hz
VOS Isolated Comparator Offset V1 = V2, V3 = V4 ● 2.0 4.0 mV
V1 – V3 = 2V, V4 – V2 = 2V ● 2.0 4.0 mV QINJ Isolated Comparator Input Charge Injection V1 = V3 = 2.5V, V2 = V4 = 0V (Note 3) ±4 pC
IVIN Isolated Comparator Input Current V1 = V3 – 2.5V, V2 = V4 = 0V ±1 nA
fSAMPLE = 700Hz (Note 4)
VREG VREG 2mA Load VPW = 3V (Note 5) ● 2.40 2.50 2.55 V
RVREG VREG Output Impedance 2mA to 5mA Load ● 4 15 Ω
ICMPOUT CMPOUT High Impedance Leakage Current VCMPOUT = 2.5V 1 nA
tVREG VREG On-Time ● 90 105 130 µs
VPWH VPW, Power Detect Enable Voltage 3.3 V
IVPW Current Transfer to VPW VPW = 0V 45 µA
VPW = 3.3V 30 µA
VISO Isolation Voltage 1 Minute (Note 6) ● 2500 VRMS
1 Second ● 3000 VRMS
絶対最大定格
全電源電圧（VCCからGND）... 7V 入力電圧 絶縁型コンパレータ （V1からV4）... −0.3V∼（VPW＋0.3V） SHDN、ZCPOS、ZCNEG ... −0.3V∼12V 電流 入力ピン ... ±10mA ZCDATA、VALID、DATA ... ±10mA 動作温度範囲 ... 0℃∼70℃ 保存温度範囲 ... −65℃∼150℃ リード温度 （半田付け、10秒）... 300℃ （Note 1）パッケージ/発注情報
インダストリアルおよびミリタリ・グレードはお問い合わせください。電気的特性
注記がない限り、VCC＝5V、TA＝25℃3
SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS
VIH SHDN Input High Voltage VCC = 4.5V ● 2.4 V
VIL SHDN Input Low Voltage VCC = 5.5V ● 0.8 V
VOH DATA, VALID, ZCDATA Output High Voltage VCC = 4.5V, IO = 400µA ● 3.0 4.3 V
VOL DATA, VALID, ZCDATA Output Low Voltage VCC = 4.5V, IO = 1.6mA ● 0.2 0.4 V
IINL, IINH SHDN Low or High Level Input Current VIN = 5V, 0V ● ±1 µA
dV/dt Continuous dV/dt Rejection (Note 8) ● 50 70 V/µs
TIME (ms) 0 VPW (V) 3.3 2.5 1531 F01 100 200 300
NOTES: VRIPPLE DEPENDS ON CVPW AND IVPW + IVREG
tSAMPLE DEPENDS ON IVPW + IVREG
tSAMPLE VREF VPW VCC = 5V CVPW = 1µF IVREG = 5mA TA = 25°C VRIPPLE TIME (ms) 0 VREG (V) 2.5 3.3 0 1531 F02 20 10 30 40 VCC = 5V, CVPW = 1µF IVREG = 100µA, TA = 25°C
NOTE: NONPERIODIC SAMPLES DUE TO DEPENDENCE ON VPW > 3.3V AND THE POWER-LISTEN CYCLE
SAMPLING IVREG (mA) tSAMPLE (ms) 1531 F03 30 25 20 15 10 5 0 0 1 2 3 4 VCC = 4.5V TA = 25°C VCC = 5.5V VCC = 5V
電気的特性
注記がない限り、VCC＝5V、TA＝25℃ ● は全温度範囲の規格値を意味する。 Note 1：絶対最大定格はそれを超えるとデバイスの寿命に影響を及ぼす値。 Note 2：サンプル・レートは連続ではなく、VPWの充電レートによって異な る。アプリケーション情報を参照。 Note 3：コンパレータのスイッチト・キャパシタ入力回路の詳細については、 アプリケーション情報を参照してください。Note 4：サンプル・レートfSAMPLEは、VPWとVREGの負荷によって異なる。 Note 5：CMPOUTが“H”のとき、VREGからCMPOUTの負荷に電流が流れる。 Note 6：1秒間のテストで得た値。 Note 7：ゼロクロス・ヒステリシスは、ゼロクロス・コンパレータが再び動作 する最小値を0Vからの信号振幅の差で表したもの。 Note 8：このパラメータはテストされないないが、設計により保証されてい る。
標準的性能特性
図1. VPWパワーアップおよび VREGサンプル図2. IVREG＝100µAでのVREG とVPW
4
VREG CMPOUT VALID DATA POWER Hi-Z 200ns 1531 TD01 LISTEN 100µs LISTEN CYCLE 192µs POWER-LISTEN CYCLE 1152µs POWER CYCLE 960µsピン機能
VCC（ピン1）：電源側の電源ピン。 SHDN（ピン2）：アクティブ“L”のチップ・シャットダウ ン・ピン。“L”信号があると、回路はパワー・ダウンしま す。DATAのロジック出力レベルは、パワー・ダウン中に ゼロにリセットされます。 ZCNEG（ピン3）：ゼロクロス・コンパレータの負入力。 ZCPOS（ピン4）：ゼロクロス・コンパレータの正入力。 VPW（ピン11）：絶縁電源。外部ストレージ・コンデン サに接続します。 CMPOUT（ピン12）：絶縁型ラッチ・コンパレータのデータ。 VREGがオン状態のとき、CMPOUTがアクティブになりま す。CMPOUT出力を、絶縁側でヒステリシスとして使用する ことができます（アプリケーション情報を参照）。この出力 には前の比較結果が含まれています。VREGが“L”のとき、 CMPOUTピンはHi-Zになります。 VREG（ピン13）：絶縁された2.5V安定化出力。5mAの最 大負荷電流で、100µsのパルスを出力します。VREGは CMPOUT出力（ピン12）にも電源を供給します。 ISOGND（ピン14）：絶縁側のパワー・グランド。 V4（ピン15）：コンパレータの負入力。コンパレータの 入力は加算され、比較出力は(V1＋V2)/2 > (V3＋V4)/2ま たは(V1−V3) > (V4−V2)となります。 V3（ピン16）：コンパレータの負入力。 V2（ピン17）：コンパレータの正入力。 V1（ピン18）：コンパレータの正入力。 VALID（ピン25）：パルス出力。コンパレータから有効な データを受け取ったことを示します。外部回路にDATA をクロック駆動するのに使用できます。 DATA（ピン26）：コンパレータの比較結果がラッチされ ます。DATAには最後の有効な比較結果が保持されま す。絶縁側から有効な比較結果を受け取ったときだけ、 DATAが変化します。 ZCDATA（ピン27）：24µs∼30µsのパルス出力。DATA出 力 が“ H”に な り 、 ゼ ロ ク ロ ス ・ コ ン パ レ ー タ 入 力 （ZCPLS-ZCNEG）が0V差動電圧を交差するとパルスが発 生します。一般に、ゼロクロス入力信号はRC位相シフ トされたAC正弦波です。この出力は外部トライアック を点弧するのに使用できるTTLレベルのパルスです。 GND（ピン28）：低インピーダンス電源グランド接続ピ ン。タイミング図
5
VOLTAGE PUMP TRANSMIT AND DRIVER TIMINGPOWERED SIDE ISOLATED SIDE
TIMING DECODE POWER-ON RESET VALID Q D R 25 VCC VCC 1 DATA 26 ZCDATA ZERO-CROSS COMPARATOR 27 GND ZCPOS ZCNEG SHDN 28 4 3 2 LATCH 12 CMPOUT 14 ISOGND ISOLATION BARRIER 1531 BD V2 18 V1 Σ Σ 13 VREG 11 VPW – + – + 2.5V REG 3.3V DET COMPARE 17 15 V4 16 V3
ブロック図
アプリケーション情報
LTC1531は自己給電タイプの絶縁型デュアル差動コンパ レータです。容量性絶縁バリアを通して自己給電される スイッチト・キャパシタ・コンパレータを内蔵していま す。容量性絶縁バリアの絶縁能力は3000VRMSです。絶 縁型コンパレータでは、電力の分配と比較が繰り返され ます。電源分配サイクルでは、絶縁されてない電源側か ら内部絶縁コンデンサと整流器を通して、外部ストレー ジ・コンデンサに電力が供給されます。外部供給コンデ ンサに十分な電圧が蓄えられると、絶縁型コンパレータ が周期的に比較を行います。タイミング図とブロック図 を参照してください。 比較中に、絶縁側は外部コンデンサに蓄えられたエネル ギーを使用して100µsの間安定化2.5V電源に、ついでス イッチト・キャパシタにエネルギーを供給します。比較 結果は絶縁されてない電源側に戻されてラッチされ、ロ ジック・レベルのDATA出力を供給します。外部コンデ ンサに十分な電圧（3.3V）が蓄えられると、リッスン・サ イクル中に比較が行われます。実際に比較が行われた場 合にのみ、新しいDATAがラッチされます。DATAの ラッチ出力が“H”のとき、ゼロクロス時にトライアック を点弧させるためのトリガ・パルス出力ZCDATAを利用 してトライアックをトリガすることができます。各パ ワ ー リ ッ ス ン ・ サ イ ク ル で 比 較 が 実 行 さ れ た 後 、 VALIDデータ出力パルスが提供され、DATAが更新され たことを示します。コンパレータに新しいDATA値が現 れたら、VALIDデータ出力を使用して、外部回路をク ロック駆動することができます。 パワーリッスン・サイクル LTC1531コンパレータの電源側は、絶縁側への電力分配 と比較結果の確認を交互に繰り返します（タイミング図 を参照）。パワー・サイクルでは、絶縁コンデンサを通 してAC電源が絶縁側に分配されます。リッスン・サイ クルでは、電源側は絶縁側からパルスを受け取り、有効 な比較が行われたかどうか判断します。6
アプリケーション情報
VPW、外部ストレージ・コンデンサ、およびサンプ ル・レート LTC1531の絶縁側には、VPWに（内部VREG＋外部VREG） の負荷電流時に100µsにわたって300mV未満の電圧降下 に耐えうる容量をもつ外部コンデンサを接続する必要が あります。パワー・サイクルでは、内部絶縁コンデンサ と整流器を通して、この外部コンデンサに電力が分配さ れます。この電圧が約3.3Vに達すると、比較回路が起動 し、次のリッスン・サイクルで比較が行われます。この 容量結合型絶縁電源は、100kΩのソース・インピーダン スをもつ5V∼6.5V電源の等価モデルとして表すことが できます。このピンは、100µsのVREG出力パルスの間に 供給される放電電流と外部コンデンサの容量で決まる リップルによって、3.3Vに自己調整されます。コンデン サの容量は、VPWの初期スタートアップ時間とリップル 電圧に影響しますが、コンパレータのサンプル・レート には影響を与えません。VPWに過剰な外部DC負荷があ ると、コンデンサの電圧が所定の3.3Vイネーブル電圧に 達しないことがあります。VPWへの連続マイクロパワー 負荷は、100k、5.5V電源モデルに基づいて許容できる場 合があります（回路は標準的応用例を参照してくださ い）。絶縁側の消費電流は約2µA∼3µA、動作時の内部 負荷電流は約1mAです。 コンパレータのサンプル・レートは、絶縁コンデンサの 充電レートと外部負荷電流＋内部負荷電流によって決ま ります。パワーリッスン・サイクルの周期は700Hz∼ 900Hzですが、比較が行われるのはVPWが3.3Vのイネー ブル電圧を超えたときだけです。軽負荷時の標準サンプ ル・レートは200Hz∼300Hzです。実際のサンプリング は一定ではなく、パワー・サイクルのリッスン期間で VPW ≥ 3.3Vになると発生します。標準的性能特性の図3 に、各種電源条件および負荷条件における標準サンプ ル・レートを示します。電力伝達とサンプル・レートを 最大にするには、図4に示す領域からエッチングにより 銅を取り除きます。 絶縁コンパレータ入力とCMPOUT LTC1531の絶縁型スイッチト・キャパシタ・コンパレー タは、さまざまな差動入力サンプリング・モードの設定 が可能な4つの入力を備えています。コンパレータ入力 は、コンパレータ・オートゼロ・サイクル中にすべて同 時にサンプリングされ、ついでまとめて加算されて、二 重差動比較が実行されます。比較は次のとおり実行され ます： （V1＋V2）/2 > （V3＋V4）/2 この等式を整理すると、たとえば二重差動比較は次のよ うに実行されます： （V1−V4） > （V3−V2）または（V1−V3） > （V4−V2） スイッチト・キャパシタ入力は1回でサンプリングを行 い、レール・トゥ・レール入力とVPW-ISOGNDの同相電 圧範囲を備えています。入力が加算されるので、たとえ ば絶縁型スイッチ・アプリケーションの場合のように、 V3をVREGにV4をISOGNDに接続してまとめて加算し、 負コンパレータ入力に対してVREG/2を供給することに より、リファレンスを電源電圧の半分にすることができ ます。 チャージ・インジェクションは、スイッチト・キャパシタ のコンパレータ入力で起こります。インジェクション量 は、コンパレータの使い方によって異なります。V1＝V2 およびV3＝V4のときに、インジェクション量が最小にな ります。ワーストケースはV1＝3.3V、V2＝0V、V3＝3.3V、 V4＝0Vのときで、チャージ・インジェクションは7pCに なります。コンパレータがターンオンするのは、100µsの VREG期間の最後の10µsであるため、約90µs経過時点で チャージ・インジェクションが発生します。 絶縁型温度制御アプリケーションに示すように、一般に CMPOUT信号を使用してヒステリシスを提供します。 CMPOUTはラッチされた前回の比較結果であり、次の VREGオン期間にアクティブになります。CMPOUTは、 内 部 2.5V安 定 化 出 力 の VREGか ら 給 電 さ れ 、 100µsの VREGオン時間中以外はハイ・インピーダンス状態にな ります。CMPOUTはアクティブになると、ストアされ た前回の比較結果に応じて、ISOGNDへの“L”または VREGへ の“ H”に 切 り 替 わ り ま す 。 ス ト ア さ れ た CMPOUTデータは、電源投入時にリセットされ、電源 側のSHDNピンでは必ずしもリセットされません。ただ し、シャットダウンによって、絶縁側でパワーオン・リ セットがトリガされるほどVPWが低下した場合は電源側 からリセットされます。7
1 2 3 4 11 12 13 14 28 27 26 25 18 17 16 15 VCC SHDN ZCNEG ZCPOS VPW CMPOUT VREG ISOGND GND ZCDATA DATA VALID ETCH COPPER FROM THE SHADED AREA V1 V2 V3 V4 SW PACKAGE 28-LEAD PLASTIC SO (ISO)TOP VIEW
アプリケーション情報
DATA、VALID、ZCDATA パワー・サイクルでは、前のリッスン・サイクルで有効 な比較が行われた場合は、VALID信号が“H”になりま す。VALIDは次のリッスン・サイクルの初めに“L”にな ります。VALIDの“L”から“H”への遷移を使用して、 DATAを外部回路にクロック・インさせることができま す。比較を行うには、絶縁側のストレージ・コンデンサ に十分な電力が蓄えられていなければなりません。 DATA出力は、最後に受け取った比較結果を保持しま す。DATAはパワーアップとシャットダウンでゼロにリ セットされます。VALID出力は比較結果を正しく受け 取った後、1パワー・サイクルの間“H”に保持されま す。絶縁側から受け取ったDATAの値は、ノイズ余裕度 を高めるために冗長化されています。 ZCDATAはゼロクロス・コンパレータでトリガされる 25µsの出力パルスです。パルスが発生するには、DATA 出力がロジック1で、かつZCPOS-ZCNEGゼロクロス・ コンパレータ入力がヒステリシスの±200mVから800mV を超えた後、0Vを交差する必要があります。通常、ゼ ロクロス・コンパレータ出力を使用して、60Hz RC位相 シフトされたACライン信号からトライアックをトリガ します。 ZCPOSとZCNEGのゼロクロス・コンパレータ入力によ り、信号が電源レールを超えて振幅することができま す。ただし、ZCPOSおよびZCNEG入力は、GNDより低 くなる入力信号をクランプするESDダイオード保護デバ イスを内蔵しています。ダイオードを流れる電流は、 5mA未満に制限しなければなりません。絶縁型温度制御 では、これらの条件を満たす減衰特性をもつ位相シフ ト・ネットワーク例を示します。この例では、R1 >> R2 であり位相シフトθは次式で設定されます： R2 • C1 ≅ tan（θ）/ 2π60Hz そ し て 、 減 衰 は ≅ R2/R1に な り ま す 。 こ の 例 で は 、 R1＝1M、R2＝47k、C1＝ 0.01µFで、5VのVCCを基準と する7VPEAK入力信号を、10°の位相遅れで提供します。 正入力電圧が12Vの最大定格を超えないこと、あるいは ESDダイオード・クランプへの5mAの入力電流を超えな いことが必要です。 絶縁バリアdV/dt 絶縁型コンパレータが動作可能な絶縁バリアの最大連続 dV/dt値は50V/µsです。dV/dtのレートがこれよりも大き くなると、絶縁側はパワー・サイクルが停止し比較を開 始すべきことを検出できなくなりなります。 PCボード・レイアウト PCボード・レイアウトでは、リード・フレームの絶縁コン デンサ付近に銅領域を配置しないでください。銅によっ て、絶縁側への電源の結合と電力分配が低下します。 図4. PCボード・レイアウト例8
5.6V AC 120V NEUTRAL LAMP ISOGND V1 V2 V3 ISOLATION BARRIER 1531 TA02 VALID GND 2.5k 5W HYSTERESIS 1M R2/(R1 + R2) = ATTENUATION R2 • C1 = Tan(θ)/(2π60Hz)θ = DESIRED PHASE LAG
2.5V 100µF 2.2µF LTC1531 R2 47k 150Ω + – CADMIUM LIGHT SENSOR 100k 100k VPW VCC SHDN CMPOUT VREG ZCDATA ZC+ ZC– DATA 1k R1 680k Q D C1 0.01µF + + V4 TECCOR Q4008L4 OR EQUIVALENT 1N4004 5.6V AC 120V NEUTRAL LOAD ISOGND V1 V2 V3 V4 ISOLATION BARRIER 1531 TA03 VALID GND 390Ω 1M R2/(R1 + R2) = ATTENUATION R2 • C1 = Tan(θ)/(2π60Hz)
θ = DESIRED PHASE LAG
2.5V 100µF 1µF LOW VOLTAGE SWITCH LTC1531 R2 47k 150Ω + – VPW VCC SHDN CMPOUT VREG ZCDATA ZC+ ZC– DATA LED 1k R1 680k Q D C1 0.01µF 2.5k 5W + + TECCOR Q4008L4 OR EQUIVALENT 1N4004 VOUT 0V TO VCC FULL-SCALE OUTPUT ISOGND V1 V2 V3 V4 1531 TA05 VALID 10k GND R1, 1M ISOLATION BARRIER RESOLUTION = 4mV
SETTLING TIME CONSTANT = 10 sec
2.5V 2.2µF 0V TO 2.5V FULL-SCALE INPUT C1 0.22µF VIN LTC1531 + – VPW VCC VCC VCC VCC SHDN CMPOUT VREG ZCDATA ZC+ ZC– DATA 10k R3 10M Q D R2 10M C2, 1µF + – + LT1490
標準的応用例
リモート・ライト制御スイッチ 絶縁型スイッチ制御 絶縁型電圧センス9
VOUT 0V TO VCC FULL-SCALE OUTPUT ISOGND V1 V2 V3 V4 1531 TA06 VALID 10k GND R1, 1M ISOLATION BARRIER RESOLUTION = 4mVSETTLING TIME CONSTANT = 10 sec
2.5V 2.2µF 100k C1 0.22µF LTC1531 + – VPW VCC VCC VCC VCC SHDN CMPOUT VREG ZCDATA ZC+ ZC– DATA 10k R3 10M Q D R2 10M C2, 1µF + – + LT1490 VTEMP 0V TO VCC 0°C TO 200°C ISOGND V1 V2 V3 V4 1531 TA07 VALID 10k GND R1, 1M ISOLATION BARRIER 10M 33k 10.104k 1M
OP AMP OFFSET ADJUST
COLD JUNCTION COMPENSATES 0°C TO 60°C OUTPUT, VTEMP DEPENDS ON VCC RESOLUTION = 4mV ≥ 0.5°C RESPONSE TIME = 10 sec
2.5V 2.2µF LT1389-1.2 C2 0.22µF LTC1531 + – VPW VCC VCC VCC VCC SHDN CMPOUT VREG ZCDATA ZC+ ZC– DATA 10k 10M Q D 10M C1, 1µF + – + LT1490 – + – + 1/2 LT1495 1.74M 1.116k
GAIN SET FOR 0°C TO 200°C 10.8k K THERM 30k YSI 44008 UNUSED OP AMP CONNECT AS SHOWN TO MINIMIZE POWER CONSUMPTION – + 1/2 LT1495 ISOGND V1 V2 V3 V4 1531 TA08 VALID GND ISOLATION BARRIER 10M 33k 10.104k 1M 2.5V 2.2µF LT1389-1.2 LTC1531 + – VPW VCC VCC VTRIP SHDN CMPOUT VREG ZCDATA ZC+ ZC– DATA Q D + – + – + 1/2 LT1495 1.74M 1.116k
GAIN SET FOR 0°C TO 200°C
UNUSED OP AMP CONNECT AS SHOWN TO MINIMIZE POWER CONSUMPTION 10.8k K THERM 30k YSI 44008 – + 1/2 LT1495 COLD JUNCTION COMPENSATES 0°C TO 60°C
OUTPUT, VTRIP AT 100°C IS ADJUSTABLE RESPONSE TIME = 10 sec
RESOLUTION = 4mV ≥ 0.5°C
標準的応用例
絶縁型ポテンショメータ・トランスジューサ・センス
絶縁型熱電対電圧
10
ISOGND V1 V2 V3 V4 ISOLATION BARRIER 1531 TA04 VALID GND 2.5V 2.2µF TO OTHER CELLS TO OTHER CELLS 2.2µF LTC1531 + – R3 180k R4 100k VPW VCC SHDN CMPOUT VREG ZCDATA ZC+ ZC– DATA CELL 1 5V Q D + ISOGND V1 V2 V3 V4 VALID GND 2.5V LTC1531 + – R1 180k VTRIP = 1.8V R2 100k VPW VCC SHDN CMPOUT VREG ZCDATA ZC+ ZC– DATA CELL 2 Q D + + + ISOGND V1 V2 V3 V4 ISOLATION BARRIER 1531 TA09 VALID GND 2.5V 2.2µF 2.2µF LTC1531 + – VPW VCC SHDN CMPOUT VREG ZCDATA ZC+ ZC– DATA 5V Q D + ISOGND V1 V2 V3 V4 VALID GND 2.5V LTC1531 + – VIN R1 400k R2 100k WIDTH/2 VPW VCC SHDN CMPOUT VREG ZCDATA ZC+ ZC– DATA VWINDOW WINDOW WIDTH = 1V R1 = R2 (5/WIDTH – 1) VLOW VHIGH Q D + + –標準的応用例
絶縁型バッテリ・セル・モニタ 絶縁型ウィンドウ・コンパレータ11
SW28 (ISO) 0695 0° – 8° TYP NOTE 1 0.009 – 0.013 (0.229 – 0.330) 0.016 – 0.050 (0.406 – 1.270) 0.291 – 0.299** (7.391 – 7.595) × 45° 0.010 – 0.029 (0.254 – 0.737) 0.005 (0.127) RAD MIN 0.037 – 0.045 (0.940 – 1.143) 0.004 – 0.012 (0.102 – 0.305) 0.093 – 0.104 (2.362 – 2.642) 0.050 (1.270) TYP 0.014 – 0.019 (0.356 – 0.482) NOTE 1 0.697 – 0.712* (17.70 – 18.08) 1 2 3 4 0.394 – 0.419 (10.007 – 10.643) 25 26 11 12 18 17 16 15 14 13 27 28 NOTE:1. PIN 1 IDENT, NOTCH ON TOP AND CAVITIES ON THE BOTTOM OF PACKAGES ARE THE MANUFACTURING OPTIONS THE PART MAY BE SUPPLIED WITH OR WITHOUT ANY OF THE OPTIONS.
DIMENSION DOES NOT INCLUDE MOLD FLASH. MOLD FLASH SHALL NOT EXCEED 0.006" (0.152mm) PER SIDE DIMENSION DOES NOT INCLUDE INTERLEAD FLASH. INTERLEAD FLASH SHALL NOT EXCEED 0.010" (0.254mm) PER SIDE * **
パッケージ
注記がない限り、寸法はインチ（ミリメートル） SWパッケージ 28ピン・プラスチック・スモール・アウトライン絶縁バリア（広型0.300） （LTC DWG # 05-08-1690）12
ISOGND V1 V2 V3 V4 1531 TA10 VALID GND ISOLATION BARRIER NEGATIVE COMPARATOR INPUT SET TO 1.25VRSENSE IN SERIES WITH AC LINE
RSENSE TRIP VOLTAGE = 125mV
50k 1M 900k 2.5V 2.2µF 0.01µF LTC1531 + – VPW VCC VCC VTRIP SHDN CMPOUT VREG ZCDATA ZC+ ZC– DATA Q D + – + – + 50k 1M 1M RSENSE AC AC UNUSED OP AMP – + – + 1/4 LT1496 1/4 LT1496 1/4 LT1496 1/4 LT1496
標準的応用例
ACラインの過電流検出関連製品
製品番号 説明 注釈 LTC1177 絶縁型MOSFETドライバ 第二電源が不要な2500VRMSの絶縁能力 LT1389 ナノパワー・リファレンス 800nA、0.05%の高精度、最大ドリフト10ppm/℃ LTC1440/LTC1441 超低消費電力シングル/デュアル・コンパレータ、 2.1µA（標準）、2V∼11V電源、可変ヒステリシス LTC1442 リファレンス付き LT1495/LT1496 1.5µA最大、デュアル/クワッド高精度レール・トゥ・レール 低オフセット375µV最大、2.2V∼36V電源 入力/出力オペアンプ LTC1540 リファレンス付きナノパワー・コンパレータ 標準0.3µA、可変ヒステリシス、2V∼11V電源 LINEAR TECHNOLOGY CORPORATION 1998 1531 0399 1K • PRINTED IN JAPAN
リニアテクノロジー株式会社
〒162-0814 東京都新宿区新小川町1-14 NAOビル5F
