Microsoft PowerPoint - フォトニックデバイス_matsu_ pptx

2013/1/23

60GHz CMOSトランシーバーの開発

無線を用いた超高速データ伝送の実現

--松澤 昭

東京工業大学

大学院理工学研究科

1

内容

•

60GHz CMOS トランシーバの概要

•

60GHz CMOS RF回路設計のポイント

2

3

利用モデル

Kiosk download

Peer-to-peer

ギガビット機器間データ伝送の実現

4

60GHz GATE

無理に混在

マイクロ・ＵＨＦを使わぬよう

大容量は

ミリ波に迂回！

背景：無線回線の逼迫

スマートフォンやクラウドコンピューティングの普及などにより，

無線通信のデータ量が急増。

大容量データはミリ波回線に迂回するべきではないか

5

最近の記事より：無線通信量の急増

6

ミリ波ネットワークの将来イメージ

ミリ波は機器間でのデータ転送に使用されるだけでなく，

WiFi，WiMaxの基地局間

7

ミリ波ゲート

ミリ波は直進性が高いため，デバイスを対向させないと通信できない。

しかし，データ伝送が高速なため，瞬時のデータ転送が可能である。

8

60GHz帯の周波数プラン

帯域約

1.8GHz, 4チャンネル

・チャネル内の周波数特性の均一化

・

57GHz～66GHzまでの周波数帯域での特性均一化

IEEE 802.15.3c

BPSK: 1.7 Gbps

QPSK: 3.5 Gbps

16QAM: 7 Gbps

802.15.3c-2009, IEEE Std., Oct. 2009. [Online]. Available

http://standards.ieee.org/getieee802/download/802.15.3c-2009.pdf

9

コンテンツ・ダウンロード推定所要時間 0.01 0.1 1 10 100 1000 10000 100000 1 10 100 1000 10000 コンテンツサイズ　[MB] 推定所要時間　 [s ec ] LTE WiMAX NTTフレッツ auひかり

雑誌・漫画

音楽CD

映像DVD

新聞

単行本

A社FTTH B社FTTH

2011年1月現在の

実測データからみた

平均的実効伝送レート

WiMAX

12Mbps

LTE

4Mbps

A社FTTH

40Mbps

B社FTTH

120Mbps

ミリ波

各種コンテンツの転送に要する時間

ミリ波を用いれば無線でも約

10秒でDVDのコンテンツが転送可能

ミリ波

3～6Gbps

10

従来のミリ波システム

fIFout: 3  5.5 GHz PIFout: -27 dBm IF 14.0025 GHz 2 dBm OSC Mix -11 dB AMP 18 dB BPF -2 dB Vcont. 2.0 3.0 V （35 mA） VGG ‐1.0 V VDD 3.0 V (200 mA) x2 AMP 18 dB ANT 15 dBi 28 .0 0 5 GHz 6d B m -50 dBm F : 9 dB fIFout: 3  5.5 GHz PIFout: -27 dBm IF 14.0025 GHz 2 dBm OSC Mix -11 dB AMP 18 dB BPF -2 dB Vcont. 2.0 3.0 V （35 mA） VGG ‐1.0 V VDD 3.0 V (200 mA) x2 AMP 18 dB ANT 15 dBi 28 .0 0 5 GHz 6d B m -50 dBm F : 9 dB fIFin: 3  PIFin: -15 dBm VDD 3.0 V (320 mA) 14.0025 GHz 2 dBm OSC Mix -11 dB AMP 18 dB BPF -2 dB Vcont. 2.0～3.0 V （35 mA） VGG ‐1.0 V x2 AMP 18 dB ANT 15 f RF : 59.01 GHz f RF : 59.01 GHz f RF : 59.0161.51 GHz dBi 2 8 .0 05 GHz 6 dB m 8 dBm fIFin: 3  5.5 GHz PIFin: -15 dBm VDD 3.0 V (320 mA) IF 14.0025 GHz 2 dBm OSC Mix -11 dB AMP 18 dB BPF -2 dB Vcont. 2.0～3.0 V （35 mA） VGG ‐1.0 V x2 AMP 18 dB ANT 2 8 .0 05 GHz 6 dB m 8 dBm

送信モジュール

受信モジュール

fIFout: 3  5.5 GHz PIFout: -27 dBm IF 14.0025 GHz 2 dBm OSC Mix -11 dB AMP 18 dB BPF -2 dB Vcont. 2.0 3.0 V （35 mA） VGG ‐1.0 V VDD 3.0 V (200 mA) x2 AMP 18 dB ANT 15 dBi 28 .0 0 5 GHz 6d B m -50 dBm F : 9 dB fIFout: 3  5.5 GHz PIFout: -27 dBm IF 14.0025 GHz 2 dBm OSC Mix -11 dB AMP 18 dB BPF -2 dB Vcont. 2.0 3.0 V （35 mA） VGG ‐1.0 V VDD 3.0 V (200 mA) x2 AMP 18 dB ANT 15 dBi 28 .0 0 5 GHz 6d B m -50 dBm F : 9 dB fIFin: 3  PIFin: -15 dBm VDD 3.0 V (320 mA) 14.0025 GHz 2 dBm OSC Mix -11 dB AMP 18 dB BPF -2 dB Vcont. 2.0～3.0 V （35 mA） VGG ‐1.0 V x2 AMP 18 dB ANT 15 f RF : 59.01 GHz f RF : 59.01 GHz f RF : 59.0161.51 GHz dBi 2 8 .0 05 GHz 6 dB m 8 dBm fIFin: 3  5.5 GHz PIFin: -15 dBm VDD 3.0 V (320 mA) IF 14.0025 GHz 2 dBm OSC Mix -11 dB AMP 18 dB BPF -2 dB Vcont. 2.0～3.0 V （35 mA） VGG ‐1.0 V x2 AMP 18 dB ANT 2 8 .0 05 GHz 6 dB m 8 dBm fIFout: 3  5.5 GHz PIFout: -27 dBm IF 14.0025 GHz 2 dBm OSC Mix -11 dB AMP 18 dB BPF -2 dB Vcont. 2.0 3.0 V （35 mA） VGG ‐1.0 V VDD 3.0 V (200 mA) x2 AMP 18 dB ANT 15 dBi 28 .0 0 5 GHz 6d B m -50 dBm F : 9 dB fIFout: 3  5.5 GHz PIFout: -27 dBm IF 14.0025 GHz 2 dBm OSC Mix -11 dB AMP 18 dB BPF -2 dB Vcont. 2.0 3.0 V （35 mA） VGG ‐1.0 V VDD 3.0 V (200 mA) x2 AMP 18 dB ANT 15 dBi 28 .0 0 5 GHz 6d B m -50 dBm F : 9 dB fIFin: 3  PIFin: -15 dBm VDD 3.0 V (320 mA) 14.0025 GHz 2 dBm OSC Mix -11 dB AMP 18 dB BPF -2 dB Vcont. 2.0～3.0 V （35 mA） VGG ‐1.0 V x2 AMP 18 dB ANT 15 f RF : 59.01 GHz f RF : 59.01 GHz f RF : 59.0161.51 GHz dBi f RF : 59.01 GHz f RF : 59.01 GHz f RF : 59.0161.51 GHz dBi 2 8 .0 05 GHz 6 dB m 8 dBm fIFin: 3  5.5 GHz PIFin: -15 dBm VDD 3.0 V (320 mA) IF 14.0025 GHz 2 dBm OSC Mix -11 dB AMP 18 dB BPF -2 dB Vcont. 2.0～3.0 V （35 mA） VGG ‐1.0 V x2 AMP 18 dB ANT 2 8 .0 05 GHz 6 dB m 8 dBm

送信モジュール

受信モジュール

2006年にはGaAs技術を用いて60GHzのモデュールが完成していた

しかしながら，更なるコストダウンが必要だった他，

ベースバンドチップが無く，データ伝送速度は

50Mbps程度であった。

11

データレート向上の取り組み

多値

_{QAMの採用と広帯域化}

BW

N 



データレート

QPSK (N=2) , BW=1.7GHz DR=3.4Gbps

16QAM (N=4), BW=1.7GHz  DR=6.8Gbps

16QAM (N=4), BW=4.0GHz  DR=16Gbps

64QAM (N=6), BW=4.0GHz  DR=24Gbps

64QAM (N=6), BW=8.0GHz  DR=48Gbps

これまでの実績

今後の計画

技術課題と対策

広帯域化：

RF回路とBB回路の広帯域化，ゲインフラット化， ADCの高速化

高

SNR：アンテナ利得の向上，フロアノイズの減少，ADC分解能の向上

低位相ノイズ：インジェクションロック技術の向上，インダクタの

Qの向上

12

2012/03/05

60GHz CMOSトランシーバー

RFチップ

_BBチップ

•

ダイレクトコンバージョン型による小型・低消費電力化

•

低消費電力

ADC, DAC

Rx

VGA

LPF

ADC

VGA

LPF

ADC

Digital

BB

60GHz

60GHz Q

20GHz PLL

_{BB PLL}

60GHz I

Tx

DAC

DAC

Digital

BB

60GHz

60GHz Q

60GHz I

20GHz

6.3Gb/s

6.3Gb/s

20GHz

LPF

LPF

13

チップ写真

65nm CMOS

40nm CMOS

14

アンテナ内蔵パッケージの開発

I/Q output (Rx)

I/Q input (Tx)

DC supply

16.3mm x 14.4mm

6-dBi antenna

Tx

[3] R. Suga, et al., EuMC 2011

Rx

15

チップ性能測定系

Absorber

RF board

RF board

BB board

BB board

BB chip

_{with 6dBi antenna [3]}

RF chip

BB chip

R. Suga, et al., EuMC 2011

I/Q Control signals

RF board

I/Q

BB PHY

Control

(FPGA)

Laptop PC

Power supply

I/Q Control signals I/Q

RF board

Power supply

BB PHY

Control

(FPGA)

Laptop PC

Tx mode

Rx mode

16

RF貫通試験 (QPSK)

*The roll-off factor is 0.25. The bandwidth is 2.16GHz except for Max rate. **Maximum distance within a BER of 10-3. The 6-dBi antenna in the package is used.

17

RF貫通試験 (16QAM)

*The roll-off factor is 0.25. The bandwidth is 2.16GHz except for Max rate. **Maximum distance within a BER of 10-3. The 6-dBi antenna in the package is used.

18

RF 性能のまとめ

Tx

CG

18dB

P

1dB

9.5dBm

P

sat

5.6dBm

Rx

CG

23dB

(high-gain mode)

9dB

(low-gain mode)

NF

< 4.9dB

(high-gain mode)

IIP3

-14dBm

(low-gain mode)

LO

Injection PLL

19.44, 20.16, 20.88, 21.60GHz

Ref. spur

<-58dBc @ 20.16GHz

Locking range

1.4GHz

Quadrature ILO

58.0-64.7GHz (free-run)

19

Arch.

Max. rate

_{in 16QAM}

Distance for BER

_<10

_-3

P

_(Tx/Rx)

DC

Tokyo

Tech [1]

Direct

11Gb/s [1]

16Gb/s [4]

ch.1-2

(EVM < -17dB)

2.7m (BPSK/QPSK)

0.2m (8PSK/16QAM)

252mW

/ 172mW

CEA-LETI [5]

Hetero 7Gb/s

–

1,357mW

/ 454mW

SiBeam

[6]

Hetero 7Gb/s

ch.2-3

(EVM < -19dB)

50m (LOS)

16m (NLOS)

1,820mW

/ 1,250mW

This

work

Direct 10Gb/s

ch.1-4 (EVM < -23dB)

1.3-1.6m (QPSK)

0.3-0.5m (16QAM)

319mW

/ 223mW

性能比較

(RF)

[1] K. Okada, et al., ISSCC 2011 [4] H. Asada, et al., A-SSCC 2011 [5] A. Siligaris, et al.,

ISSCC

2011 [6] S. Emami, et al., ISSCC 2011

2012/03/05

20

2012/03/05

性能比較(RF+BB)

[1] K. Okada, et al., ISSCC 2011 [4] H. Asada, et al., A-SSCC 2011 [5] A. Siligaris, et al.,

ISSCC

2011 [6] S. Emami, et al., ISSCC 2011 [12] C. Marcu, et al., ISSCC 2009

Integration

Data rate

_(16QAM)

Ch.

P

DC

(Tx/Rx)

CEA-LETI [5] RF (Hetero) 3.8Gb/s

-

1,357mW

/ 454mW

SiBeam [6]

RF (Hetero) 3.8Gb/s

Ch.1-2

1,820mW

/ 1,250mW

Tokyo Tech

(This work)

RF (Direct)

+analog BB

+digital BB

RF+BB:

6.3Gb/s

Ch.1-4

RF:319mW

/ 223mW

BB:196mW

/ 398mW

世界初の４チャネル全ての送受が可能な

RF+BBチップ

16QAMを用いて6.3Gbpsの超高速伝送を低電力で実現

21

世界最高のデータレートを目指して

22

60GHzフロントエンド性能比較

0

2

4

6

8

10

12

14

16

18

20

2007

2008

2009

2010

2011

2012

2013

Data rate [Gb/

s]

Year

UCB

NEC

_OOK

Univ. of

Toronto

FSK

OOK

SiBeam, CEA-LETI

16QAM

QPSK+16QAM

Tokyo Tech

Toshiba

IMEC

direct-conversion

other arch.

2012/03/05

全発振器内蔵

世界最高速の通信速度を達成

23

24

0 500 1000 1500 2000 2500 2010 2015 2020 2025 2030

f

_T

CMOS

GaAs

InP

0 500 1000 1500 2000 2500 2010 2015 2020 2025 2030

f

_max

CMOS

GaAs

InP

Bulk CMOS

Ultra-Thin-Body Fully-Depleted (UTB FD) SOI

Multi-Gate MOSFETs

CMOSの微細化とRF回路性能

RF回路の基本性能（利得，ノイズ）は最終的にはデバイスのf

_T

,f

_max

で決まる

微細化により

CMOSのf

_T

, f

_max

は今後も向上する

ITRS RFAMS 2011.

c

f

f

G

max max



m



g s



T c

_g

_R

_R

f

f

NF

_

















1

1

.

3

min

NF<4dB at 60GHz はCMOSで達成している

25

増幅器設計

Matching

network

Amp. 1

_{Amp. 2}

out

Z

* out

Z

Z

in*

Z

in

Gain max

Loss min

Gain max

Feedback pass

1st, 2nd stage

3rd, 4th satge

MIM TL for dec.

50

, 0.8dB/mm

Z

0

=3



増幅器設計は，サイズ設定，バイアス設定，インピーダンスマッチング

デカップリング設計につきる

26

トランスミッションライン技術

GND

dummy

signal(10

m)

gap(15

m)

_GND

M1&M2 shield

GND

GND

トランスミッションライン技術をベースにした，インピーダンス整合回路，

トランス，バルン，デカップリング容量を開発した

GND GND MIM TL

V

bias

GND

out-out+

in

80



m 1.12



m 5



m

PGS

slit

GND GND MIM TL

V

bias

GND

out-out+

in

80



m 1.12



m 5



m

PGS

slit

0.8dB/mm

Manually-placed dummy metal

Transmission line

Transformer

27

ゲインフラットネス

Input matching _{Inter-stage and}

output matching

信号帯域内の周波数特性の偏差があると

16QAM信号にISIを生じ，

28

60GHz帯LNA

0

5

10

15

20

25

30

56

57

58

59

60

61

62

RF Frequency [GHz]

CG

[d

B]

1230

m

760

m

De-coupling

Capacitors

Transmission Line

Transistors and DC-cut Capacitors

Resistors

４段増幅器（ノンカスコード）

４段増幅器（ノンカスコード）

レイアウト

29

LNAの性能

[1]

[2]

[3]

[4]

[5]

[6]

_work

This

Tech.

90nm 90nm 90nm 90nm

65nm

90nm

65nm

Topology

CS

Cas.

Cas.

CS

_Cas.

Diff.

Cas.

CS-CS

#Stage

3

2

2

2

3

3

4

BW

[GHz]

5

6

8

-

7.7

14

17

Gain

[dB]

15.0

14.6

15.5

12.2

19.3

20.0

24

NF [dB]

4.4

5.5

6.5

6.5

6.1

6.8

4.0-7.6

Power

[mW]

3.9

24

86

10.5

35

36

30

[1] E. Cohen, et al., RFIC 2008 [2] T. Yao, et al., JSSC 2007 [3] S. Pellerano, et al., JSSC 2008 [4] B. Heydari, et al., JSSC 2007 [5] C. Weyers, et al., ISSCC 2008

[6] Y. Natsukari, et al., VLSI Circuits 2009

30

GND

dummy

signal(10

m)

gap(15

m)

_GND

0.0

0.5

1.0

1.5

2.0

2.5

0

10

20

30

40

50

60

70

Frequency [GHz]

[d

B/

mm]

` 320m
7.54m

0
.
2m
0
.

3m
G S G MT Sub M1 M2
15m
10 m
30m


30m
15
m

Manual

Auto

Dummy fill

伝送線路

(TL)

基板ロスを防ぐため

1,2層は基板シールドに利用

ダミーフィルを手動で挿入し

伝送ロスを低減

ロス：

-0.8dB/mm

31

トランス（分布定数型）

-5.0 -4.0 -3.0 -2.0 -1.0 0.0 0 10 20 30 40 50 60 70

Frequency [GHz]

MAG [dB]

-0.8dB@60GHz

Frequency [GHz]

Phase diff. [deg.]

₁₆₀165

170 175 180 185 190 195 200 0 10 20 30 40 50 60 70

5deg@60GHz

GND GND MIM TL

V

bias

GND

out-out+

in

80



m

1.12



m

5



m

PGS

slit

GND GND MIM TL

V

bias

GND

out-out+

in

80



m

1.12



m

5



m

PGS

slit

差動回路にはセンタータップトランスが不可欠

32

0

4

2

6

8

10

0 10 20 30 40 50 60 70

Z

0

[



]

Frequency [GHz]

Measurement Proposed Model

デカップリング容量

通常の容量構造では共振をおこし，インピーダンスの周波数特性がフラット

にならないので，

MIM容量を用いた分布定数型のデカップリング容量を開発

３

Ωの低い特性インピーダンスを得た。

33

モデリング（デエンベッディング）技術

スルーオンリー法

プローブ間干渉により不正確

G S G G S G G S G G S G G S G G S G G S G G S G

-1

L

2L

L



pad TL TL ad



pad TL ad ad TL pad T T T T T T T T T T_l   _rp  _l    _rp 1 _l   _rp pad lpad T T  r 

L-2L 法

パッドと付きだし部分を測定

L (200um)と2L (400um)の伝送線路で測定

パッドのみの等価回路を

導出

A. M. Mangan, et al., IEEE Trans. on Electron Devices, vol. 53, no. 2, pp.235-241, Feb. 2006 N. Takayama, et al., IEEE Asia-Pacific Microwave Conference (APMC), Singapore, Dec. 2009.

34

30

40

50

60

70

0 10 20 30 40 50 60 70

Z

0

[ohm]

Frequency [GHz]

thru-only

L=200μm

L=400μm

30

40

50

60

70

0 10 20 30 40 50 60 70

Z

0

[ohm]

Frequency [GHz]

L-2L

L=200μm

L=400μm

モデリング（デエンベッディング）技術

スルーオンリー法

L-2L 法

伝送線路の特性インピーダンスを２つの方法で評価

スルーオンリー法では本来線路長に依らない特性インピーダンスが

線路長により異なっている。

L-2L法では一致している。→ L-2L法が精度が高い

35

帰還容量キャンセル

Ccc

C

cc

C

gd

-C

cc

C

gd

-C

cc

容量キャンセル

)

(

)

/(

2

max ds s ch g gd gs gd m g T

g

R

r

R

C

C

C

g

R

f

f











この項が低減する

M

ax

Gain[dB]

Frequency[GHz]

0 5 10 15 20 25 30 35 0 20 40 60 80 100 120 w/o cross-coupled cap. w/ cross-coupled cap.

6dB向上

差動回路

差動回路ではクロスカップル容量により帰還容量を低減できる

これにより

60GHzで6dBもの利得アップができる

Y. Natsukari, et al., VLSI, June 2009. W. L. Chan, et al., ISSCC., Feb. 2009.

36

帰還量と安定係数

w/ cros-coupled cap.

w/o cross-coupled cap.

-70 -50 -60 -40 -30 -20 -10 0 10 20 30 40 50 60 70 80 90 100 110 S( 1,2) [ d B ] Frequency [GHz] w/ cros-coupled cap. w/o cross-coupled cap.

-10 10 0 20 30 40 0 10 20 30 40 50 60 70 80 90 100 110 St abilit y facto r Frequency [GHz]

帰還量

_安定係数

クロスカップル容量を用いることで，信号帰還量が低減されるので

増幅器の安定係数が増加する

37

必要な直交発振器の位相ノイズ

0

1

2

3

4

5

-100

-98

-96

-94

-92

-90

-88

-86

-84

AM-AM of PA

16QAM

8PSK

QPSK



Re

quir

ed C

N

R

[dB]

Phase noise [dBc/Hz] @ 1MHz offset

0

1

2

3

4

5

-100

-98

-96

-94

-92

-90

-88

-86

-84

AM-AM of PA

16QAM

8PSK

QPSK



Re

quir

ed C

N

R

[dB]

Phase noise [dBc/Hz] @ 1MHz offset

16QAMを実現するには-90dBc/Hz@1MHz以下の位相ノイズが必要

それまでの

60GHz帯直交発振器は -76dBc/Hz@1MHz程度

38

60GHz帯 直交VCO：方式比較

•直接発振

•

Push-push

•逓倍器



Q値が低く、

低雑音と広帯域の両

立が困難



低雑音・広帯域をある程度

両立し易い



出力電力が低い



直交位相出力でない



低雑音・広帯域を両立

し易い



直交位相出力



逓倍器のロックレンジ

が限られる

60GHz osc.

30GHz osc.

60/N GHz

osc.

N逓倍器

60GHz

60GHz

39

注入同期の原理

Output

INJ

_P

INJ

N

注入信号に位相が同期することで周波数が変化

•位相雑音（ジッタ）は注入信号に依存

•周期が短くなる分、相対的にジッタが大きく見える

Injection

N:逓倍数

t

t

逓倍器の位相雑音

parallel injection

)

log(

20

INJ

ILO

PN

N

PN





N=3のとき 9.5dB

I

I

I

I

ω

ω

OSC inj OSC inj o L

_Q

2 2

1

1











ロックレンジ

注入同期により高い周波数の発振器の位相を，より低い発振器で制御することができる。

40

低位相ノイズ直交

VCO

VDD INJp INJn Ip In Qp Qn 20 GH z m at ch in g b lo ck

60GHzの直交VCOに20GHzのPLLでインジェクションロックをかけることで

-96dBc/Hz@1MHzの良好な低位相ノイズを実現。

ダイレクトコンバージョンや

16QAMが可能となった。

それまでの

60GHz 直交VCOの位相ノイズは

-76dBc/Hz@1MHz程度

A. Musa, et al., in A-SSCC Dig. Tech. Papers, pp. 101–102, Nov. 2010.

41

インジェクションロックを用いた

_{150GHz分周器}

BiasT

V

_inj

V

_DD

_OUT

X

₁

X

₂

X

₃

P

Technology 40nm 1P8M _CMOS Operating frequency 133.3GHz – 151.3GHz Phase noise -135.6dBc/Hz _{@1MHz offset}

Power dissipation 12mW @V_DD=1.6V Circuit size 8.8  5.3m2

Free-running

_Locked

Divide the pulses  control oscillation frequency

M. Fujishima, et al., SSDM 2012

NMOS ３段のインバータ発振器に，150MHzの信号をインジェクションすることで

50GHzの信号を出力し，３分周を実現

42

400GHzを超えるCMOS 発振器

45nm CMOS Push-push Oscillator

205GHz oscillation with 410GHz

harmonic output. 11mA @ 1.5V

E. Seok, et al., ISSCC 2008.

O. Momeni, et al., JSSC 2011.

65nm CMOS 486GHz

using Triple-Push oscillation

-7.9dBm from 61mW Pd.

高調波を使用できるので

f

_max

を超える発振が可能である。

410 GHz

_{486 GHz}

43

課題

_{:インジェクションロック発振器の位相制御}

VDD

L

C

G

V

_in

V

_out

I

_inj

I

_osc

I

_T

(ω

_inj

)

I

_osc

I

_inj

I

_T -30 -20 -10 0 10 20 30 59.48 59.98 60.48 60.98 61.48

θ

I

φ

I

_T

sin 

_osc

sin





sin

 

(

)

)

(

0

ω

ω

φ

t

ω

dt

t

φ

d

L inj







_I

I

_OSC inj o L

Q

ω

ω





2

0

)

( 

dt

t

φ

d

Locked state



















































  inj osc inj L inj

I

I

ω

ω

ω

Q

ω

ω

ω

t

φ

0 0 1 0 1

_sin

₂

sin

)

(

1 degree 0.05%

30MHz@60GHz

インジェクションロック発振器の位相の制御には発振周波数の高精度制御が必要

44

課題

_{: ホットキャリア注入による信頼性劣化}

0.01

0.1

1

10

100

1.E+00 1.E+02 1.E+04 1.E+06 1.E+08 1.E+10

∆

I

DS

(%

)

Time (s)

V_PA=1.00 V, P_out=10 dBm V_PA=1.00 V, P_out=5 dBm V_PA=0.75 V, P_out=5 dBm

1

10

2

₁₀

4

₁₀

6

₁₀

8

₁₀

10

[1] E. Takeda et al., IEDL 1983

1E+00 1E+01 1E+02 1E+03 1E+04 1E+05 1E+06 1E+07 1E+08 1E+09 1E+10 0.4 0.5 0.6 0.7 0.8 0.9

1/V

_DS

(1/V)

V

_DS

=1.2 V

V

_DS

=2.0 V

100 101 102 103 104 105 106 107 108 109 1010

Lifetime



(s)

[1]

動作寿命の向上には，電源電圧を下げる必要があり，

電源電圧のアダプティブ制御が必要

100x

0.75V

1.0V

45

課題

_{: トランスミッションラインの損失}

1

0.3

0.88

0.12

0.12

0.55

180nm

90nm

40nm











2

2

2

u u u u u o

C

R

L

C

R

Z

R

M1&M2 shield

GND

GND

微細化に伴う，最上層メタルの高さの減少により単位容量が増え

電力損失が増える懸念がある

Transmission line

減衰定数

46

研究室の高周波特性評価装置

47

超高速・低電力

_ADC

48

高速信号伝送と

_ADC性能

0 10 20 30 40 1 10 10 1 109 1 108 1 107 1 106 1 105 1 104 1 103 0.01 0.1 1 6) SNR (dB) BE R

QPSK 16QAM 64QAM 256QAM

















N S

P

P

BW

C

log

₂

1

シャノンの定理

N ADC N S

P

P

₂

2

5

.

1 



ADCのBW と SNR

s

Nf

C 

s

rate

N

f

D





多値変調の実現には高い

SNRが必要

2

s

f

BW 

したがって

伝送回路のデータレートは

ADCの分解能Nと変換周波数f

_s

の積に比例する

f

_s

: 標本化周波数

N: 分解能

N: 分解能

f

_s

: 標本化周波数

ノイズが

ADCの量子化ノイズで決まると仮定した場合

49

実際例

_{: 38GHz 1Gbps 固定無線}

RJ-45 Gig abit Etherne t Trans ceiver Ba seba nd SoC LPF LPF PA LNA BP F TX A N T Ethe rn et Ca ble Su rg e Pro tec to r RJ-45 LPF BP F BP F RX ANT PoE Interface RJ-45 Surge Protector Po E Interface

Compatible with Gbit Ethernet

Hole system is integrated with planar antenna

50

Mixed signal BB SoC

Base band SoC

研究室で開発した

ADC & DAC

90nm CMOS

40M Transistors

アナログ・デジタル混載ベースバンド

SoCを開発した。

64QAM (1Gbps) を用い信号帯域は260MHz.

51

ADC 性能とビット誤り率

C/N vs 64QAM_BER on B-B pair 1.E-14 1.E-13 1.E-12 1.E-11 1.E-10 1.E-09 1.E-08 1.E-07 1.E-06 1.E-05 1.E-04 1.E-03 1.E-02 20 25 30 35 40 45 C/N [dB] BER

2008

2009

2

₀

1

₀

C/N vs 64QAM_BER on B-B pair 1.E-14 1.E-13 1.E-12 1.E-11 1.E-10 1.E-09 1.E-08 1.E-07 1.E-06 1.E-05 1.E-04 1.E-03 1.E-02 20 25 30 35 40 45 C/N [dB] BER

2008

2009

2

₀

1

₀

64QAMで十分低いビット誤り率を達成するためには

有効分解能の高い

ADCは不可欠

64QAM

ENOB=7.0

ENOB=6.0

ENOB=8.0

BW=260MHz

ENOB: ADCの有効分解能

52

60GHz帯用ベースバンド SoC

ADC

ベースバンドチップは

ADC, DAC, VGA,とPLLが集積されおり，

40nmCMOSで試作した。（Sonyとの共同開発）

5b, 3GSps, 11mW/ch

RX: 300mW, TX: 110mW

53

ADCの性能と消費電力

n BW rate Data   2 0.001 0.01 0.1 1 10 100 1000 10000 0.1 1 10 100 1000 10000 100000 Conversion Frequency [MHz] Pow er [m W ] 5-6 bit 7-8 bit 9-10 bit 11-12 bit 13-14 bit

Interleaved

Our

developed

5～7ビット程度の分解能では単体でも数GHzの変換が可能

10GHz以上の場合はインターリーブになるが，消費電力が増大する。

10ビット以上の高分解能ADCは1GHz以上の変換は容易ではない。

54

CLK

V

_DD

V

_in

V

_ref

Dynamic pre-amp

Latch

1

2

0

FN

FP

SN

SP

voltage

V

0

b

V

0

b

FP

FN

SP

SN

ダイナミック型比較器の開発

ミスマッチ補償回路

ダイナミック型比較器は高速

(4GHz程度の動作は容易）であるが

貫通電流が流れず，低電力である。また容量アレーを用いたオフセットミスマッ

チ補償が容易。

動作波形

55

Transistor size (um

2

₎

0 5 10 15 20 25 0 0.2 0.4 0.6 0.8 1 0 50 100 150 200 250 300 350 オフセット 消費電力

Offset mismatch (mV)

E

c

(fJ)

E_c=50fJ 3mV

ミスマッチ補償

低電力・高精度比較器の設計

LW

σ

V

_offset

(

)



1

LW

C

E

_c



_c



 

σ

V

E

offset c ₂

1



設計例

6bit ADC: V

_off

<3mV

E

_C

<50fJ0.1um

2

_V

off

=20mV

Needs mismatch compensation

20mV 3mV

トランジスタサイズを減少させて消費エネルギーを下げ，ミスマッチ電圧の増大は

デジタルミスマッチ補償技術により抑制して高精度化する

56

0.01 0.1 1 10 0.01 0.1 1 10

Area (mm

2

₎

FoM (pJ/conv

.step)

5b, 1b Fold and Flash 5b, Flash 6b, Flash 6b, Subrange 6b, SAR(2b) 6b, Flash 6b, Flash 6b, Flash 5b, Flash 6b, Flash 6b, Flash

5b, Flash _{Our developed}

低消費電力化

ENOB c N ENOB d

E

f

P

 











2

2

2

FoM

c

5～6ビットADCの面積とFoM（変換エネルギー）は正比例する

低電力

ADCの実現には小面積化が不可欠

57

ダイナミック型比較器のオフセット電圧補償

Output

V

_DD

CLK

V

_in+

For CAL

V

in-M

₁

M

₂

C

_L

C

_L

I

_D

I

_D

Dynamic amplifier

Latch

VDD V_DD/2

_t

d V_L

time

d

t



V

_L1

V

_L2

















D D L L eff i

I

I

C

C

V

V

Δ

Δ

2

Δ

V

_i

g

_m

V

_i

I

_D

V

_L

C

L

V

_DD

初段のダイナミックアンプの等価回路

M. Miyahara and A. Matsuzawa, et al., A-SSCC, Nov. 2008.

T GS eff

V

V

V





動作電流か負荷容量を変えてスルーレートを制御することでオフセット電圧

補償が可能になる

58

オフセット補償結果

13.7 mV のオフセット電圧を1.7mVに低減した

Measured result

V

offset

V

offset

V

_offset

59

60GHz トランシーバ用フラッシュADC

59

-80

-70

-60

-50

-40

-30

-20

-10

0

0

288

576

864

1152

Nor

m

al

ized P

o

w

er

[dB]

Frequency [MHz]

Fin = 100 MHz

VGA Gain = 12 dB

*single channel inc. S/P

*

M. Miyahara and A. Matsuzawa, et al.,

RFIC 2012.

60

ADC性能の比較

Architecture

Cal.

fs

[GS/s]

SNDR

[dB]

Power

[mW]

FoM

[fJ/-c.s.]

Process

[nm]

Area

[mm

2

]

[1]

Flash

-

3.5

31.2

98

946 90

0.149

[2]

SAR

Internal

2.5

34.0

50

489 45 1

[3]

Folding

Internal

2.7

33.6

50

474 90

0.36

[4]

Pipeline,

Folding

External

2.2

31.1

2.6

40 40

0.03

[5]

Flash

Internal

2.88

27.8

36

600

65

0.25

This

work

Flash

Internal

2.3

26.1

12

316 40

0.06

[1] K. Deguchi, et al., VLSI Circuits 2007 [2] E. Alpman, et al., ISSCC 2009

[3] Y. Nakajima, et al., VLSI Circuits 2007 [4] B. Verbruggen, et al., ISSCC 2010

[5] T. Ito, et al., A-SSCC 2010

60

60GHz トランシーバ用として世界最小レベルの消費電力とコア面積を達成

61

ミリ波ネットワークの将来イメージ

ミリ波は機器間でのデータ転送に使用されるだけでなく，

WiFi，WiMaxの基地局間

62

まとめ

•

60GHz帯を用いた無線による超高速データ伝送実現への試み

•

16QAMなどの多値変調技術と広帯域化でデータ伝送の高速

化を図ろうとしている

•

CMOSを用いて60GHzトランシーバ（RF+BB)を設計・試作

7Gbps, 16Gbps(RFのみ）の世界最高レベルの超高速伝送を

低消費電力

(500mW; RF+BB)で実現。

• 無線を用いたデータ伝送の高速化のポイント

– 広帯域化：

RF回路とBB回路の広帯域化，ゲインフラット化，

ADCの高速化

– 高

SNR：アンテナ利得の向上，フロアノイズの減少，ADC分解能の向上

– 低位相ノイズ：インジェクションロック技術の向上，インダクタの

Qの向上

•

60GHz帯トランシーバが普及し，「あっという間の」大容量ファイ

ル転送などが実現することを期待したい