LTC リードバック付きクワッド12/14/16ビット電圧出力SoftSpan DAC

(1)

LTC2704

1

2704fc REFM1 REFG1 REF1

24 42 21 23 REFM2 REFG2 2704 BD REF2 43 44 2 V+1 32 AGND 25 V+2 V– 1,8,15,22,31,36 12 SRO SDI 11 SCK 13 LDAC 9 CLR 14 CS/LD 10 RFLAG 35 VDD 34 GND 33 DAC C DAC D 26 29 28 27 30 20 17 18 19 16 AGNDC C1D RFBD OUTD AGNDD OUTC RFBC C1C VOSC VOSD DAC A AGNDA OUTA RFBA C1A VOSA 3 6 5 4 7 DAC B C1B RFBB OUTB AGNDB VOSB 41 38 39 40 37 –1 –1 LTC2704-16の積分非直線性（INL） CODE 0 –1.0 INL (LSB) –0.8 –0.4 –0.2 0 1.0 0.4 16384 32768 2704 TA01b –0.6 0.6 0.8 0.2 49152 65535 V+/V– = ±15V VREF = 5V ±10V RANGE ALL 4 DACS SUPERIMPOSED

簡略ブロック図

リードバック付き

クワッド12/14/16ビット

電圧出力SoftSpan DAC

特長

■ 6つのプログラム可能な出力範囲： ユニポーラ：0V_∼5V_、0V_∼10V バイポーラ： 5V_、10V_、2.5V_、2.5V_∼7.5V ■ すべての内部レジスタのシリアル･リードバック ■ DNLおよびINL：全インダストリアル温度範囲で1LSB （LTC2704-14/LTC2704-12_） ■ 強制/センス出力により、リモートセンスが可能 ■ グリッチ･インパルス： < 2nVsec ■ 出力が±5mAをドライブ ■ピン互換の12、14および16ビット･デバイス ■ パワーオン時またはクリアにより、0Vにリセット ■ 44ピンSSOPパッケージ

アプリケーション

■プロセス制御と産業用オートメーション ■ 直接デジタル波形生成 ■ソフトウェア制御の利得調整 ■自動テスト装置

概要

LTC®_{2704-16/LTC2704-14/LTC2704-12は、3V∼5Vのロジッ} ク電源と 5V∼ 15Vのアナログ電源で動作するシリアル入力、16/14/12ビット電圧出力SoftSpan™_{DACです。このSoftSpan} DACは3線SPIシリアル･インターフェイスを介して6つの出力範囲（2つのユニポーラ出力範囲と4つのバイポーラ出力範囲）のすべてをプログラム可能です。INLは１LSB（LTC2704-16は2LSB）、DNLはすべてのバージョンで1LSBと、高精度を達成します。リードバック･コマンドにより、どの内部レジスタもわずか1つの24 または32ビット･インストラクション･サイクルで確認できます。他のすべてのコマンドに対しては、LTC2704が「ローリング･リードバック」応答を行うので、必要なインストラクション･サイクル数を大幅に減らします。 Sleepコマンドにより、あらゆる組み合わせのDACをパワーダウンすることができます。また、リセット･フラグと各チャネルごとのオフセット調整ピンを備えています。 L_{、LT、LTC、LTM、Linear TechnologyおよびLinearのロゴはリニアテクノロジー社の登録商標で} す。SoftSpanはリニアテクノロジーの商標です。他のすべての商標はそれぞれの所有者に所有権があります。

(2)

LTC2704

2

2704fc

ピン配置

発注情報

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 TOP VIEW GW PACKAGE 44-LEAD PLASTIC SSOP

44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 V– REFG1 AGNDA VOSA C1A OUTA RFBA V– LDAC CS/LD SDI SRO SCK CLR V– RFBD OUTD C1D VOSD AGNDD REFG2 V– REFM1 REF1 V+1 AGNDB VOSB C1B OUTB RFBB V– RFLAG VDD GND AGND V– RFBC OUTC C1C VOSC AGNDC V+2 REF2 REFM2 TJMAX = 125°C, θJA = 80°C/W 鉛フリー仕様 テープアンドリール 製品マーキング パッケージ 温度範囲

LTC2704CGW-16#PBF LTC2704CGW-16#TRPBF LTC2704CGW-16 44-Lead Plastic SSOP 0°C to 70°C

LTC2704IGW-16#PBF LTC2704IGW-16#TRPBF LTC2704IGW-16 44-Lead Plastic SSOP –40°C to 85°C

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。非標準の鉛ベース仕様の製品の詳細については、弊社または弊社代理店にお問い合わせください。鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。

絶対最大定格

（Note 1） 全電源電圧V＋1、V＋2～V− ...−0.3V～36V V＋1、V＋2、REF1、REF2、REFM1、REFM2、

OUTx、RFBx、VOSx～GND、AGND、

AGNDx、C1x、REFG1、REFG2 ...18V GND、AGND、AGNDx、C1x、REFG1、REFG2～V＋1、

V＋2、V−、REF1、REF2、REFM1、REFM2、OUTx、

RFBx、VOSx ...18V

OUTA、RFBA、VOSA、OUTB、RFBB、VOSB、REF1、

REFM1～GND、AGND ... V− −0.3V～V＋1 ＋ 0.3V

OUTC、RFBC、VOSC、OUTD、RFBD、VOSD、REF2、

REFM2～GND、AGND ... V−−0.3V～V＋2 ＋ 0.3V VDD、デジタル入力/出力～GND ...−0.3V～7V デジタル入力/出力～VDD ...0.3V GND、AGNDx、REFG1、REFG2～AGND ...±0.3V C1x～AGNDx ...±0.3V V−～すべてのピン ...0.3V 最大接合部温度...150℃ 動作温度範囲 LTC2704C ... 0℃～70℃ LTC2704I ...−40℃～85℃ 保存温度範囲... −65℃～150℃ リード温度（半田付け、10秒） ...300℃

(3)

LTC2704

3

2704fc

SYMBOL PARAMETER CONDITIONS MIN TYPLTC2704-12MAX MIN TYPLTC2704-14MAX MIN TYP MAXLTC2704-16 UNITS

Accuracy

Resolution l 12 14 16 Bits

Monotonicity l 12 14 16 Bits

INL Integral Nonlinearity VREF = 5V l ±1 ±1 ±2 LSB

DNL Differential Nonlinearity VREF = 5V l ±1 ±1 ±1 LSB

GE Gain Error VREF = 5V l ±0.5 ±2 ±1 ±5 ±4 ±20 LSB

Gain Temperature

Coefficient ∆Gain/∆Temperature

l ±2 ±2 ±2 ppm/°C

VOS Unipolar Zero-Scale

Error Span = 0V to 5V, TSpan = 0V to 10V, TA = 25°C A = 25°C Span = 0V to 5V Span = 0V to 10V l l ±80 ±100 ±140 ±150 ±200 ±300 ±400 ±600 ± 80 ±100 ±140 ±150 ±200 ±300 ±400 ±600 ±80 ±100 ±140 ±150 ±200 ±300 ±400 ±600 μV μV μV μV VOS Temperature

Coefficient 0V to 5V Range 0V to 10V Range

l l

±2

±2 ±2 ±2 ±2 ±2 μV/°C μV/°C

BZE Bipolar Zero

Error All Bipolar Ranges l

±0.25 ±1

±2 ±0.5 ±2.5±2 ±2 ±12±8 LSB LSB

PSRR Power Supply

Rejection Ratio V VDDDD = 5V ±10% (Note 3) = 3V ±10% (Note 3) 0V to 10V Range, Code = 0 V+_/V–_{= ±15V ±10% (Note 2)} V+_/V–_{= ±5V ±10%, V} REF = 2V (Note 2) l l ±0.003 ±0.006 ±0.001 ±0.002 ±0.06 ±0.05 ±0.013 ±0.025 ±0.005 ±0.01 ±0.25 ±0.13 ±0.05 ±0.1 ±0.02 ±0.04 ±0.1 ±0.5 LSB/V LSB/V LSB/V LSB/V Analog Outputs (Note 4)

Settling Time 0V to 5V Range, 5V Step, to ±1LSB

0V to 10V or ±5V Range, 10V Step, to ±1LSB ±10V Range, 20V Step, to ±1LSB 3 5 8 3.5 5.5 9 4 6 10 µs µs µs Output Swing V+_/V–_{= ±15V, V} REF = ±7.25V, 0V to 10V Range, ILOAD = ±3mA (Note 2)

l –14.3 14.3 –14.3 14.3 –14.3 14.3 V

V+_/V–_{= ±5V, V}

REF = ±2.25V,

0V to 10V Range, ILOAD = ±2.5mA (Note 2)

l –4.5 4.5 –4.5 4.5 –4.5 4.5 V

Load Current V+_/V–_{= ±10.8V to ±16.5V, VREF = ±5V,}

0V to 10V Range, VOUT = ±10V (Note 2) l

±5

±4 ±5 ±4 ±5 ±4 mA mA

V+_/V–_{= ±4.5V to ±16.5V, V}

REF = ±2V, 0V to 10V Range, VOUT = ±4V (Note 2) l

±3

±2.7 ±2.7±3 ±2.7±3 mA mA

Load Regulation V+_/V–_{= ±15V, VREF = 5V,}

0V to 10V Range, Code = 0, ±5mA Load (Note 2)

l ±0.005 ±0.01 ±0.04 LSB/mA

V+/V– = ±5V, VREF = 2V,

0V to 10V Range, Code = 0, ±3mA Load (Note 2)

l ±0.01 ±0.013 ±0.05 LSB/mA

Output

Impedance VCode = 0, ±5mA LoadREF = 5V, 0V to 10V Range, l 0.015 0.006 0.006 Ω

ISC Short-Circuit

Current V

+_/V–_{= ±16.5V, V}

REF = 5V, ±10V Range Code = 0, VOUT Shorted to V+ (Note 2) Code = Full Scale, VOUT Shorted to V–

l l –36 38 –36 38 –36 38 mA mA V+_/V–_{= ±5.5V, V} REF = 2V, ±10V Range Code = 0, VOUT Shorted to V+ (Note 2) Code = Full Scale, VOUT Shorted to V–

l l –36 38 –36 38 –36 38 mA mA

電気的特性

lは全動作温度範囲の規格値を意味する。それ以外は_{TA = 25}℃、_V＋_{1 = V}＋_{2 = 15V}、_V_{= –15V}、_{VDD = 5V}、_{REF1 = REF2 = 5V}、

(4)

LTC2704

4

2704fc

SYMBOL PARAMETER CONDITIONS MIN TYPLTC2704-12MAX MIN TYPLTC2704-14MAX MIN TYP MAXLTC2704-16 UNITS

SR Slew Rate RL= 2k, V+_/V–_{= ±15V (Note 2)}

RL= 2k, V+_/V–_{= ±5V (Note 2)} l _l 2.2 _2.0 _2.83 2.2 _2.0 _2.83 2.2 _2.0 _2.83 V/µs _V/µs

Capacitive Load

Driving Within Maximum Load Current 1000 1000 1000 pF

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

Reference Inputs

REF1, REF2 Input Voltage V+_/V–_{= ±15V, 0V to 5V Span (Note 2)} _l _–14.5 _14.5 _V

Resistances

RREF1, RREF2 Reference Input Resistance l 5 7 kΩ

RFBx Output Feedback Resistance l 7 10 kΩ

RVOSX Offset Adjust Input Resistance l 700 1000 kΩ

AC Performance (Note 4)

Glitch Impulse 0V to 5V Range, Midscale Transition 2 nV-s

Crosstalk 10V Step on VOUTA

DAC B: 0V to 5V Range, Full Scale

DAC B: 0V to 10V Range, Full Scale 2 3 nV-s nV-s

Digital Feedthrough ±10V Range, Midscale 0.2 nV-s

Multiplying Feedthrough Error 0V to 10V Range, VREF = ±5V, 10kHz Sine Wave 0.35 mVP-P

Multiplying Bandwidth Span = 0V to 5V, Full Scale

Span = 0V to 10V, Full Scale 300 250 kHz kHz

Output Noise Voltage Density 10kHz

Span = 0V to 5V, Midscale

Span = 0V to 10V, Midscale 30 50 µV/√Hz µV/√Hz

Output Noise Voltage 0.1Hz to 10Hz

Span = 0V to 5V, Midscale

Span = 0V to 10V, Midscale 0.8 1.2 µVRMS µVRMS

Power Supply

IDD Supply Current, VDD Digital Inputs = 0V or VDD l 0.5 2 µA

IS Supply Current, V+_/V– _V+_/V–_{= ±15V, ±10%; VREF = 5V, VOUT = 0V (Note 2)}

V+_/V–_{= ±5V, ±10%; VREF = 2V, VOUT = 0V (Note 2)} Sleep Mode—All DACs (Note 4)

l l 17.5 17.0 20 18 1 mA mA mA

VDD Logic Supply Voltage l 2.7 5.5 V

V+

1/V+2 Positive Analog Supply Voltage l 4.5 16.5 V

V– _{Negative Analog Supply Voltage} _l _–16.5 _–4.5 _V

Digital Inputs/Outputs

VIH Digital Input High Voltage VDD = 2.7V to 5.5V

VDD = 2.7V to 3.3V

l l

2.4

2.0 V V

VIL Digital Input Low Voltage VDD = 2.7V to 5.5V

VDD = 4.5V to 5.5V

l l

0.6

0.8 V V

VOH Digital Output High Voltage IOH = 200µA l VCC – 0.4 V

VOL Digital Output Low Voltage IOL = 200µA l 0.4 V

IIN Digital Input Current l 0.001 ±1 µA

電気的特性

lは全動作温度範囲の規格値を意味する。それ以外は_{TA = 25 C}、_V＋_{1 = V}＋_{2 = 15V}、_V_{= –15V}、_{VDD = 5V}、_{REF1 = REF2 = 5V}、

AGND = AGNDx = REFG1 = REFG2 = GND = 0V_。

(5)

LTC2704

5

2704fc Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可 能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える可能性がある。 Note 2：記号V＋_は、V＋₁_とV＋₂_{の両方のピンに同じ電圧が印加される場合の表記に使用され} る。 Note 3：設計によって保証されているが、テストされていない。 Note 4：0V～5Vのユニポーラ･モードで測定。

Note 5：SROを使用する場合、最大SCK周波数fMAXは次式のようにSRO伝播遅延によって制限

される。 f_MAX= 1 2 t(9+ tS) ⎛ ⎜ ⎝ ⎞ ⎟ ⎠、ここでtsは受信デバイスのセットアップ時間。

CIN Digital Input Capacitance VIN = 0V (Note 3) l 5 pF

VDD = 4.5V to 5.5V

t1 SDI Valid to SCK Setup l 7 ns

t2 SDI Valid to SCK Hold l 7 ns

t3 SCK High Time l 11 ns

t4 SCK Low Time l 11 ns

t5 CS/LD Pulse Width l 9 ns

t6 LSB SCK High to CS/LD High l 0 ns

t7 CS/LD Low to SCK Positive Edge l 12 ns

t8 CS/LD High to SCK Positive Edge l 12 ns

t9 SRO Propagation Delay CLOAD = 10pF l 18 ns

t10 CLR Pulse Width l 50 ns

t11 LDAC Pulse Width l 15 ns

t12 CLR Low to RFLAG Low CLOAD = 10pF (Note 3) l 50 ns

t13 CS/LD High to RFLAG High CLOAD = 10pF (Note 3) l 40 ns

SCK Frequency 50% Duty Cycle (Note 5) l 40 MHz

VDD = 2.7V to 3.3V

t1 SDI Valid to SCK Setup l 9 ns

t2 SDI Valid to SCK Hold l 9 ns

t3 SCK High Time l 15 ns

t4 SCK Low Time l 15 ns

t5 CS/LD Pulse Width l 12 ns

t6 LSB SCK High to CS/LD High l 0 ns

t7 CS/LD Low to SCK Positive Edge l 12 ns

t8 CS/LD High to SCK Positive Edge l 12 ns

t9 SRO Propagation Delay CLOAD = 10pF l 26 ns

t10 CLR Pulse Width l 90 ns

t11 LDAC Pulse Width l 20 ns

t12 CLR Low to RFLAG Low CLOAD = 10pF l 70 ns

t13 CS/LD High to RFLAG High CLOAD = 10pF l 60 ns

SCK Frequency 50% Duty Cycle (Note 5) l 25 MHz

電気的特性

AGND = AGNDx = REFG1 = REFG2 = GND = 0V_。

タイミング特性

(6)

LTC2704

6

2704fc TEMPERATURE (°C) –50 LSB 4 90 2704 G07 –8 –30 –10 10 30 50 70 8 2 6 0 –4 –6 –2 V+/V– = ±15V VREF = 5V ±10V RANGE TEMPERATURE (°C) –50 GAIN ERROR (LSB) 12 16 –16 –12 30 2704 G08 0 4 –4 8 –8 –30 –10 10 50 70 90 V+/V– = ±15V VREF = 5V ±10V RANGE TEMPERATURE (°C) –50 INL (LSB) 0.2 0.6 1.0 30 2704 G04 –0.2 –O.6 0 0.4 0.8 –0.4 –0.8 –1.0 –30 –10 10 50 70 90 V+/V– = ±15V VREF = 5V ±10V RANGE MAX MIN TEMPERATURE (°C) –50 DNL (LSB) 0.2 0.6 1.0 30 2704 G05 –0.2 –O.6 0 0.4 0.8 –0.4 –0.8 –1.0 –30 –10 10 50 70 90 V+/V– = ±15V VREF = 5V ±10V RANGE MAX MIN TEMPERATURE (°C) –50 OFFSET ( µV) 200 400 600 30 2704 G06 –200 –600 0 –400 –30 –10 10 50 70 90 V+/V– = ±15V VREF = 5V 0V TO 10V RANGE CODE 0 –1.0 INL (LSB) –0.8 –0.4 –0.2 0 1.0 0.4 16384 32768 2704 G01 –0.6 0.6 0.8 0.2 49152 65535 V+/V– = ±15V VREF = 5V ±10V RANGE CODE 0 –1.0 DNL (LSB) –0.8 –0.4 –0.2 0 1.0 0.4 16384 32768 2704 G02 –0.6 0.6 0.8 0.2 49152 65535 V+/V– = ±15V VREF = 5V ±10V RANGE VREF (V) –10 INL (LSB) 0.2 0.6 1.0 6 2704 G03 –0.2 –0.6 0 0.4 0.8 –0.4 –0.8 –1.0 –6 –8 –4 –2 0 2 4 8 10 V+/V– = ±15V ±5V RANGE MAX _MAX MIN _MIN

標準的性能特性

LTC2704-16

積分非直線性（INL_） _{微分非直線性（}DNL_） INL_とVREF

バイポーラ・ゼロと温度 利得誤差と温度

(7)

LTC2704

7

2704fc 2.5µs/DIV VOUT 5V/DIV VOUT 1mV/DIV CS/LD 5V/DIV 2704 G18 2.5µs/DIV VOUT 5V/DIV VOUT 1mV/DIV CS/LD 5V/DIV 2704 G19 2.5µs/DIV VOUT 10V/DIV VOUT 1mV/DIV CS/LD 5V/DIV 2704 G20 CODE 0 –1.0 LSB –0.8 –0.4 –0.2 0 1.0 0.4 4096 8192 2704 G09 –0.6 0.6 0.8 0.2 12288 16383 V+/V– = ±15V VREF = 5V ±10V RANGE CODE 0 –1.0 LSB –0.8 –0.4 –0.2 0 1.0 0.4 4096 8192 2704 G10 –0.6 0.6 0.8 0.2 12288 16383 V+/V– = ±15V VREF = 5V ±10V RANGE CODE 0 –1.0 LSB –0.8 –0.4 –0.2 0 1.0 0.4 1536 2048 2704 G11 –0.6 0.6 0.8 0.2 3072 512 1024 2560 3584 4095 V+/V– = ±15V VREF = 5V ±10V RANGE CODE 0 –1.0 LSB –0.8 –0.4 –0.2 0 1.0 0.4 1536 2048 2704 G12 –0.6 0.6 0.8 0.2 3072 512 1024 2560 3584 4095 V+/V– = ±15V VREF = 5V ±10V RANGE

標準的性能特性

LTC2704-14 LTC2704-12 LTC2704-16 0Vから5Vへのセトリング 0Vから10Vへのセトリング 10Vから＋10Vへのセトリング 積分非直線性（INL） 微分非直線性（DNL） 積分非直線性（INL_） _{微分非直線性（}DNL_）

(8)

LTC2704

8

2704fc V_（ピン1_、8_、15_、22_、31_、36_）_{：アナログ負電源、標準で15V。} 4.5V∼16.5Vの範囲。 REFG1_（ピン2_）_{：リファレンス1のグランド。ハイ・インピーダンス} 入力なので、電源電流は流れません。クリーンなアナログ・グランドに接続してください。

AGNDA_（ピン3_）_{：DAC Aの信号グランド。ハイ・インピーダンス}

入力なので、電源電流は流れません。クリーンなアナログ・グランドに接続してください。

VOSA_（ピン4_{）：DAC Aのオフセット調整。公称入力範囲は}

5V。VOS（DAC A） = 0.01 • V（VOSA）[0V∼5V、 2.5V

モード]。「動作」のセクションを参照。

C1A_（ピン5_）_{：DAC A出力の帰還コンデンサの接続ピン。このピ}

ンによって、チャネルAの出力アンプの負入力に直接アクセスすることができます。

OUTA_（ピン6_）_{：DAC Aの電圧出力ピン。最良のロード･レギュ}

レーションを得るためには、この開ループ・アンプの出力をできるだけ負荷の近くでRFBAに接続します。

RFBA_（ピン7_）_{：DAC Aの出力帰還抵抗ピン。}

LDAC_（ピン9_{）：非同期DACのロード入力。LDACがロジック} L のとき、すべてのDACが更新されます。 1s/DIV 1µV/DIV 2704 G16 V+/V– = ±15V VREF = 5V 0V TO 5V RANGE CODE = 0 LOGIC VOLTAGE (V) 0 0 ICC (mA) 3.5 3.0 2.5 2.0 1.5 1.0 0.5 0.5 2.5 3.5 2704 G17 2.0 4.5 5.0 1.0 1.5 3.0 4.0 VDD = 5V SCK, SDI, CS/LD, LDAC CLR TIED TOGETHER

ピン機能

2.5µs/DIV 5V/DIV 2704 G13 V+/V– = ±15V VREF = 5V ±10V RANGE 20V STEP 2.5µs/DIV 5V/DIV 2704 G14 V+/V– = ±15V VREF = 5V ±10V RANGE 20V STEP 2.5µs/DIV CS/LD 5V/DIV VOUT 2mV/DIV 2704 G15

標準的性能特性

LTC2704-16/LTC2704-14/LTC2704-12 立ち上がりのスルー 立ち下がりのスルー ミッドスケール・グリッチ 0.1Hz_∼10Hz_のノイズ VCC電源電流とロジック電圧

(9)

LTC2704

9

2704fc CS/LD（ピン10）：同期チップ・セレクトとロード用のピン。 SDI（ピン11）：シリアル・データ入力。CS/LDが L のとき、シリ アル・クロックの立ち上がりエッジでデータがクロック・インされます。 SRO（ピン12）：シリアル・リードバック・データ出力。SCKの立 ち下りエッジでデータがクロック・アウトされます。最後のアドレス・ビットA0がクロック・インされると、リードバック・データがクロック・アウトを開始します。 SCK（ピン13）：シリアル・クロック。 CLR（ピン14）：非同期クリア・ピン。このピンが L のとき、すべ てのコードとスパンB2レジスタがゼロにクリアされます。すべてのDAC出力はゼロ・ボルトにクリアされます。 RFBD（ピン16）：DAC Dの電圧出力の帰還抵抗ピン。 OUTD（ピン17）：DAC Dの電圧出力ピン。最良のロード･レギュ レーションを得るためには、この開ループ・アンプの出力をできるだけ負荷の近くでRFBDに接続します。 C1D（ピン18）：DAC D出力の帰還コンデンサの接続ピン。この ピンによって、チャネルDの出力アンプの負入力に直接アクセスすることができます。 VOSD（ピン19）：DAC Dのオフセット調整。公称入力範囲は 5V。VOS（DAC D） = 0.01 • V（VOSD） [0V∼5V, 2.5V モード]。「動作」のセクションを参照。 AGNDD（ピン20）：DAC Dの信号グランド。ハイ・インピーダン ス入力なので、電源電流は流れません。クリーンなアナログ・グランドに接続してください。 REFG2（ピン21）：リファレンス2のグランド。ハイ・インピーダン ス入力なので、電源電流は流れません。クリーンなアナログ・グランドに接続してください。 REFM2（ピン23）：リファレンス2の反転アンプの出力。REF2か らREFM2までの利得は–1です。アナログ電源V＋/V–の0.5V以内を振幅することができます。

REFM2（ピン24）：DAC CとDAC Dのリファレンス入力。

V＋（ピン2 25）：DAC CとDAC Dのアナログ正電源。標準で 15V。4.5V∼16.5Vの範囲。V＋1と異なる可能性があります。 AGNDC（ピン26）：DAC Cの信号グランド。ハイ・インピーダン ス入力なので、電源電流は流れません。クリーンなアナログ・グランドに接続してください。 VOSC（ピン27）：DAC Cのオフセット調整。公称入力範囲は 5V。VOS（DAC C） = 0.01 • V（VOSC） [0V∼5V, 2.5V モード]。「動作」のセクションを参照。 C1C（ピン28）：DAC C出力の帰還コンデンサの接続ピン。この ピンによって、チャネルCの出力アンプの負入力に直接アクセスすることができます。 OUTC（ピン29）：DAC Cの電圧出力ピン。最良のロード･レギュ レーションを得るためには、この開ループ・アンプの出力をできるだけ負荷の近くでRFBCに接続します。 RFBC（ピン30）：DAC Cの出力帰還抵抗ピン。 AGND（ピン32）：アナログ・グランド・ピン。クリーンなアナログ・ グランドに接続してください。 GND（ピン33）：グランド・ピン。クリーンなアナログ・グランドに 接続してください。 VDD（ピン34）：ロジック電源。2.7V∼5.5Vの範囲。 RFLAG（ピン35）：リセット・フラグ・ピン。パワーオン・リセットま たはクリア時にアクティブ L 出力がアサートされます。更新コマンドが実行されると H に戻ります。 RFBB（ピン37）：DAC Bの出力帰還抵抗ピン。 OUTB（ピン38）：DAC Bの電圧出力ピン。最良のロード･レギュ レーションを得るためには、この開ループ・アンプの出力をできるだけ負荷の近くでRFBBに接続します。 C1B（ピン39）：DAC B出力の帰還コンデンサの接続ピン。この ピンによって、チャネルBの出力アンプの負入力に直接アクセスすることができます。 VOSB（ピン40）：DAC Bのオフセット調整。公称入力範囲は 5V。VOS（DAC B） = 0.01 • V（VOSB） [0V∼5V, 2.5V モード]。「動作」のセクションを参照。 AGNDB（ピン41）：DAC Bの信号グランド。ハイ・インピーダン ス入力なので、電源電流は流れません。クリーンなアナログ・グランドに接続してください。 V＋（ピン1 42）：DAC AとDAC Bのアナログ正電源。標準で 15V。4.5V∼16.5Vの範囲。V＋2と異なる可能性があります。

REF1（ピン43）：DAC AとDAC Bのリファレンス入力。

REFM1（ピン44）：リファレンス1の反転アンプの出力。REF1か

らREFM1までの利得は1です。アナログ電源V＋/Vの0.5V 以内を振幅することができます。

(10)

LTC2704

10

2704fc 42 12 SRO 2704 BD 32 AGND 25 V+2 V– 1,8,15,22,31,36 COMMAND

DECODE SHIFT REGSINPUT BUFFERSDAC SHIFT REGSREADBACK SDI 11 SCK 13 LDAC 9 CLR 14 CS/LD 10 RFLAG 35 VDD 34 GND POR 33 REF1 43 V+1 AGNDA OUTA RFBA C1A VOSA 3 6 5 4 7 DAC A + – AGNDB OUTB RFBB C1B VOSB 41 REFM1 44 REFG1 AGNDC OUTC RFBC C1C VOSC REF2 AGNDD OUTD RFBD C1D VOSD REFM2 REFG2 2 38 39 40 37 26 29 28 24 27 30 20 23 21 17 18 19 16 DAC B + – – + + – + – – + DAC C DAC D SDI SRO Hi-Z CS/LD SCK LSB _{2704 TD} LSB t2 t9 t8 t5 t7 1 2 31 32 t6 t1 LDAC t3 t4 t11

ブロック図

タイミング図

(11)

LTC2704

11

2704fc シリアル・インターフェイス CS/LDピンを L にすると、クロック信号（SCKピン）の立ち上がりエッジでSDIピンのデータがシフトレジスタにロードされます。LTC2704に必要な最小（24ビット幅）ロード・シーケンスは、4ビットのコマンド・ワード（C3 C2 C1 C0）の後に4ビットのアドレス・ワード（A3 A2 A1 A0）と16ビットのデータ（スパンやコード）が続きます（MSBが先頭）。コードやスパンの書き込みに使用するSDI入力ワードのシンタックスを図1に示します。 32ビットの入力シーケンスが必要な場合、最初の8ビットをゼロにする必要があり、それに24ビット幅の入力と同じシーケンスを続けます。24ビット動作と32ビット動作それぞれの入力シーケンスおよびリードバック・シーケンスを図2に示します。 CS/LDが L のとき、シリアル・リードバック出力（SRO）ピンはアクティブ出力になります。コマンド・ワード（C3∼C0）とアドレス・ワード（A3∼A0）がSDIにシフトインされると、リードバック・データが始まります。24ビット・ロード・シーケンスでは、クロック8∼23の立ち下りエッジで16のリードバック・ビットがシフトアウトされるので、クロック9∼24の立ち上がりエッジでマイクロプロセッサにシフトインするのに適しています。32ビット・ロード・シーケンスでは、これらのクロック・サイクル数に8が追加されます（図2bを参照）。 CS/LDが H のとき、SROピンはハイ・インピーダンス（スリーステート）出力になります。ロード・シーケンスの最初にCS/LD が L になると、リードバック・データが始まるまでSROはロジック L を出力します。非同期ロード・ピンLDACを L にすると、すべてのDACはコード・データとスパン・データで更新されます（B1バッファのデータがB2バッファにコピーされる）。この動作の間、CS/ LDは H でなければなりません。LDACの用途は、機能的に「Update B1→B2」コマンドと同じです。コマンド・ワード（C3∼C0）のコードの定義を表1に、アドレス・ワード（A3∼A0）のコードの定義を表2に示します。 リードバック 各DACには2組のダブルバッファ構成のデジタル・レジスタがあり、1組はDACコード用でもう1組は出力スパン用です（DAC あたり4バッファ）。それぞれのダブルバッファは、バッファ1 （B1）とバッファ2（B2）と呼ばれる2つのレジスタで構成されます。 B1は保持バッファです。書き込み動作によってデータがB1にシフトインされても、DAC出力は影響を受けません。B2の内容は、更新動作によりB1の内容をB2にコピーすることによってのみ変更することができます（B1とB2は同時に変更可能、表1のコマンド0110∼1001を参照）。B2の内容（DACコードまたは DACスパン）は、DACの出力電圧またはDACの出力範囲を直接制御します。また、各DACは1つのリードバック・レジスタを付属しています。 DACにリードバック・コマンドが発行されると、DACの4つのバッファのうちの1つの内容がDACのリードバック・レジスタにコピーされ、SROピンにシリアルにシフトアウトされます。図2にロード・シーケンスとリードバック・シーケンスを示します。すべての書き込みコマンドまたは更新コマンドの16ビットのデータ・フィールド（LTC2704-16ではD15∼D0、図2aを参照）では、リードバック・ピン（SRO）は直前のコマンドで指定されたバッファの内容をシフトアウトします。どのコマンドも後続のコマンドの間、オーバーヘッドを増加させることなく検証することができるので、この「ローリング・リードバック」モードの動作を使用して動作数を削減することができます。次のインストラクションの間にSROから出力されるデータのロケーション（リードバック・ポインタ）を表1に示します。リードバック・コマンドでは、リードバック・インストラクション自体の実行中にデータがシフトアウトされます（最後のアドレス・ビットがSDI上にシフト・インした直後の16個の立ち下りSCK エッジで）。 DACのスパンをプログラムする場合、スパン・ビットは最後にシフトインされる4ビットになり、SROを使用してDACのスパンをチェックする場合、スパン・ビットは同様に最後にシフトアウトされる4ビットになります。表3にスパン・コードを示します。スパン情報がSROにリードバックされると、アドレス指定されたDACのスリープ状態も出力されます。このスリープ状態ビットSLPは、4つのスパン・ビットの直前に連続して出力されます。このシーケンスを図2aと図2bに示します。SLPコードについては表4を参照してください。SLPは出力ビットのみで、スリープは必要なアドレスと一緒にコマンド・コード1110を使用することによってプログラムされることに注意してください。LDACの使用も含め、どの更新コマンドもアドレス指定されたDACを起動します。

動作

(12)

LTC2704

12

2704fc 出力範囲 LTC2704は、出力範囲がソフトウェアでプログラム可能なクワッドDACです。SoftSpanによって2つのユニポーラ出力範囲（0V∼5V、0V∼10V）、および4つのバイポーラ範囲（ 2.5V、 5V、 10V、2.5V∼7.5V）が可能です。5Vの外部高精度リファレンスおよび 12V∼ 15Vのアナログ電源が使用されているときに、これらの範囲が得られます。2Vのリファレンス電圧および 5Vのアナログ電源が使用されているときには、 SoftSpanの範囲は、0V∼2V、0V∼4V、 1V、 2V、 4V、および1V∼3Vになります。出力範囲は2Vと5Vを除くリファレンスに直線的にスケールされます（ 5V∼ 15Vの範囲内の適正なアナログ電源が必要）。4つの各DACは、6つの出力範囲のいずれかにプログラムすることができます。DAC出力は、 5mAの負荷電流をソースまたはシンクしながら、 10.8Vの電源（許容差 10%では 12Vの電源）で 10Vまで振幅することができます。 表1. コマンド・コード コード リードバック・ポインタ̶ リードバック・ポインタ̶ C3 C2 C1 C0 _コマンド _{現在の入力ワード} W0 次の入力ワード W+1

0 0 1 0 Write to B1 Span DAC n Set by Previous Command B1 Span DAC n

0 0 1 1 Write to B1 Code DAC n Set by Previous Command B1 Code DAC n

0 1 0 0 Update B1→B2 DAC n Set by Previous Command B2 Span DAC n

0 1 0 1 Update B1→B2 All DACs Set by Previous Command B2 Code DAC n

0 1 1 0 Write to B1 Span DAC n

Update B1→B2 DAC n Set by Previous Command B2 Span DAC n

0 1 1 1 Write to B1 Code DAC n

Update B1→B2 DAC n Set by Previous Command B2 Code DAC n

1 0 0 0 Write to B1 Span DAC n

Update B1→B2 All DACs Set by Previous Command B2 Span DAC n

1 0 0 1 Write to B1 Code DAC n

Update B1→B2 All DACs Set by Previous Command B2 Code DAC n

1 0 1 0 Read B1 Span DAC n B1 Span DAC n

1 0 1 1 Read B1 Code DAC n B1 Code DAC n

1 1 0 0 Read B2 Span DAC n B2 Span DAC n

1 1 0 1 Read B2 Code DAC n B2 Code DAC n

1 1 1 0 Sleep DAC n (Note 1) Set by Previous Command B2 Span DAC n

1 1 1 1 No Operation Set by Previous Command B2 Code DAC n

表示されないコードは予備のため使用不可。 Note 1：スリープ状態のDACにUpdate B1→B2コマンドを発行することによって、通常動作に復帰可能。 表2. アドレス・コード A3 A2 A1 A0 n _{リードバック・ポインタ} n 0 0 0 0 DAC A DAC A 0 0 1 0 DAC B DAC B 0 1 0 0 DAC C DAC C 0 1 1 0 DAC D DAC D

1 1 1 1 All DACs DAC A

表示されないコードは予備のため使用不可。 表3. スパン・コード S3 S2 S1 S0 スパン 0 0 0 0 Unipolar 0V to 5V 0 0 0 1 Unipolar 0V to 10V 0 0 1 0 Bipolar –5V to 5V 0 0 1 1 Bipolar –10V to 10V 0 1 0 0 Bipolar –2.5V to 2.5V 0 1 0 1 Bipolar –2.5V to 7.5V 表示されないコードは予備のため使用不可。

動作

(13)

LTC2704

13

2704fc C2 C1 C0 A3 A2 A1 A0 D15 MSB D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 LSB C3 LTC2704-16 (WRITE CODE) CONTROL WORD ADDRESS WORD 16-BIT CODE C2 C1 C0 A3 A2 A1 A0 D13 MSB D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 0 0 LSB C3 LTC2704-14 (WRITE CODE) CONTROL WORD SDI ADDRESS WORD 14-BIT CODE 2 ZEROS C2 C1 C0 A3 A2 A1 A0 D11 MSB D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 LSB C3 LTC2704-12 (WRITE CODE) CONTROL WORD ADDRESS WORD 12-BIT CODE 4 ZEROS C2 C1 C0 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 S3 S2 S1 S0 C3 LTC2704-12 LTC2704-14 LTC2704-16 (WRITE SP AN) CONTROL WORD ADDRESS WORD 12 ZEROS SP AN 2704 F01 図 1. 入力ワード

動作

(14)

LTC2704

14

2704fc 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 C2 C1 C0 A3 A2 A1 A0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 C3 0 0 0 0 0 0 0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 0 CS /LD _SCK SDI _SRO Hi-Z Hi-Z CONTROL WORD READBACK CODE 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 SLP S3 S2 S1 S0 0 SRO READBACK SP AN ADDRESS WORD

DAC CODE OR DAC SP

AN 24-BIT DA TA STREAM 2704 F02a SLEEP STATUS SP AN 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 C2 C1 C0 A3 A2 A1 A0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 C3 0 0 0 0 0 0 0 0 CS /LD SCK SDI CONTROL WORD ADDRESS WORD

DAC CODE OR DAC SP

AN 32-BIT DA TA STREAM 0 0 0 0 0 0 0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 SRO t2 t3 t4 t1 t9 D15 17 SCK SDI _SRO D14 D15 18 D14 8 ZEROS

Hi-Z _{READBACK CODE} Hi-Z

2704 F02b 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 SLP S3 S2 S1 S0 0 0 0 0 0 0 0 0 0 SRO READBACK SPAN SLEEP STATUS SPAN 図 2a . 2 4 ビット・ロード・シーケンス図 2b . 3 2 ビット・ロード・シーケンス

動作

(15)

LTC2704

15

2704fc 例 1. 24ビットのロード・シーケンスを使用して、DAC Aに0V∼ 10Vのユニポーラ範囲とゼロ・ボルトの出力をロードし、その他すべてのDACに 10Vのバイポーラ範囲とゼロ・ボルトの出力をロードします。すべてのDAC出力は同時に変化する必要があります。 a）CS/LD↓ b）クロックSDI = 0010 1111 0000 0000 0000 0011 c）CS/LD↑ すべてのDACのB1レンジをバイポーラの 10Vに設定。 d）CS/LD↓ クロックSDI = 0010 0000 0000 0000 0000 0001 e）CS/LD↑ DAC AのB1レンジをユニポーラの0V∼10Vに設定。 f）CS/LD↓ クロックSDI = 0011 1111 1000 0000 0000 0000 g）CS/LD↑ すべてのDACのB1コードをミッドスケールに設定。 h）CS/LD↓ クロックSDI = 0011 0000 0000 0000 0000 0000 i）CS/LD↑ DAC AのB1コードをゼロ・コードに設定。 j）CS/LD↓ クロックSDI = 0100 1111 XXXX XXXX XXXX XXXX k）CS/LD↑ すべてのDACのコードと範囲をB1からB2に更新。 l）LDACのでステップjとステップkの入れ替えも可能。 2. 32ビットのロード・シーケンスを使用して、DAC Cにバイポーラの 2.5Vとゼロ・ボルトの出力をロードします。リードバックを使用して、DAC出力を更新する前に（つまり、B1の内容をB2にコピーする前に）B1の内容をチェックします。 a）CS/LD↓（パワーオン後のB1のコードがゼロであることに注意） b）クロックSDI = 0000 0000 0011 0100 1000 0000 0000 0000 c）CS/LD↑ DAC CのB1コードをミッドスケールに設定。 d）CS/LD↓ クロックSDI = 0000 0000 0010 0100 0000 0000 0000 0100 e）SROの読み出しデータ = 1000 0000 0000 0000 DAC CのB1コードがミッドスケールに設定されていることを確認。 f）CS/LD↑ DAC CのB1レンジをバイポーラの 2.5Vの範囲に設定。 g）CS/LD↓ クロックSDI = 0000 0000 1010 0100 xxxx xxxx xxxx xxxx SROのデータ出力 = 0000 0000 0000 0100 DAC CのB1レンジがバイポーラの 2.5Vの範囲に設定されていることを確認。 CS/LD↑ h）CS/LD↓ クロックSDI = 0000 0000 0100 0100 xxxx xxxx xxxx xxxx i）CS/LD↑ DAC Cのコードと範囲をB1からB2に更新。 j）LDACのでステップhとステップiの入れ替えも可能。 システムのオフセット調整 多くのシステムではシステム全体のオフセットを補償する必要があり、その値はLTC2704の優れたオフセットよりも1桁以上大きくなることもあります。 LTC2704には、4つのDACそれぞれに個別のオフセット調整ピンがあります。VOSA、VOSB、VOSC、およびVOSDは、それぞれ対応する信号グランドAGNDA、AGNDB、AGNDC、および AGNDDを基準にしています。ノイズに対する耐性をもたせ、調整を容易にするために、制御電圧はDAC出力まで減衰されます。 VOS = −0.01 • V（VOSx）[0V～5V、±2.5Vスパン] VOS = −0.02 • V（VOSx）[0V～10V、±5V、−2.5V～7.5Vスパン] VOS = −0.04 • V（VOSx） [±10Vスパン] これらのピンの公称入力範囲は 5Vですが、その他のリファレンス電圧は必要に応じて 15Vまで使用することができます。

動作

(16)

LTC2704

16

2704fc VOSxピンの入力インピーダンスは1MΩです。LTC2704のセトリング性能を維持するため、これらのピンを10kΩ以下のテブナン等価インピーダンスでドライブする必要があります。これらのピンを使用しない場合は、それぞれの信号グランド AGNDxに短絡します。 パワーオン・リセットとクリア LTC2704に最初に電源が印加されると、すべてのDACは5V のユニポーラ・モード（S3 S2 S1 S0 = 0000）で起動します。すべての内部DACレジスタはゼロにリセットされ、DAC出力はゼロ・ボルトになります。 CLRピンを L にすると、システムがクリアされます。コマンド・シフトレジスタとアドレス・シフトレジスタ、およびコード・バッファと構成B2バッファはゼロにリセットされ、DAC出力はすべてゼロ・ボルトにリセットされます。B1バッファは未使用状態となり、それ以降の「Update B1→B2」コマンド（LDACの使用を含む）がアドレス指定されたDACをそれぞれの以前の状態に復元します。動作中にCLRをアサートする（CS/LDが L になる）と、その動作が中断されます。このような条件下では関連する入力（B1）バッファの完全性は保証されないので、その内容はリードバックを使用してチェックするか、置き換える必要があります。システムにデータの保全性を失ったことを通知するフラグとして、RFLAGピンが使用されます。起動時、システム・クリア時、またはロジック電源VDDが約2Vを下回るとき、RFLAG出力は L にアサートされ、いずれかの有効な更新コマンドが実行されるまでアサートされたままになります。 スリープ・モード スリープ・コマンド（C3 C2 C1 C0 = 1110）が発行されると、1 つ以上のアドレス指定されたDACがパワーダウン・モードになります。DAC AとDAC Bは、DAC CとDAC D同様に、リファレンス反転アンプを共有します。DAC AまたはDAC Bの片方（DAC CとDAC Dでも同様）がパワーダウンしても、共有されるリファレンス反転アンプはパワーオンしたままです。DAC A とDAC Bの両方がパワーダウンすると、共有されるリファレンス反転アンプもパワーダウンします（DAC CとDAC Dでも同様）。特定のDACのスリープ状態を確認するためには、DACのアドレスを指定してリードバック・ピンSROのDACの状態を読み出すことによって、ダイレクト・リード・スパン・コマンドを実行します。5番目のLSBがスリープ状態ビットです（図2aと図2bを参照）。表4にスリープ状態ビットの機能を示します。 表4. スリープ状態ビットのリードバック SLP 状態 0 DAC n Awake

1 DAC n in Sleep Mode

(17)

LTC2704

17

2704fc 概要 LTC2704は高度に集積化されたデバイスであり、複数の電流出力DACや個別のアンプを使用する設計に比べて設計やレイアウトが大幅に簡素化されます。4つの個別の電流出力 DACを使用して同様の設計を行うと、6つの高精度オペアンプ、補償コンデンサ、各アンプのバイパス・コンデンサ、数倍の PCB面積、より複雑なシリアル・インターフェイスが必要になります。さらに、全性能を発揮するためには一般的なミスを避けることが重要です。DC752AはLTC2704の評価ボードです。このボードはデータシートの全仕様を満たすように設計されているので、LTC2704を別のプロトタイプ回路に実装することができます。すべての強制/センス・ラインが使用できるので、電流ブースター段やその他の出力回路を追加することができます。 DC752Aは、LTC2704を適正に使用するためのチュートリアルとして設計されたものです。このボードによって、デジタル・グランドおよびアナログ・グランドの電流を適正に戻す方法や、2 つのDACの2つのバンク間の小さなグランド電位差を補償する方法が分かります。LTC2704のグランド処理には別の方法もありますが、唯一の要件はLTC2704のデジタル・グランドおよびアナログ・グランドが非常に低いインピーダンスの経路で接続されていることです。グランド・プレーンを分離することや、それらをジャンパー線やインダクタで接続することは推奨できません。判断に迷う場合には、分離したプレーンではなく単一のしっかりとしたグランド・プレーンを使用してください。 LTC2704はアナログ・グランドを基準としたDACのグランド電位の変化を 300mV許容するので、グランド・リターン抵抗を補償することができます。 電源グランドとノイズ LTC2704のV＋ピンとVピンは、すべての出力アンプ、グランドセンス・アンプ、およびリファレンス反転アンプの電源です。これらのアンプは電源除去特性が良好ですが、V＋電源と V電源に広帯域ノイズがあってはなりません。最善の方法は、LT®_{1761（正側）やLT1964（負側）などの低ノイズ・レギュ} レータをプレフィルタすることです。リニアテクノロジー社の「アプリケーション・ノート101」の「Minimizing Switching

Regulator Residue in Linear Regulator Outputs」を参照してください。 LTC2704のVDDピンは、デジタル・ロジック・スイッチおよびアナログDACスイッチの電源なので、ノイズに対して非常に敏感です。このピンはアナログ電源として扱う必要があります。評価ボードではノイズを最小限に抑えるため、VDD電源に高精度リファレンスのLT1790を使用しています。 GNDピンはデジタル電流のリターン、そしてAGNDピンは内部アナログ回路のバイアス・ポイントです。これらのピンはいずれも、安定したグランド・プレーンの同じポイントに接続する必要があります。各DACには個別のグランド・センス・ピンがあり、このピンを使用してシステム内での小さなグランド電位差を補償することができます。DAC AとDAC BはREF1に対応し、DAC CとDAC D はREF2に対応するので、グランドを以下のようにグループ化する必要があります。 AGNDA、AGNDB、およびREFG1を一緒に接続（DC752Aの「GND1」） AGNDC、AGNDD、およびREFG2を一緒に接続（DC752Aの「GND2」）グループ内の両方のDACで抵抗を共有する限り、この方法によってグランド・リターンのIR降下を補償することができます。これは、DAC AとDAC Bのグランド・リターンをできるだけ近づけ、GND1を低電流、低抵抗のトレースでこのポイントに接続する必要があるということです。（DAC CとDAC Dでも同様。）図3に評価ボードの最上層を示します。GND1のトレースは、 REFG1、AGNDA、AGNDB、および高精度リファレンスLT1236 （U4）のグランド・ピンを接続します。このポイントはDAC A とDAC Bのグランド・リファレンスです。GND2のトレースは、 REFG2、AGNDC、AGNDD、および他方の高精度リファレンスLT1236（U5）のグランド・ピンを接続します。このポイントは DAC CとDAC Dのグランド・リファレンスです。 電圧リファレンス 完全な性能を発揮するためには、LT1236やLT1027などの高品質、低ノイズのリファレンスを使用する必要があります。このリファレンスのグランド端子は、共通のグランド・ポイントに直接接続する必要があります。GND1とGND2を分離する場合、2 つのリファレンスを使用する必要があります。

アプリケーション情報

(18)

LTC2704

18

2704fc 電圧出力/帰還と補償 LTC2704には、各DAC用に個別の電圧出力ピンと帰還ピンがあります。これによって、出力と負荷の間の抵抗を補償することや、精度に影響を与えることなくLT1970などの電流ブースト段を追加することができます。OUTxがRFBxに直接接続され、コンデンサが追加されていない場合、内部の周波数補償で十 2704 F03 GND1のトレース、 LTC2704の下では AGNDから分離周囲の露出グランド・プレーンにより、プロトタイプ回路へのグランド接続が可能 GND2のトレース、 LTC2704の下では AGNDから分離 2704 F04 切り欠き部はデジタル・リターン電流がアナログ・グランド・プレーンに結合するのを防止する。第3層のこの領域にプレーンがあることに注意分安定化され、セトリング時間が短くなります。狭帯域のブースター段を使用する場合には、OUTxからC1xまでの間に補償コンデンサが必要になることがあります。同様に、重い容量性負荷をドライブするために、追加の補償が必要になることもあります。

アプリケーション情報

図3. DC752の最上層 図4. DC752のアナログ・グランド層。このプレーンへ戻される電流 はないので、高精度電圧測定のリファレンス・ポイントとして使用 可能

(19)

LTC2704

19

2704fc 2704 F05 この領域にはデジタル・リターン電流が流れる JP8が「接続」に設定されていると、この領域には VOUTAとVOUTBの負荷のリターン電流が流れる JP9が「接続」に設定されていると、この領域にはVOUTCと VOUTDの負荷のリターン電流が流れるこの領域には電源と負荷のリターン電流が流れる 2704 F06 小さなグランド・プア（流路）によってV＋_とV−_の低インピーダンス･バイパスが可能

アプリケーション情報

図5. DC752Aの負荷のリターン、電源のリターン、 およびデジタル・リターン 図6. DC752Aの配線、バイパス

(20)

LTC2704

20

2704fc

パッケージ

GW_{パッケージ} 44ピン・プラスチックSSOP（幅0.300インチ） （Reference LTC DWG # 05-08-1642） G44 SSOP 0204 0 – 8 TYP 0.355 REF 0.231 – 0.3175 (.0091 – .0125) (.015 – .050)0.40 – 1.27 7.417 – 7.595** (.292 – .299) × 45° 0.254 – 0.406 (.010 – .016) 2.286 – 2.388 (.090 – .094) 0.1 – 0.3 (.004 – .0118) 2.44 – 2.64 (.096 – .104) 0.800 (.0315) BSC 0.28 – 0.51 (.011 – .02) TYP 17.73 – 17.93* (.698 – .706) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 10.11 – 10.55 (.398 – .415) 22 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 10.804 MIN 7.75 – 8.258 23 44 22 1 0.800 BSC 0.520 ±0.0635 1.40 ±0.127 寸法にはモールドのバリを含まない。モールドのバリは各サイドで0.152mm（0.006"）を超えないこと * 寸法にはリード間のバリを含まない。リード間のバリは各サイドで0.254mm（0.010"）を超えないこと ** ミリメートル（インチ） NOTE： 1. 標準寸法：ミリメートル 2. 寸法は推奨する半田パッド・レイアウト

(21)

LTC2704

21

2704fc リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。

改訂履歴　

（Rev B_{よりスタート）} Rev 日付 修正内容 頁番号 B 10/09 ブロック図のタイトルを変更「電気的特性」の記述を「Analog Outputs」セクションに変更「動作」セクションの文章と図を削除 1 3 16 C 08/10 Note 1を改訂して、「電源シークエンス参照」を削除表1の”DAC A”を”DAC n”に変更 5 12

(22)

LTC2704

22

2704fc

 LINEAR TECHNOLOGY CORPORATION 2006 LT 0810 REV C • PRINTED IN JAPAN

リニアテクノロジー株式会社

〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F TEL 03-5226-7291l FAX 03-5226-0268 l www.linear-tech.co.jp

LDAC CS/LD SDI SRO SCK CLR RFLAG REFG1 REF1 REFM1 REFG2 REF2 REFM2 VDD GND AGND CS/LD SDI SRO SCK VOSA C1A RFBA OUTA AGNDA VOSB C1B RFBB OUTB AGNDB VOSC C1C RFBC OUTC AGNDC VOSD C1D RFBD OUTD AGNDD 9 10 11 12 13 14 35 4 5 7 6 3 40 39 37 38 41 27 28 30 29 26 19 18 16 17 20 2 43 44 21 24 23 14 33 32 V+₁ 25 42 1,8,15,22,31,36 V+₂ _V– LTC2704 LDAC VOSA VOSB GND1 GND1 GND2 OUTA 1 2 3 BAV99LT1 BAV99LT1 BAV99LT1 TIE REMOTE OUTSA OUTA OUTSB OUTB OUTSC OUTC 10k VDD 10k VDD VDD VDD BAT54S 0.1µF 1µF 1µF 15V –15V 1µF 1µF CLR REFM1 GND1 GND2 REFM2 SPI INTERFACE RFLAG 1k VDD 1 2 3 1 2 3 1 2 3 VDD 5V REGULATOR REF REF2 REF1 REMOTE VOSx 5V REMOTE 5V 5VREF2 5VREF1 1 1 2 1 2 VS 2 4.7µF 0.1µF 7V 15V 1 2 3 VIN 6 4 VOUT LT1790ACS6-5 GND GND VOSC OUTB TIE REMOTE OUTC TIE REMOTE 1 2 3 1 2 3 GND2 BAV99LT1 OUTSD OUTD VOSD OUTD TIE REMOTE 1 2 3 GND2 TIE REMOTE BAT54S GND2 1 2 3 3 2 1 GND1 TIE REMOTE BAT54S GND1 1 2 3 3 2 1 VIN 6 5 4 2 VOUT TRIM LT1236ACS8-5 GND 0.1µF 4.7µF GND1 VS 5VREF1 15V 15V –15V –15V 4.7µF 25V 4.7µF 25V VIN 6 5 4 2 VOUT TRIM LT1236ACS8-5 GND 0.1µF 4.7µF GND2 VS 5VREF2 REFx OFFSET ADJUSTMENT FOR VOSA, VOSB,

VOSC, VOSC 20k REFMx 2704 TA01a

標準的応用例

評価ボードの回路図。強制/_{センス・ラインによってリモート・センスと最適なグランド接続が可能}

LTC リードバック付きクワッド12/14/16ビット電圧出力SoftSpan DAC

LTC2704

1

簡略ブロック図

リードバック付き

クワッド12/14/16ビット

電圧出力SoftSpan DAC

特長

アプリケーション

概要

LTC2704

2

ピン配置

発注情報

絶対最大定格

LTC2704

3

電気的特性

LTC2704

4

電気的特性

LTC2704

5

電気的特性

タイミング特性

LTC2704

6

標準的性能特性

LTC2704

7

標準的性能特性

LTC2704

8

ピン機能

標準的性能特性

LTC2704

9

LTC2704

10

ブロック図

タイミング図

LTC2704

11

動作

LTC2704

12

動作

LTC2704

13

動作

LTC2704

14

動作

LTC2704

15

動作

LTC2704

16

LTC2704

17

アプリケーション情報

LTC2704

18

アプリケーション情報

LTC2704

19

アプリケーション情報

LTC2704

20

パッケージ

LTC2704

21

改訂履歴

LTC2704

22

リニアテクノロジー株式会社

標準的応用例

関連製品

改訂履歴　