添付公開書類 国際調査報告条約第 2 1 条 (3)) 加算器 は N 型 r O S トジスタ ~2 0 4 び P 型 M O S トランジスタ 2 0 5,2 0 を備えてる トランジスタ のドレイントランジスタ のインに接続さ れて

(12) 特許協力条約に基

づ

て公開さ

_れ

た国際出

願 (19)世界 知的所有 権機関

国際

事務局 (10)国際公開番号 (43)国際公開日 2010 年11 月 11 日(11.11.2010)

WO 2010/128637 Al

(51) 国際特 許 分類 (74) 理人: 山木 尚，外(YAMAMOTO, Hisashi 助 H03M 1/08(2006.01) H03M 3/02(2006.01) al_・) ; 〒4600011 愛 知県名古屋市 中 区 大 須4 T 目 H03K 5/08(2006.01) 1 0番 3 2 号 上前津K D ビル6 階 Aic㎞(JP). (21) 国際 出願 番 号 PCT/JP20 10/057538 (81) 指定国(表示のなΛ限り_{、全ての種類の国 内保} 護 可 ) :AE, AG, AL, AM, A , AT, AU, AZ, BA, (22) 国際 出願日 2010年4月28日(28.04.2010) の

BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, Cの, (25) 国際 出願の言語 日木語 CR, CU, CZ, DE, DK, DM, Dの, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, (26) 国際公開の言語 日木語 _{JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR,}

(30) 優先権データ LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, 特願2009-1 12382 2009 年5月3日(03.05.2009) JP MX, MY, MZ, NA, NG, NI, NO, NZ, のM, PE, PG, PH, PL, PT, Rの, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, (71) 出願人 (米国を除< 全ての指定国につΛて) :国 SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ,

立大学法人豊橋 技 術 科学大学(National University VC, VN, ZA, ZM, ZW.

Corporation TOYOHASHI UNIVERSITY OF TECH¬

NOLOGY) [JP/JP]; 〒4418580 愛 知県豊橋市 天 伯 (84) 指定国(表示のなΛ限り、全ての種類の広域保

町雲雀ケ丘1 — 1 Aic㎞(JP). 護 可 ) :ARIPO (BW, GH, GM, KE, L・R, LS, MW,

MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), --Lーラシア

(72) 発明者;および (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロ ツ/

(75) 発明者/出願人 (米国につΛてのみ) :西田 芳雄 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB,

(NISHIDA, Yoshio) [JP/JP]; 〒4418580 愛 知県豊橋 GR, HR, HU, IE, IS, IT, L・T, LU, LV, MC, MK, MT, NL, 市 天 伯 町 雲雀ケ丘 1 一 1 国立大学法人豊橋 NO, PL, PT, RO, SE, SI, SK, SM, TR), OAPI (BF, BJ,

技術科学大学 内 Aichi (JP). CF, CG, CI, CM, GA, GN, Gの, GW, ML, MR, NE, SN, TD, TG).

続 葉 有

(54) Title:ADDER, COMPARATOR, AND∆Σ-TYPE ANALOG DIGITAL CONVERTER

(54) 発明の名 称 加算 器、 較 器、及び、∆Σ型アナログ デ ジタ_ル変換器

[

図1]

Som ( V_{0 M})

㍊

(57) Abstract:An adder (107) is provided with N-type MOS transistors (201 to 204) and P-type MOS transistors (205, 206). The drains of the transistors (201, 203) are connected to the drain of the transistor (205). The drains of the transistors (202, 204) are connected to the drain of the transistor (206). First differential signals (SpI, SmI) are inputted to the gates of the transistors (201, 202). Second differential signals (Sp2, Sm2) are inputted to the gates of the transistors (203, 204). A difference voltage between (SpI) and (SmI) and a difference voltage between (Sp2) and (Sm2) are added and outputted from the drains of the transistors (205, 206).

(57) :

r :

添付公開書類 国際調 査 報告 条約第2 1条(3)) 加 算 器1 0 7は、N型r OS ト ジスタ_{2 0} 1

～

2 0 4 び、P型M O S トラン ジスタ_{2 0 5 , 2 0} を備 えて る 。 トラン ジスタ2 0 1、2 0 3の ドレイ ン トラン ジスタ2 0 5の イ ンに接 続さ れて る 。 ト_{う ン ジ}スタ_{2 0 2、2 0 4の ドレイ ン は} ト ジスタ_{2 0} 、 ドレ 6の ドレイ に接 続さ_れて る 。第一の差 動 信 号( S P 1、S m 1)i 、トラン ジス 2 0 1ヱ 0 2 のゲ一 ト_{に人 カ}さ_れる 。第二の差 動信 号( S 2、S m 2 トラ ジスタ_{2 0} 3, 2 0 4の

—

ト_に人力 される 。S _{P 1}とS m 1の差 電 圧、及びS P 2 とS m 2の差 電J±l 算さ ト ジスタ 2 0 5 、2 0 6 の ドレイ ンから出力 され る。

明

細

書

発

明

の名称

加

算

器

、

とヒ

_較

_器

_、

_及

_び

_、

_A

三

_{型 ア}

ナ

ロ

グデ

ジ

タ

_ル

_変

_換

_器

技

術

分野

０００ 本発

明

は

、

加算器

、

比較器

、

及び

、 A

型

ァ

ナログデジタ_{ル変換器に}

_関

_す

る。よ り詳細には

、

フ

_ィー

ドフオ ワ

ー

ド型

の A

型

_ァ

ナログデジタル変換器 に使用可能な加算器

、

該加算器を備 え

た

比較器

、

及び

、

該加算器又 は該比較 器 が使用さ

れ

た A

型

ァ

ナログデジタ_{ル変換器に}

_関

_す

_る。

背

景技

術

０００ フ

_ィー

ドフオワ

ー

ド型

の

デルタシグマ

_ァ

ナログデジタル変換器 (以下

、

デ ルタシグマ

_ァ

ナログデジタ_ル変換器を 「

_A

型

A D

変換器」 とも

_い

う_{。) は}

、

非特許 文献 「により_はじ

め

て提 案さ

れ

た回

路である。

図

9

に示さ

れ

る よう に

、

フ

_ィー

ドフオワ

ー

ド型

の A

型

A D

変換器 「は

、

減 算 器 「

_０

「

、

ル

ー

プ フ

_ィ

ルタ 「

_０

、

加算器 「

０

3

、

量

子

化器 「

０

、

及びデジタ_ル

ァ

_ナログ変 換器 (以下 「

D

A

C

」 _と

_い

う_。) 「

０

を備 えて

い

る。

A

型

A D

変換器 「 は

、高

周 波信号処理に最適な

ァ

ナログデジタ_ル変換器として

、

現在広 く_使

_わ

れ

て

い

る。 ０００3 外部

か

ら供給さ

れ

る

ァ

ナログ信号 ( 電圧 :

V

) は

、

減 算 器 「

０「

を介 し てル

ー

プフ

_ィ

ルタ 「

_０

2

に人力さ

れ

る。加算器 「

０

3

は

、

外部

か

ら供給さ

れ

る

_ァ

ナログ信号

の

電圧と

、

ル

ー

プフ

_ィ

ルタ 「

０

か

ら

出

力さ

れ

た

信号

の

電圧 とを加算

す

る。加算器 「

０

3

は

、

加算さ

れ

た

信号 を量

子

化器 「

０

に

出

力

す

る。量

子

化器 「

０

は

、

人力さ

れ

た

信号 を

、

内部

の

比較器によ

っ

て量

子

化 し

出

力

す

る。

D

A

C

「

_０

5

は

、

量

子

化さ

れ

た

信号 を

ァ

ナログ信号に変換 し

、

減 算器 「

_０

「に フ

_ィー

ドバ

_ッ

ク

す

る。 ０００ 非フ

_ィー

ドフオワ

ー

ド型

の A

型

A D

変換器 が 知ら

れ

て

い

る。非フ

_ィー

ド フオワ

ー

ド型

の

八 三_型

_{A D}

_変換器と

_は

_、

_外部

_か

_ら供給さ

_れ

_る

ァ

_{ナログ信号が} 直接加算器 「

_０

3

に人力さ

れ

な

い

(信号線 「

０

6

及び加算器 「

０

3

が無

い

)

A

型

A D

変換器 である。非フ

_ィー

ドフ

_ォ

ワ

ー

ド型

の

A

型

A D

変換器 では

、

ル

ー

プフ

_ィ

ルタ 「

０

2

の

周 波 数特性によ

_っ

て信号 が 歪

む

。 し

か

しながら上 述 し

た

フ

_ィー

ドフ

ォ

ワ

ー

ド型

の

A

型

A D

変換器 「では

、

ル

ー

プフ

_ィ

ルタ 「

０

は

、

外部

か

ら_供給さ

_れ

るアナログ信号 を直接処理 しな

い

。

A

型

A D

変 換器 「

の

信号伝達

関

数は

、

理 想

的

には周 波 数に

かかわ

ら

ず一

定とな る。従

_っ

て

A

型

A D

変換器 「では

、

信号

の

歪 が生じな

い

。さ らに

A

型

A D

変換器 は

、

ル

ー

プフ

_ィ

ルタ

1

_０

を構成

す

るア ン プ

回

路に対 して要 求さ

れ

る性能 を大幅 に緩和 で きる。 ０００ _加算器 「

０

3

の回

路に

つ

い

て議論が重

ね

ら

れ

て

お

り

_、

_幾

_つかの回

_{路が提 案} さ

れ

て

い

る。例えば

、

非特許 文献 「では

、

容量カ

_ッ

プリング方式

の回

路が提 案さ

れ

て

い

る。容量カ

_ッ

_プリング方式

の回

路では

、

信号加算用

の

オペ ア ン プ が不 要である。ま

た、

非特許 文献

2

では

、

オペ ア ン プを用

い

るアクテ

_ィ

ブ和 算 方式

の回

路が提 案さ

れ

て

い

る。ま

た、

非特許 文献

3

と では

、高

速な ア ン プ

や高

利得な ア ン プを用

い

る

回

路が提 案さ

れ

て

い

る。こ

の回

路では

、

アナロ グ信号 を加算

す

る場 合

の

性能を改善 で きる。 ０００ 従 来

の

フ

_ィー

ドフ

ォ

ワ

ー

ドル

の

A

型

A D

変換器 では

、

ル

ー

プフ

_ィ

ルタ 「

０

の

最終段に設けら

れ

た

積分器 を構成

す

るオペ ア ン プ

の出

力側に加算器 が 設けら

れ

て

いた

。近年

、

こ

の

オペ ア ン プ

の

人力側に加算器を設け

た回

路が提 案さ

れ

て

い

る

(

例えば

、

非特許 文献

か

ら

7

を参照

)

。こ

の回

路では

、

加算 に必要とな る追 加

の

オペ ア ン プが不 要とな る。ま

た

非特許 文献

8

では

、

アナ ログ加算

の一

部をデジタ_ル加算に

_置

_{き換 え}

_た回

_{路が提 案さ}

_れ

_て

_い

_る。こ

_の回

路では

、

信号

の

減衰を小さく_できる。

先行

技

術 文

献

非

特

許

文

献

０００ 非特許 文献 : va J oon

nsgaard

J and

s

・ ・

d band

l

or

n

d a

s

g a

opo ogy

l 日

c

ron

L

o

3 o 2_００

_p

_p 3

3

s p l i 2 0 i h dua l d ig i a l error c orrection y p L I ir c ig ec h ap e r s 2 0 0 _{p p} 242 2 4 3

g X Z

: a

l

e

l I i

and uang 25 s 4

_b

200 A odu la o r in 0 8 I J o lid a e irc u i s o l 3 o 2 2 0 0 4 p p 2 2

m S

_㍼

: a L e e a v _id and o o ley lo v o l a g e

lo p o er s ig a d e l a odu la o r o r b_roadband ana log o d ig

i a l conve rsion I J o lid a e irc u i s o l 4 0 o 2 0 0 5 p

p 8 5 5 2005 X S h a_{rb iy a} and Joh n s n h e i p le e n a io n o in p u e e d o r a r d d e l a s ig a odu la o r s I ra n s ircuits y s I I o l 5 3 o 2 0 0 p p 453 4 5 S : a n onagaya, u o o a a obayash i

n d o osh id a and ura y a a econd order A o d

u la o r i h nove l e e d o r a r d a_{rc h i e c u r e} 5 0 h id e s y p ircu i s y s 2 0 0 p p 4 8 5 X b er s and e ig e l e l a s ig a e e d o r a r d o p o logy I le c ro n L e o l 4 4 o 8 2 0 0 8 p p 5 ₄ 5 ₅ M S 8 : a n g u p a a_{ra e s h} J and l ls o J

d ig i a ls u ing e e d o r a r d Z A odu la o r and i s ap p lication o

a cascade ro c o I In y p ircuits y s 2 0 0 p p 4 8 5 488 非特許 文献 「に記載

の

容量カ

_ッ

プリング方式では

、

原理上

、

更に量

子

化器

の

人力側

の

寄生容量も_原

_因

_で

_、

_{信号 が減}衰

す

る と

い

う_{問題 点がある。非特許} 文献

2

に記載

の

アクテ

_ィ

ブ加算 方式では

、

加算用

の

オペ ア ン プが必要とな る と

い

う_{問題がある。非特許 文献}

₃

_{及び に記載}

_の

_方式では

_、高

_{価な ア ン プ}

_回

路が必要となり

_、

_用途が

_限

_{定 さ}

_れ

_てしまう_と

_い

う_{問題 点がある。非特許 文献}

か

ら

7

に記載

の

方式では

、

最終段

の

オペ ア ン プは

、

振幅

の

大 きな

出

力信号 を処理できなけ

れ

ばならな

い

。最終段

の

オペ ア ン プが低電圧 で駆動

す

る場 合

、出

力信号

の

振幅 を大 きく_できな

_い

_と

_い

う_{問題 点がある。非特許 文献}

₈

_に記 載

の

方法では

、

余分な量

子

化器 が必要とな る。こ

のた

め

、

消 費電力が 増加

す

る と

い

う_{問題 点がある。ま}

_た、回

_路

_の

_{設 計が複雑にな る と}

_い

う_{問題がある。} ０００ 本発

明の 目的

は

、回

路構成 が簡単で

、

且

つ

人

出

力特性

の

良 好な加算器

、

該 加算器を備え

た

比較器

、

及び

A

型アナロ

ヴ

デ ジタ_{ル変換器を提 供}

_す

ること にある。 ００ ０ 本発

明の

第

一

態 様に係 る加算器は

、

複数

の

差動信号

の

電圧を加算 して

出

力

す

る加算器 であ

っ

て

、

複数

の前

記差動信号 を構成

す

る其

々

の

信号に対応付け て設けら

れ

る複数

の

第

一

ト_{ランジス タであ}

_っ

_て

_、前

_{記信号 がゲ}

_ー

ト_に人力さ

れ

る複数

の

第

一

トランジス タと

、

複数

の前

記第

一

ト_{ランジス タに対 して共 通} に接続さ

れ

る 負荷抵 抗部であ

っ

て

、前

記差動信号

の

う

_ち一

_方

_の前

_{記信号 が 人} 力さ

れ

る複数

の前

記第

一

ト_{ランジス タ}

_の

_其

_々

_{に対 して共 通に接続さ}

_れ

_る第

_一

負荷抵 抗部

、

及び

、

他 方

の前

記信号 が 人力さ

れ

る複数

の前

記第

一

ト_ランジス タ

_の

_其

_々

_に対 して共 通に接続さ

れ

る第二負荷抵 抗部を備 え

た

負荷抵 抗部とを 備 え

、前

記第

一

トランジス タ

の

ソ

ー

スはグラン ドに接続さ

れ

、前

記第

一

ト_ラ ンジス タ

の

ドレイ ンは

、前

記 負 荷抵 抗部に接続さ

れ

、前

記 負 荷抵 抗部は

、

電 源に接続さ

れ

ることを特 徴 と

す

る。 ００ 第

一

態 様によ

れ

ば

、

加算器は

、

最小

限の

ト_{ランジス タで加算 機能を実現 で} きる

の

で

、回

路構成を簡単にで きる。従

っ

て

、

加算器を小型化できる。ま

た

加算器は

、

容量ではなく ト_{ランジス タによ}

_っ

_{て信号 が加算}さ

_れ

る

の

で

、

人力 さ

れ

る差動信号 が 寄生容量

の

影響によ

っ

て減衰 してしまう_{ことを防止 で きる} 。従

_っ

て加算器は

、

人

出

力特性 が良 好 とな る。 ００ ま

た、

第

一

態 様に

お

い

て

、前

記第

一

負荷抵 抗部及び

前

記第二負荷抵 抗部は

、

其

_々

、

ダイオ

ー

ド接続 し

た

第二 ト_{ランジス タを備 えて}

_い

_てもよ

い

。加算器

は、

トランジスタ

_のサ

イズを調 整

す

るこ とで

、

加算さ

れ

る信号

の

乗 数を調節 できる。ま

た、

ト_{ランジス タによ}

_っ

_{て負荷抵 抗部を構成できる}

_の

_で

_、

の

製造時に

お

ける製造 プロセス

の

複雑 化を防止 で きる。 ００3 _本発

_明の

_{第二態 様に係 る比較}器は

、前

記 加算器と

、一

対

の

第三 ト_ランジス タとを備 え

、一

方

の前

記第三 ト_{ランジス タ}

_の

_ゲ

_ー

ト_は

_、前

_記第

_一

_{負荷抵 抗部} が備 え る

前

記第二 トランジス タ

の

ゲ

ー

ト_に接続さ

_れ

_、一

_方

_の前

_記第三 ト_ラン ジス タ

の

ドレイ ンは

、前

記第二負荷抵 抗部 が備 え る

前

記第二 ト_{ランジス タ}

_の

ドレイ ンに接続さ

れ

、

他 方

の前

記第三 ト_{ランジス タ}

_の

_ゲ

_ー

ト_は

_、前

_記第二負 荷抵抗 部が 備 え る

前

記第二 トランジスタ

_の

ゲ

ー

ト

に

接続さ

れ

、

他 方

の前

記第 三 トランジス タ

の

ドレイ ンは

、前

記第

一

負荷抵 抗部 が備 え る

前

記第二 ト_ラン ジス タ

の

ドレイ ンに接続さ

れ

、一

対

の前

記第三 ト_{ランジス タ}

_の

_ソ

_ー

_スは

_、

_電 源に接続さ

れ

ることを特 徴 と

す

る。 ００ 第二態 様によ

れ

ば

、

比較器は

、

加算器を内部に組

み

込

む

ことができる。比 較器は

、

加算器によ

_っ

て加算さ

れ

た

差動信号 を所望

の

増幅度で増幅 で きる。 人力さ

れ

る差動信号 が非常に小さ

_い

場 合でも

_、

_プリ_{ア ン プ等を実 装}

_す

ること なく

_、

_{差動信号 を加算できる。増幅}

_回

_{路が不 要にな る}

_の

_で

_、回

_{路構成を簡単} にで きる。 ００ ま

た、

第二態 様に

お

い

て

、前

記信号 を伝送

す

る信号線に直列 に挿 入さ

れ

た

コンデン

サ

と

、前

記信号線

の

導通状 態を切 り_{替 え るスイ}

_ッ

_{チ とを含}

_む

_{オ フセ}

ッ

ト_{キヤンセル}

_回

_{路を備 え}て

い

てもよ

い

。比較器は

、

スイ

_ッ

チを

N

「

す

ることで

、

オ フセ

ッ

ト_{電圧に相当}

_す

_{る電荷をコンデン}

_サ

_に蓄積さ

_せ

_るこ とができる。こ

れ

によ

_っ

てオ フセ

_ッ

ト_{キヤンセル}

_回

_路は

_、

_信号

_の

_{オ フセ}

_ッ

ト 成分 を取 り_除く_{ことができる。比較器は}

_、

_人力さ

_れ

_{る差動信号 を正確に加算} できる。 ００ _ま

_た、

_{第二態 様に}

_お

_い

て

、前

記コンデン

サ

は

、前

記 加算器

の前

段側

X

は後 段側

の

う

_ち

_少なく_とも

_一

_{方に設けら}

_れ

_て

_い

_てもよ

_い

_。加算器

_の前

_{段側にコン} デン

サ

を設けることによ

っ

て

、

比較器に供給

す

る差動信号

の

ダイナミ

_ッ

_{ク レ} ンジを大 きく_{できる。ま}

_た、

_加算器

_の

_{後段側にコンデン}

_サ

_{を設けることによ}

っ

て

、

比較器

か

ら

出

力さ

れ

る差動信号 を

、

加算器

に

対 して供給 さ

れ

る差動信 号に

高

速に追従さ

せ

ることができる。

００ _本発

明の

第三態 様に係 る

A

型アナログデジタ_{ル変換器は}

_、前

_{記 加算器}

_、

ル

ー

プフ

_ィ

ルタ

、

及び量

子

化器を備 え

た A

型アナログ デジタ_{ル変換器で あ}

っ

て

、前

記 加算器は

、前

記ル

ー

プフ

_ィ

ルタ_を通過 し

た前

記差動信号

、

及び

、

外部

か

ら直接人力さ

_れ

る

前

記差動信号

の

電圧を加算 し

、前

記量

子

化器は

、前

記 加算器

か

ら

出

力さ

れ

る信号 を量

子

化

す

ることを特 徴 と

す

る。第三態 様によ

れ

ば

、

加算器

の回

路構成を簡単にで きる

の

で

、 A

型アナログデジタ_ル変換 器を小型化できる。ま

た、

ル

ー

プフ

_ィ

ルタを構成

す

るオペ ア ン プ と して

、出

カレンジ

の

小さ

い

オペ ア ン プを使用 で きる。 ００8 _本発

明の

第四態 様に係 る

A

型アナログデジタ_{ル変換器は}

_、前

_{記 比較器}

_、

及びル

ー

プフ

_ィ

ルタを備 え

た A

型アナログデジタ_{ル変換器 であ}

_っ

_て

_、前

_記 比較器は

、前

記 加算器

の

後段側に設けら

れ

た

ラ

_ッ

チ

回

路を備 え

、前

記ル

ー

プ フィルタ_を通過 し

た前

記差動信号

、

及び

、

外部

か

ら_{直接入力 さ}

_れ

る

_前

_記差動 信号

の

電圧を

、前

記 加算器によ

っ

て加算し

、前

記 加算器

か

ら

_出

_力さ

_れ

_る信号 を

前

記 ラ

_ッ

チ

回

路によ

_っ

て量

子

化

す

ることを特 徴 と

す

る。 ００ 第四態 様 よ

れ

ば

、

比較器は

、

人力さ

れ

る差動信号 を加算し

、

且

つ

ラ

_ッ

チ

回

路によ

_っ

て差動信号 を量

子

化できる。

A

型アナログデジタ_ル変換器

_の回

_路 構成を簡単にで きる

の

で

、 A

型アナログデジタ_{ル変換器を小型化できる。} ま

た、

ル

ー

プフ

_ィ

ルタを構成

す

るオペ ア ン プ と して

、出

カレンジ

の

小さ

い

オ ペ ア ン プを使用 で きる。 ００ ０

図

加算器 「

０

7

の回

路

図

である。

図

A

三_型

_{A D}

_変換器

₂

_を示

_す

_ブロ

ッ

ク

図

である。

図

3 比較器 1 1

7

の

回

路

図

である。

図

比較器 1 1

8

の

回

路

図

である。

図

A

E型

A D

変換器

3

を示

す

回

路

図

である。

図

比較器 1 1

7

が採用さ

れ

た A

型

A D

変換器

3

の

出

力信号スペク ト_ラム を示

す

グラフである。

図

比較器 1 1

8

が採用さ

れ

た A

型

A D

変換器

3

の

出

力信号スペク ト_ラム

を示

す

グラフである。

図

8

_{S N D R}

とオ フセ

_ッ

ト_電圧と

_の関

_係を示

_す

_{グラフである。}

図

A

Z 型

A

D

変換器 「を示

す

ブロ

_ッ

ク

図

である。

発

明 を

実

施

す

る

た

め

の形 態

００ _本発

明の一

実施形態に

お

ける加算器

、

比較器

、

及び フ

ィー

ドフ

ォ

ワ

ー

ド型

の A

型

A

D

変換器に

つい

て

、図

面を参照 して説

明

す

る。 ００

_図

「を参照 し

、

加算器 「

０

3

(

図

9

参照)

の一

例 である

、

加算器 「

０

7

の

回

路構成に

つい

て説

明

す

る。加算器 「

０

7

は

、 N

型

O

S

トランジス タ

2

_０

「

～

2

_０

、

及び

、

P

型

O

S

トランジス タ

2

_０

_０

6

を備 えて

い

る ( 以下

、 N

型

O

S

トランジス タ及び

P

型

O

S

トランジス タを

、

単に 「トラ ンジス タ 」 とも

_い

う_。) 。 トランジス タ

2

_０

「

、

2

_０

は対にな

_っ

て

い

る。 トランジス タ

2

_０

3

_０

は対にな

_っ

て

い

る。 トランジス タ

_{2 ０}

_０

6

は対にな

_っ

て

い

る。 ００ トランジス タ

2

_０

「

の

ソ

ー

ス

、

及び トランジス タ

2

_０

の

ソ

ー

スは接続さ

れ

、

且

つ

其

_々

の

ソ

ー

スはグラン ドに接続さ

れ

て

い

る。 ト_{ランジス タ}

₂

_０

3

_の

ソ

ー

ス

、

及び トランジス タ

2

_０

の

ソ

ー

スは接続さ

れ

、

且

つ

其

_々

の

ソ

ー

スは グラン ドに接続さ

れ

て

い

る。 ト_{ランジス タ}

₂

_０

「

の

ドレイ ン

、

及び ト_ランジ ス タ

2

_０

3

の

ドレイ ンは

、

其

_々

、

ト_{ランジス タ}

₂

_０

_の

_{ドレイ ンに接続さ}

_れ

て

い

る。 ト_{ランジス タ}

₂

_０

_の

_{ドレイ ン}

_、

_及び ト_{ランジス タ}

₂

_０

_の

_ドレイ ンは

、

其

_々

、

ト_{ランジス タ}

₂

_０

6

_の

_{ドレイ ンに接続さ}

_れ

_て

_い

_る。 ト_ランジス タ

2

_０

、

及び ト_{ランジス タ}

₂

_０

6

_は

_、

_其

_々

_、

_ゲ

_ー

ト_{と ドレイ ン とが接続さ}

れ

て

い

る。 ト_{ランジス タ}

₂

_０

_、

_及び ト_{ランジス タ}

₂

_０

6

_は

_、

_其

_々

_、

_ダイオ

ー

ド接続さ

れ

て

い

る。 ト_{ランジス タ}

₂

_０

_の

ソ

ー

ス

、

及び ト_{ランジス タ}

₂

_０

6

の

ソ

ー

スは

、

電源 ( 電圧 :

V

。。

) に接続さ

れ

て

い

る。 ００ 第

一の

差動信号 (

S

「

、

S

「)

、

及び

、

第二

の

差動信号 (

S

、

S

2

) は

、

加算器 「

０

7

に供給さ

れ

る。

S

「は

、

ト_{ランジス タ}

₂

_０

「

の

ゲ

ー

ト_に人力さ

_れ

る。

S

「は

、

ト_{ランジス タ}

₂

_０

_の

_ゲ

_ー

ト_に人力さ

_れ

る。

S

は

、

ト_{ランジス タ}

₂

_０

3

_の

_ゲ

_ー

ト_に人力さ

_れ

る。

S

2

は

、

ト_ランジ

ス タ

2

_０

の

ゲ

ー

ト_に人力さ

れ

る。

S

「と

S

「

の

差電圧 (

V

，

"

・

，

"

・

)

、

及び

S

と

S

2

の

差電圧 (

V

，

"

。

， ，

"

，

) は

、

そ

れ

ぞ

れ

係 数が乗 算さ

れ

て加算さ

れ

る。加算さ

れ

た

結 果

の

反 転 信号 は

、

ト_{ランジス タ}

₂

０

の

ドレイ ン

か

ら

出

力さ

れ

る。加算さ

れ

た

結 果

の

非反 転 信号

S

は

、

ト ランジス タ

2

_０

6

の

ドレイ ン

か

ら

出

力さ

れ

る。 ００ 対を構成

す

る

2

つの

トランジス タ (

2

_０

「及び

2 ０2

_０

3

及び

2

_０

及び

2

_０

6

は、

同

一の

チヤネル長 ( 及びチヤネル幅 (

W

を 備 えて

い

る。チヤネル長変調効果を無視

す

る と

、

加算器 「

０

7

か

ら

出

力さ

れ

る差動信号 (

S

S

)

_間の

_{電圧 (}以下

、

差動信号

間の

電圧を 「_差動 電圧」 とも

い

う_。) (

_V

_{o om}) は

、

以下

の

数 「にて示さ

れ

る。 数

K

卯

肘 二 一 一 Wォ₂ ００

_K

(二 ス タ

の

ト_ランスコ

"

U

"

C

。

，

(

W

。

」

"

) は

、 N

型

O

S

トランジ ン ダク タンスである。

K

。(二

U

。

C

。

，

(

_W

_。

」

_。) _は

_、

_P

型

O

S

ト_ラン ジス タ

の

ト_ランスコン ダク タンスである。

_U

は

、 N

型

O

S

ト_{ランジス タ}

_の

"

キヤリア移 動度である。

U

。は

、

P

型

O

S

ト_{ランジス タ}

_の

_キヤリ_{ア移 動度}で ある。

C

。

，

は

、

単位面積あ

た

り

_の

_ゲ

_ー

ト_{容量である。}

_V

"

，

及び

V

"

。

は

、

以下

の

数

2

、

及び数

3

にて示さ

_れ

る。 数

V

二

V

研

，

，

，

数 3

V

_A刀O 一

V

一

V

O 巳

じ

_柚 ００

_V

、_。は

_{、 N}

型

O

S

ト_{ランジス タ}

_の閾

_{値電圧 である。}

_V

、_。。は

_、

_P

_型

_O

S

ト_{ランジス タ}

_の閾

_{値電圧 であ}る。

V

，

一

。

は

、

人力さ

れ

る差動信号

の

同相モ

ー

ド電圧 である。

V

。

uT

。

は

、出

力さ

れ

る差動信号

の

同相モ

ー

ド電圧 である

００8 _数 「

か

ら

明

ら

か

な よう_に

_、

_{加算器 「}

_０

₇

_か

_ら

_出

_力さ

_れ

_{る差動信号}

_の

_{電圧 (}

V

。

P

V

O は

、

加算器 「

０

7

に人力さ

れ

る差動信号

の

電圧 「

V

，

_"

一

V

，

・

」及び 「

_V

，

"

。

， ，

"

，

」_に

_、

_其

_々

_{係 数 (}

_K

"

K

。) が乗算さ

れ

て加算 さ

れ

る。こ

の

係 数は

、

トランジス タ

の

チヤネル幅対チヤネル長比 (

W

」

) によ

_っ

て調整可能 で ある。こ

の

ように加算器 「

０

7

は

、

人力さ

れ

る複数

の

差 動電圧

に

定数を乗算 して加算 し

、出

力できる。 ００ 加算器 「

_０

7

は

、

オペ ア ン プを備 え る必要 がな

いの

で

、

構成を簡単にで き る。加算器 「

０

7

は

、

寄生容量

の

影響を排除で きる

の

で

、

寄生容量による信 号 電圧

の

減衰を防止 で きる。加算器 「

０

7

では

、

トランジス タ

2

_０

「

～

2

_０

の

ソ

ー

スは直接グラン ドに接続さ

れ

る。従

_っ

て

、

加算器 「

０

7

に供給さ

れ

る差動信号

の

電圧 が大 き

い

場 合であ

っ

ても

_、

_{線 形性を維持 し}

_つつ、

_差動信号

の

電圧を加算できる。 ００ ０ な

お

上述では

、

加算器 「

０

7

は

2

つの

トランジス タ

の

対を備 えて

いた

。加 算器 「

_０

7

には

、

2

つの

差動信号 が供給さ

れ

て

いた

。 し

か

しながら本発

明

は こ

れ

に

限

定 さ

れ

な

い

。加算器 「

０

7

は

、

トランジス タ

の

対を

3

つ

以上備 えて

い

てもよ

い

。こ

れ

によ

_っ

て加算器 「

０

7

は

、

3

つ

以上

の

差動信号

の

電圧を加 算できる。 ００3 _な

_お

_上述では

、

量

子

化器 「

０

(

図

9

参照)

の前

段に設けら

れ

る加算器 「

０

7

の

構成

の一

例に

つ

い

て説

明

し

た

。 し

か

しながら本発

明

はこ

れ

に

限

定 さ

れ

な

い

。加算器は

、

量

子

化器 「

０

が備 え る比較器

の

中に組

み

込ま

れ

て

い

ても よ

い

。以下

、図

を参照 して説

明

す

る_。 ００3

図

2

を参照 し

、 A

型

A D

変換器

2

の

概要に

つ

い

て説

明

す

る。

A

型

A D

変換器 「と同様

の

構成 部分に

つ

い

ては

、

同

一

符号 を付 し

、

説

明

を省略又 は簡 略して

_い

る。

A

型

A D

変換器

2

は

、

減 算 器 「

_０

「

、

ル

ー

プフ

_ィ

ルタ 「

_０

、

量

子

化器 「 「 「

、

及び

D

A

C

「

０

を備 えて

い

る。

A

型

A D

変換器

2

は

、

量

子

化器 「 「

内の

比較器

3

に

加算器 が組

み

込ま

れ

て

い

る 点

に

おい

て

、 A

型

A D

変換器 「と

異

な

_っ

て

い

る。加算器 「 「

2

を比較器 「 「

3

に組

_み

込

む

ことで

、 A

型

A D

変換器

2

の

構成を更に簡単にで き

、 A

型

A

D

変換器

2

を小型化できる。 ００33

_図

₃

_を参照 し

、

比較器 「 「

3

(

図

2

参照)

の一

例 である比較器 「 「

7

の

回

路構成に

つい

て説

明

す

る。比較器 「 「

7

は

、

加算器

2

「

、

利得ブ

ー

ス ト

_回

_路

2

、

オ フセ

_ッ

ト_{キヤンセル}

_回

_路

₂

3

_、

及びラ

_ッ

チ

回

路

2

を備 えて

い

る。加算器

2

「は

、

人力さ

れ

る複数

の

差動信号

の

電圧を加算

す

る。利得ブ

ー

ス ト

回

路

2

は、

加算さ

れ

た

信号 を増幅

す

る。オフセ

_ッ

トキヤンセル

回

路

2

3

は

、

加算器

2

「

か

ら

出

力さ

れ

る差動信号

の

オ フセ

_ッ

ト_{成分 を取} り 除く_。 ００3 加算器

2

「は

、 N

型

M

O

S

ト_{ランジス タ}

₃

_０

「

～

3

_０

6

、

及び

P

型

O

S

トランジス タ

3

_０

7

3

_０

8

を備 えて

い

る。 ト_{ランジス タ}

₃

_０

_「

_、

_及び ト_ラ ンジス タ

3

_０

は対にな

_っ

て

い

る。 ト_{ランジス タ}

₃

_０

3

_、

_及び ト_{ランジス タ}

3

_０

は対にな

_っ

て

い

る。 ト_{ランジス タ}

₃

_０

_、

_及び ト_{ランジス タ}

₃

_０

₆

_は 対にな

_っ

て

_い

る。利得ブ

ー

ス ト

_回

_路

₂

_は

_、

_P

_型

_O

_S

ト_{ランジス タ}

₃

_０9

、

3

「

０

を備 えて

い

る。 ００3 トランジス タ

3

_０

「

の

ソ

ー

ス

、

及び ト_{ランジス タ}

₃

_０

_の

_ソ

_ー

_{スは接続さ}

れ

、

且

つ

其

_々

の

ソ

ー

スはグラン ドに接続さ

れ

て

い

る。 ト_{ランジス タ}

₃

_０

3

_の

ソ

ー

ス

、

及び トランジス タ

3

_０

の

ソ

ー

スは接続さ

れ

、

且

つ

其

_々

の

ソ

ー

スは グラン ドに接続さ

れ

て

い

る。 ト_{ランジス タ}

₃

_０

_の

_ソ

_ー

_ス

_、

_及び ト_ランジス タ

3

_０

₆

の

ソ

ー

スは接続さ

れ

、

且

つ

其

_々

の

ソ

ー

スはグラン ドに接続さ

れ

て

い

る。 ト_{ランジス タ}

₃

_０

「

、

3

_０

3

、

及び

3

_０

の

其

_々

の

ドレイ ンは

、

ト_ラン ジス タ

3

_０

7

の

ドレイ ン

、

及び

3

「

０

の

ドレイ ンに接続さ

れ

て

い

る。 ト_ラン ジス タ

3 ０2

3

_０

、

及び

3

_０

6

の

其

_々

の

ドレイ ンは

、

ト_{ランジス タ}

₃

_０

8

の

ドレイ ン

、

及び

3

_０9

の

ドレイ ン と接続さ

れ

て

い

る。 ００3 トランジス タ

3

_０

7

の

ゲ

ー

ト

_、

及び ト_{ランジス タ}

₃

_０9

_の

_ゲ

_ー

ト_は接続さ

れ

、

且

つ、

其

_々

の

ゲ

ー

ト_は

_、

ト_{ランジス タ}

₃

_０

7

_の

_{ドレイ ン と接続さ}

_れ

_て

_い

る。 トランジスタ

3

_０

8

の

ゲ

ー

ト

、

及び トランジスタ

₃

_０

_の

_ゲ

_ー

ト

は

接続 さ

れ

、

且

つ、

其

_々

の

ゲ

ー

ト_は

_、

ト_{ランジス タ}

₃

_０

8

_の

_{ドレイ ン と接続さ}

_れ

_て

い

る。 ト_{ランジス タ}

₃

_０

7

～

₃

「

_０

の

其

_々

の

ソ

ー

スは

、

電源 (

V

) に接続 さ

れ

て

い

る。 ００3 第

一の

差動信号 (

S

「

、

S

「)

、

第二

の

差動信号 (

S

S

2

)

、

第三

の

差動信号 (

S

3

S

3

) は

、

ト_{ランジス タ}

₃

_０

「

～

3

_０

6

の

其

々

の

ゲ

ー

ト_に人力さ

_れ

_{る。基準電圧源 (}

_R

「

、

R

「

、

R

2

R

R

3

R

₃

) は

、

トランジス タ

3

_０

「

～

3

_０

6

の

其

_々

の

ゲ

ー

トに基準電 圧 (

V

V

V

V

V

V

を

印

加できる。基準電圧源 (

R

「

、

R

「) は

、

第

一の

差動信号 (

S

「

S

「) に対応

す

る。基準電圧源 (

R

R

2

) は

、

第二

の

差動信号 (

_S

_S

₂

) に対応

す

る。基準電圧源 (

R

3

R

3

) は

、

第三

の

差動信号 (

S

3

S

3

) に対応

す

る。

S

「と

S

「

、

S

と

S

2

、

及び

S

3

と

S

3

の

其

々

の

差動電圧 (

V

，

"

。

・

，

"

・

、

V

，

"

。

， ，

"

，

、

V

，

"

。

， ，

"

，

) は係 数 乗算さ

れ

、

加算

、

及び増幅さ

れ

る。加算

、

及び 増幅さ

れ

た

結 果

の

反 転 信号 は

、

ト_{ランジス タ}

₃

_０

₇

_の

_{ドレイ ン}

_か

_ら

_出

力さ

れ

る。加算

、

及び増幅さ

れ

た

結 果

の

非反 転 信号

S

は

、

ト_{ランジス タ}

3

_０

8

の

ドレイ ン

か

ら

出

力さ

れ

る。 ００3 _な

_お

_本実施

の

形態では

、

第

一の

差動信号

～

第三

の

差動信号

の

其

々

に対応

す

る基準電圧源を別

々

に設けて

い

る。 し

か

しながら本発

明

はこ

の

構成に

限

定 さ

れ

な

い

。第

一の

差動信号

～

第三

の

差動信号

の

其

々

に対応

す

る基準電圧は

、

共 通であ

っ

てもよ

い

。 ００3 _{オ フセ}

_ッ

ト_{キヤンセル}

_回

_路

₂

3

_は

_、

_加算器

₂

「

の前

段に設けら

れ

て

い

る。 オ フセ

_ッ

ト_{キヤンセル}

_回

_路

₂

3

_は

_、

_スイ

_ッ

_チ

₃

「 「

～

3

を備 えて

い

る。 スイ

_ッ

チ

3

「

2

、

3

「

3

は

、

ト_{ランジス タ}

₃

_０

「

、

3

_０

に対

す

る第

一の

差 動信号 (

S

「

、

S

「)

の

人力

の

有 無を切 り_{替 え ることができる。スイ}

_ッ

チ

3

「

6

、

3

「

7

は

、

ト_{ランジス タ}

₃

_０

3

3

_０

_に対

す

る第二

の

差動信号 (

S

S

2

)

の

人力

の

有 無を切 り_{替 え ることができる。スイ}

_ッ

_チ

₃

、

3

「は

、

ト_{ランジス タ}

₃

_０

3

_０

6

_に対

_す

_る第三

_の

_{差動信号 (}

_S

3

、

3

)

の

人力

の

有 無を切 り_{替 え ることができる。スイ}

_ッ

_チ

₃

「 「

、

3

「 は

、

トランジス タ

3

_０

「

、

3

_０

に対

す

る基準電圧源 (

R

「

、

R

「 )

か

ら

の

電圧

印

加

の

可否を切 り_{替 え ることができる。スイ}

_ッ

_チ

₃

_「

_、

₃

_「

8

は

、

トランジス タ

3

_０

3

3

_０

に対

す

る基準電圧源 (

R

R

2

)

か

ら

の

電圧

印

加

の

可否を切 り_{替 え ることができる。スイ}

_ッ

_チ

₃

_「

₉

_、

₃

は

、

トランジス タ

3

_０

5

3

_０

6

に対

す

る基準電圧源 (

R

3

R

3

)

_か

ら

の

電圧

印

加

の

可否を切 り_{替 え ることができる。} ００ ０ オフセ

_ッ

トキヤンセル

回

路

2

は、

加算器

2

の

後 段

に

設けら

れ

て

い

る。 オ フセ

_ッ

ト_{キヤンセル}

_回

_路

₂

_は

_、

コンデン

サ

3

3

6

、

及び

、

スイ

ッ

チ

3 2 3

₃

を備 えて

い

る。 ト_{ランジス タ}

₃

_０

7

_の

_{ドレイ ンに}コンデ ン

サ

3

が接続さ

れ

て

い

る。コンデン

サ

3

は

、

加算器

2

「

か

ら

の出

力 信号 が伝達

す

る信号線

3

7

に直列 に挿 入さ

れ

て

い

る。コンデン

サ

3

は

、

ラ

_ッ

チ

回

路

2

に接続さ

れ

て

い

る。コンデン

サ

3

と ラ

_ッ

チ

回

路

2

と

の

接続 部分に

、

スイ

_ッ

チ

3

3

が接続さ

れ

て

い

る。スイ

_ッ

チ

3

3

は

、

コモ ンモ

ー

ド電源 (

V

com) に接続さ

れ

て

い

る。スイ

ッ

チ

3

3

は

、

コンデン

サ

3

2

とコモンモ

ー

ド電源と

の

導通状 態を切 り_{替 え ることができる。} ００ トランジス タ

3

_０

8

の

ドレイ ンにコンデン

サ

3

6

が接続さ

れ

て

い

る。コ ンデン

サ

3

6

は

、

加算器

2

「

か

ら

の出

力信号 が伝達

す

る信号線

3

8

に直 列に挿 入さ

れ

て

い

る。コンデン

サ

3

6

は

、

ラ

_ッ

チ

回

路

2

に接続さ

れ

て

い

る。コンデン

サ

3

6

と ラ

_ッ

チ

回

路

2

と

の

接続 部分にスイ

_ッ

チ

3

が接 続さ

れ

て

_い

る。スイ

_ッ

チ

3

は

、

コモンモ

ー

ド電源に接続さ

れ

て

い

る。ス イ

_ッ

チ

3

は

、

コンデン

サ

3

6

とコモンモ

ー

ド電源と

の

導通状 態を切 り 替 え ることができる。 ００ スイ

_ッ

チ

3

「 「

～

3

2

は

、

クロ

_ッ

ク信号に同期 して

N

す

る。 クロ

_ッ

ク信号

の

パルス周期を 「の

_・

、

の 2

、

の

・

、

の2

、 ・・・

」

の

ように示し

た

場 合

、

スイ

_ッ

チ

3

「

2

、

3

「

3

、

3

「

6

、

3

「

7

、

3

_０

、

及び

3

「は

、

周期の

_・

_の

_タイミ _ングで

_{O N}

_し

_、

_周期の

，

_の

タ_イミ _ングで

「

す

る。スイ

ッ

チ

3

3

3

3

8

3

3

2 2

3

2

3

、

及び

3

は

、

周期の

，

_の

_タイミ _ングで

_{O N}

_し

_、

_周期の

_・

_の

タ_イミ _ングで

「

す

る。

こ

れ

によ

_っ

て

、

加算器

2

「

か

ら

出

力さ

れ

る差動信号

の

オ フセ

_ッ

ト_{成分 を取} り 除く _{ことができる。} ００3 _比較器 「 「

7

の

動作原理に

つい

て説

明

す

る。クロ

_ッ

ク信号

の

周期 が周期の

，

とな

_った

場 合

、

基準電圧及びオ フセ

_ッ

ト_{電圧 が加算}さ

れ

た

電圧 が

、

コンデン

サ

3

3

6

に

印

加さ

れ

る。こ

れ

によ

_っ

て

、

コンデン

サ

3

3

6

に電荷が蓄積さ

れ

る。クロ

_ッ

ク信号

の

周期 が周期の

_・

_とな

_った

_{場 合}

_、

_加算器

₂

「

に

対 して差動信号 (

S

S

S

2

S

2

S

3

S

3

が人力さ

れ

る。人力さ

れ

た

其

々

の

差動信号

の

電圧は

、

加算器

2

「によ

っ

て加 算さ

れ

、

同時に

、

利得ブ

ー

ス ト

_回

_路

₂

_によ

_っ

_て増幅さ

_れ

_{る。コンデン}

_サ

₃

2

3

6

は

、

加算器

2

「

か

ら

出

力さ

れ

た

信号

か

らオ フセ

_ッ

ト_電圧を取 り 除く_{。オ フセ}

ッ

ト_{電圧 が取} り_除

_か

_れ

_た

_信号は

_、

_ラ

_ッ

_チ

_回

_路

₂

_に人力さ

れ

る 。ラ

_ッ

チ

回

路

2

によ

っ

て

、

差動信号 がアナログ信号

か

らデジタ_ル信号に変 換さ

_れ

る。 ００ 比較器 「 「

7

では

、

加算器

2

「によ

_っ

て加算さ

れ

た

信号は

、

利得ブ

ー

ス ト

回

路

2

によ

_っ

て直接増幅さ

れ

る。従

っ

て

、

加算器

2

「に対 して供給さ

れ

る 信号 を増幅

す

る

た

め

の

プリア ン プが不 要とな る。こ

れ

によ

_っ

て

、

比較器 「 「

7

の

構成を簡単にで き

、

比較器 「 「

7

を小型化できる。ま

た

比較器 「 「

7

は

、

オ フセ

_ッ

ト_{キヤンセル}

_回

_路

₂

3

_{を備 え}て

い

る

の

で

、

加算器

2

「

か

ら

出

力さ

れ

る信号

の

オ フセ

_ッ

ト_{成分 を取} り_除く_{ことができる。こ}

_れ

_によ

_っ

_て比 較器 「 「

7

は

、

供給さ

れ

る差動信号

の

電圧を正確に加算 して量

子

化できる。 ま

た、

コンデン

サ

3 2

5

3

6

は

、

帰還が無 く

_、

_加算器

₂

_「

_の

_{後段に設け} ら

れ

て

い

る

の

で

、

加算器

2

「

か

ら

出

力さ

れ

る差動信号 を

、

加算器

2

「に対 し て供給さ

れ

る差動信号に

高

速に追従さ

_せ

ることができる。 ００ な

お

上述では

、

オ フセ

_ッ

ト_{キヤンセル}

_回

_路

₂

_{が備 え る}コンデン

サ

3

は

、

加算器

2

「

の

後段に設けら

れ

て

いた

。本発

明

はこ

れ

に

限

定 さ

れ

な

い

。コンデン

サ

は

、

加算器

の前

段に設けら

_れ

て

い

てもよ

い

。以下

、

本発

明

の

変形例

につ

い

て説

明

す

る。 ００

図

を参照 し

、

比較器 「 「

3

(

図

2

参照)

の

変形例 である比較器 「 「

8

に