or LDMOS）の異常特性とSOAの拡張

集積回路用高耐圧デバイス（ EDMOS or LDMOS ）の異常特性と SOA の拡張

群馬大学 松田順一

平成２６年度 集積回路設計技術・次世代集積回路工学特論資料

（公開講座： 2014 年 6 月 19 日）

改訂 2 ： 2017 年 11 月 26 日

概要

1. 集積用回路用高耐圧デバイス構造

 DMOS,EDMOS or LDMOS

2. pn 接合の耐圧と臨界電界 3. ドリフト層の特性抵抗と耐圧

 理想的（従来型）ドリフト層の特性抵抗と耐圧

 電荷結合型ドリフト層の特性抵抗と耐圧

 EDMOS ドリフト層の特性抵抗と耐圧

 ドリフト領域の RESURF

 特性抵抗と耐圧のトレードオフ

4. EDMOS の異常 Ids-Vds 特性

 Current Expansion (Kirk 効果 )

5. LDMOS の SOA 拡張事例

高耐圧デバイス構造 ^（ DMOS,EDMOS,LDMOS ）

Drain Source Gate Source

n

n

n

n

n

n

n

n

DMOS

Drain

sub - p n

drift - n p

p

p

p

Source Gate

Drain

Source Gate Source Gate Drain

up -

Pick Pick - up Pick - up

up -

Pick Pick - up

body - p

body - p

tub - n

well - n

drift - n

sub - p

drift - n

oxide Field

EDMOS

body - p p

body - p

oxide Field

oxide

Gate

空乏層内電子正孔対発生

電子： の距離走行中に 個の電子正孔対発生

p dx



n dx

 dx

 p

正孔： の距離走行中に 個の電子正孔対発生

 n

dx

 

 

電子のインパクト・イオン化係数 正孔のインパクト・イオン化係数

p 

n 

＋  _n dx ^{p } －

x x

0 W

空乏層

p dx



p- ドリフト領域

  N _A

電子正孔対の発生数

ｐｎ接合からの距離 で発生した単一の電子正孔対から生み出される空乏層内の 電子正孔対の全数 → ：増倍係数

x

) (x M



 ^



 ^W

x p

x

n M x dx M x dx

x

M ( ) 1 ( ) ( )

0  

  _ ^

  



 ^M ( ^x ) ^M ( 0 ) exp  0 ^x  ⁿ  ^{p dx}

空乏層端（ｐｎ接合）における電子正孔対の全数 :

) 0 ( M

  ¹

0 exp 0

1 )

0 (



 



 

  

  





 ^M  ^{W  p}  ^{x  n  p dx dx}

アバランシェ破壊条件

  ¹

0 exp 0   

  

 ^{W  p}  ^{x  n  p dx dx}



 ) ( x アバランシェ破壊条件： M







   

  0 ^{W dx 1 　　ここで n p}

 

 

 



 

  



 

  

 W x

p n

p

x

p n

dx dx dx x

M

0 0

0

exp 1

exp )

(   





増倍係数 M ( x )

階段接合ダイオード耐圧

（平行平板型 (n ⁺ -p ) 接合）

0 x

W

n  p

V a N

空乏層

ｘにおける電界

ｘにおける電圧

空乏層幅

W

V _a

臨界時の空乏層幅

W _C,L

Si

 ^{W x} 

x qN E

S

A 

  ) (

  ²

) 2

( qN x W

x V

S

A 

 

2

2 1

 

 



 

A a S

qN W  V

8 7 10 , _PP  2 . 6  10 _A ^

C N

W

4 3

10 13

2 .

5  ^

 _A

PP N

BV

耐圧（アバランシェ破壊）BV

_PP,L

) cm (

) V (

(cm)

3 ,

 A

PP PP C

N

BV

W

耐圧と空乏層幅のドーピング密度依存性

－階段型接合 (n ⁺ -p ) －

臨界電界とドーピング密度との関係

－階段型接合－

8 1

10 3

0 .

4 _A

C N

E  

線型傾斜接合ダイオード耐圧

0

qGx x )  

 (

 ^{2 2} 

) 2

( qG W x

x E

S



 

 

 



  

 6 2 3

) (

3 2

3 W x W

x x qG

V

 S

3 1

2 3 



 



 

qG W  ^S V ^a

15 7 5 ,  8 . 9  10 G ^ W _{C L}

x ^{G :}

W

 W

n p

線形傾斜電荷密度

ｘにおける電界

ｘにおける電圧

V a

片側空乏層幅Wと印加電圧V

_a

臨界時の空乏層幅

W _C,L

=2W

Si

空乏層

) cm (

) V (

(cm)

4 , ,

G

BV W

L PP

L C

5 2 9 ,  9 . 1  10 G ^ BV _{PP L}

耐圧BV

_PP,L

空乏層広がり

⇒低バイアス：線型傾斜領域

⇒高バイアス：均一ドーピング領域

拡散接合ダイオード

x

x

ドーピング 密度（対数）

ドーピング 密度（線型）

電界 ブレークダウン電圧

拡散接合型＞階段接合型

（∵拡散側でも電圧支持）

線型傾斜領域 均一ドーピング領域

拡散層端に於ける電界集中

浅い拡散

深い拡散

N 

N 

P

電界集中 ⇒ 強

電界集中 ⇒ 弱

円柱型接合の断面

n 

p r j

dr

r

r d

空乏層端

接合端  

）

（最大電界 　

j d S

A S

A

r r

r r qN r

r E

rE qN dr

d r



 

 



 









:

) 2 (

1

2 2





ポアソンの式（円柱座標）

• 円柱型接合と平行平板型接合の最大電界比

• 電位分布

円柱型接合の電界と電位分布

d S

A PP

M

j d

j d S

A CYL

M

qN r E

r r r

r E qN









,

2

, ( )

2 　　 ≫

j d PP

M CYL M

r r E

E

, 2

, 

 





 





 





 



 

 





 



 



j d

j S

A

r r r

r qN r

r

V ln

2 ) 2

( ²

2 2



PP M CYL

M j

d r E E

r ≫  _, ≫ _,

円柱型接合における電界の近似

 

 



 

 

 



 



r qN r r

E

r r r r qN

E

d S

A d S

A

2 2 2

) 2 (

) 2 (





正確式：

接合

近似式

正確式

d

j r

r  0 . 1

円柱型接合の臨界電界

• 近似電界を用いてアバランシェ破壊条件計算

• 臨界電界

7 35 1

, ,

10 3

.

3  





 



 



 _{C CYL}

CYL

M E r

E

 

 



 





 ^

  ^{dr E E qN r} _r ^d

S A r _j

2 7

35

2 , 10

8 . 1

,

1  



7 1

35 6

2

10 8

. 1

6

2  





 





 



 _d ^j _

S A C

r r K qN



臨界電界・ブレークダウン電圧の比較

－円柱型 / 平行平板型－

• 臨界電界の比

• ブレークダウン電圧の比

7 1 ,

, ,

4 3

 





 



 

j PP C PP

C CYL C

r W E

E

PP C CYL

C E

E _,  _,

低ドープ領域のドーピング密度が同じ場合

7 6

, 7

8 ,

7 6

, 2

,

2 1 ln 2 2

1  





 



 

 





 





 





 



 

 





 





 





 



 

 





 



 

PP C

j j

PP C PP

C j PP

C j PP

CYL

W r r

W W

r W

r BV

BV

球型接合の断面

n 

p r j

dr

r

r d

空乏層端

接合端  

）

（最大電界 　

j d S

A S

A

r r

r r r

r qN E

E qN dr r

d r



 

 



  







:

) 3 (

1

2 3 3

2 2





ポアソンの式（球座標）

• 球型接合と円柱型接合の最大電界比

• 電位分布

球型接合の電界と電位分布

) (

2

) 3 (

2 ,

2 3 ,

j d

j d S

A CYL

M

j d

j d S

A SP

M

r r r

r E qN

r r r

r E qN

≫ 　

≫ 　　









j d CYL

M SP M

r r E

E

3 2

,

, 

 





 





 





 



 

 







 



 

 qN r r r r r

r V

j d

j S

A 1 1

2 ) 3

( ³

2 2



CYL M

SP M j

d r E E

r ≫  _, ≫ _,

球型接合における電界の近似

 

 



 

 

 



 



2 3

2 3 3

) 3 (

) 3 (

r r r qN

E

r r r r qN

E

d S

A d S

A





正確式：

d

j r

r  0 . 1

接合 正確式 近似式

球型接合の臨界電界

• 近似電界を用いてアバランシェ破壊条件計算

• 臨界電界

7 35 1

, ,

10 2

.

7  





 



 





j SP

C SP

M E r

E

 

 



 





 ^

  ^{dr 1 , 1 . 8 10 35 E 7 , E qN} _{3 r} ^{r d 2 3} S

A

r _j   

7 1

35 13 3

10 8

. 1

13

3  





 





 



 _d ^j _

S A S

r r K qN



臨界電界・ブレークダウン電圧の比較

－球型 / 平行平板型－

• 臨界電界の比

• ブレークダウン電圧の比

7 1 ,

, ,

8 13

 





 



 

j PP C PP

C SP M

r W E

E

PP C SP

C E

E _,  _,

低ドープ領域のドーピング密度が同じ場合

3 7 2

13

, 3

, 7

6

, 2

,

3 14

.

2  





 





 





 



 

 





 



 

 





 



 

 





 



 

PP C

j PP

C j PP

C j PP

C j PP

SP

W r W

r W

r W

r BV

BV

規格化されたブレークダウン電圧

－円柱型と球型接合－

ブレークダウン電圧 円柱型接合＞球型接合

円柱型接合

PP CYL BV BV

球型接合

PP

SP BV

BV

理想的（従来型）ドリフト領域と電界分布

ドリフト層 アノード

カソード R D

 ^{W x} 

E qN _D

s

D 

 

C E 電界 E

ブレークダウン時

空乏層広がり＝ドリフト長 0

W D

N D

: 臨界電界

E C

N ⁺ 基板

x

理想的ドリフト領域最適電荷密度と特性抵抗

• ドリフト領域最適電荷密度

– 臨界電界（縦方向）時の電束密度

• 単位面積当たりのドリフト領域抵抗（特性抵抗）

C s D

D

opt qN W E

Q   

2 12 14

-3 15 5

cm 10 2 dose) net

(

) (Si

F/cm 10

854 . 8 7 . 11

) cm 10 1 (at

cm / V 10 3

























D D s

D C

W N

N E



Limit) (Si

2 ,

opt N

D D

N D D

D sp

D Q

W N

q W W

R      

ドリフト層の抵抗率

D :



理想的ドリフト領域特性抵抗と耐圧

• 臨界電界（縦方向）と耐圧

• 特性抵抗と耐圧との関係

C D

D

C E

W BV W

E

BV 2

2

1  

 　

3 2 )

( ,

4

C N s ideal

sp

D E

R BV



 

Devices Power

for Merit of

Figure s

Baliga'

3 :

C N s  E



電荷結合型ショットキー・ダイオード

N ドリフト領域 P 電荷結合領域

N ⁺ 基板

W N W _P

p

t N

ショットキーコンタクト オーミックコンタクト

トレンチ ( 縦）方向 電界で

ブレークダウン発生

N D N _A

P N

A D

W W

N N





電荷結合型ドリフト領域最適電荷密度と特性抵抗

• ドリフト領域最適電荷密度

– 臨界電界（横方向）時の電束密度

• 単位面積当たりのドリフト領域抵抗（特性抵抗）

C s N

D

opt qN W E

Q   

opt N

N N

D N

N N

N D

sp

D Q

p t W

N q

p pZ t

Z W R t



    



 



 

,

イス幅 断面に垂直方向のデバ

:

Z

電荷結合型ドリフト領域特性抵抗と耐圧

• 臨界電界（トレンチ方向）と耐圧

• 特性抵抗と耐圧との関係

C N

C

N E

t BV E

t

BV   

, 2

C s N sp

D E

p R BV





 ･

3 2 )

( ,

4

C N s ideal

sp

D E

R BV



 

cf. 理想的（従来型）ドリフト

ED (Extended Drain) MOS

p-基板 n-

n ⁺ n ⁺

p ⁺

ソース

L ^D

lateral

E

vertical

E

ゲート

p-ボディ t ^ND

p

（ RESURF 形成）

EDMOS ドリフト領域の RESURF

(Reduced Surface Field)

n-ドリフト n-ドリフト

lateral

X

vertical

X

L lateral

X  

p-

p-

p-ボディ

縦と横方向電界の相互作用

→ 横方向空乏層拡張

→横方向（表面）電界緩和→横方向耐圧増加

Abody

N

N Asub

Asub

Abody N

N 

p-ボディ

EDMOS ドリフト領域の最適電荷密度と特性抵抗

• ドリフト領域の最適電荷密度

– 臨界電界（縦方向）時の電束密度

• 単位面積当たりのドリフト領域の抵抗（特性抵抗）

C s ND

D

opt qN t E

Q   

opt N

D ND

D N

D ND

D D

sp

D Q

p L t

N q

p pZ L

Z t

R L



    



 



 

,

イス幅 断面に垂直方向のデバ

ドリフト層の厚み :

:

Z

t _ND

EDMOS ドリフト領域特性抵抗と耐圧

• 臨界電界（横方向）と耐圧

• 特性抵抗と耐圧との関係

C D

C

D E

L BV E

L

BV   

, 2

C s N sp

D E

p R BV





 ･ ⇒ 電荷結合型ショットキー・ダイオードと同じ

EDMOS （ or LDMOS ）耐圧と特性抵抗のﾄﾚｰﾄﾞｵﾌ

EDMOS の異常 Ids-Vds 特性

Current Expansion （ Kirk 効果）

V DS

I DS

V GS

Current Expansion

（ Kirk 効果発生）

ﾄﾞﾘﾌﾄ領域でのｷｬﾘｱ速度飽和

0

真性ﾄﾗﾝｼﾞｽﾀ飽和動作

コレクタ電流増大による電界分布の変化

－コレクタ･ドリフト領域内－

コレクタ電流密度 J _c ： 小 a ⇒ b ⇒ c ⇒ d ⇒ e 大

順方向能動領域

n  n ^ C

B

a

n 

p

e d c b E

電界

n

電子注入

0 ^W _N

Kirk 効果：コレクタ電流増大 → ベース領域拡張 →β 低下

Kirk 効果イメージ図

－順方向能動領域－

N D

n ≫

(e)

N D

n 

(d)

電子

ｱｸｾﾌﾟﾀ電荷 空乏層

N D

n ≪

(a)

N D

n 

(b)

 p

n n ^

E

B

C

E

B

C E

B

C n 

E

B

C E

B

C

ドリフト層内への電子注入

⇒ ドリフト層（空乏層内）の実効電荷の変化

（＋⇒－）

 p

n n ^

 p

n n ^

 p

n n ^

 p

n n ^

n 

n 

n 

n 

p

n

n

EDMOS におけるｲﾝﾊﾟｸﾄ･ｲｵﾝ発生と寄生 ﾊﾞｲﾎﾟｰﾗ形成

(1) ドレイン近傍でのインパクト・イオン(Kirk効果)発生

正孔

電子

インパクト・イオン化 ドレイン ソース

ゲート ｐ

^＋

p-

n-ドリフト LOCOS

(2)

(3)

MOSFET

Current Expansion

(7) 寄生バイポーラ形成

(8) 寄生バイポーラの電流増大によりブレークダウン

（寄生バイポーラのエミッタ電圧＞

0.7V

(1)→(8) 電流増加

真性MOSFET

(6) (1)のインパクト・イオン化加速

ESD (Electro-Static Discharge) 試験方法（１）

HBM (Human Body Model) 試験 MM (Machine Model) 試験

高電圧電源

DUT

R ₁ R ₂ =1.5kΩ R ₁

C=100pF C=200pF DUT

・皮膚抵抗R

₂

・人体容量Cを考慮

電流 電流

0

0

時間(ns)

時間

(ns)

200 400 600 200 400 600

ESD 試験方法（２）

誘電帯電法 直接帯電法

DUT DUT

高電圧電源 高電圧電源

放電リレー 放電リレー

R ₁ R ₁

電流

0

1 2 3 4

グランド電極 帯電板

TLP (Transmission Line Pulse) 試験

OSC A DUT

ﾘｰｸ電流測定 ﾌｨﾙﾀｰ 減衰器

R

高電圧

同軸線

V 200ns

t

電圧

0 0

破線：ﾘｰｸ電流

実線：I-V特性（ｽﾅｯﾌﾟ･ﾊﾞｯｸ）

I

破壊

LDMOS の SOA 拡張事例（１）

Drain Source

Gate

epi p/p ^

n  n ^

well - n up

- Pick

body -

p p 

field - n oxide Field

n-field → SOA拡張／ BVdss 低下

Snapback and safe operating area of LDMOS transistors

Hower, P.L. ; Unitrode Corp., Merrimack, NH, USA ;

Merchant, S. IEDM1999

LDMOS の SOA 拡張事例（２）

SOA improvement by a double RESURF LDMOS technique in a power IC technology

Parthasarathy,V. ; Semiconductor Products Sector, Motorola Inc., Mesa, AZ, USA ; Khemka, V. ; Zhu, R. ; Bose, A.

ﾌﾞﾚｰｸ･ﾀﾞｳﾝ発生 空乏化

電子の流れ

Drain Source

Gate

NBL

n  n ^

drift - n up

- Pick

body -

p p 

p

電流密度低減

（Kirk効果抑制）

IEDM2000

oxide

Field

LDMOS の SOA 拡張事例（ 3 ）

Drain Source

Gate

NBL

n

drift - up n

-

Pick p - body p

-

p

ESD耐性： Deep Drain > Shallow Drain oxide

Field

n

Deep n

p

Drain Source

Gate

NBL

n

drift - up n

-

Pick p - body p

-

p

oxide Field n

p

A double RESURF LDMOS with drain profile engineering for improved ESD robustness

Parthasarathy,V. ; SmartMOS Technol., Motorola Inc., Mesa, AZ, USA ; Khemka, V. ; Zhu, R. ; Whitfield, J. ; Bose, A. ; Ida, R.

IEEE Electron Device Letters, VOL. 23,

NO. 4, pp.212-214, APRIL, 2002.

LDMOS の SOA 拡張事例（ 4 ）

Klein, N. ; Tower Semiconductor, Migdal Ha''Emek, Israel ; Levin, S. ; Fleishon, G. ; Levy, S. ; Eyal, A. ; Shapira, S.

Device design tradeoffs for 55v ldmos driver embedded in 0.18 micron platform

2008 IEEE 25th Convention of Electrical & Electronics Engineers in Israel (Ieeei 2008)

a

・ﾌｨｰﾙﾄﾞ･ﾌﾟﾚｰﾄ長(a)の最適化

→STIｿｰｽ側の電界緩和（長過ぎるとﾄﾞﾚｲﾝ側の電界増加）

・ﾄﾞﾚｲﾝ n ⁺ 領域近傍にﾊﾞｯﾌｧ層形成

電界緩和

Drain Source

Gate

sub - p

n

buffer - up n

-

Pick p - body

p

n

STI

Kirk効果抑制 drift

-

n

LDMOS の SOA 拡張事例（ 5 ）

高電界：高ｲﾝﾊﾟｸﾄ･ｲｵﾝ化

Drain Source

Gate

sub - p

n

nwell - up HV

-

Pick p - body

p

n

STI

NBL

drift - n

・緩やかな STI 形状

→STIｺｰﾅｰ部でｲﾝﾊﾟｸﾄ･ｲｵﾝ化抑制 Power LDMOS with novel STI profile for improved Rsp, BVdss, and reliability

Haynie, S. ; Analog Process Integration, Nat. Semicond. Corp, Santa Clara, CA, USA Gabrys, A. ; Kwon, T. ; Allard, P. ; Strout, J. ; Strachan, A.

22nd International Symposium on Power

Semiconductor Devices & IC‘s (ISPSD)、2010