スライド 1

開ループアンプを用いた

パイプラインADCの”Split ADC”構成による

バックグラウンド自己校正法

八木拓哉 上森聡

丹陽平 伊藤聡志（群馬大学）

松浦達治 臼井邦彦（ルネサステクノロジ）

小林春夫（群馬大学）

ECT-10-046 平成22年3月 電子回路研究会

アウトライン

2 • 研究背景と目的 • パイプラインAD変換器のバックグラウンド自己校正法の提案  ３次の非線形性の補正方法  有限ゲイン誤差、容量ミスマッチの補正方法 • バックグラウンド自己校正法を用いた パイプラインAD変換器の全体構成 • MATLABシミュレーションによる検証 • 結論

アウトライン

3 • 研究背景と目的 • パイプラインAD変換器のバックグラウンド自己校正法の提案  ３次の非線形性の補正方法  有限ゲイン誤差、容量ミスマッチの補正方法 • バックグラウンド自己校正法を用いた パイプラインAD変換器の全体構成 • MATLABシミュレーションによる検証 • 結論

研究背景

4 0 2 4 6 0.01 0.1 1 1980 1990 2000 2010 2020 •デジタル回路 ： 微細化の恩恵 •アナログ回路 ： 性能の厳しい制約 •デジタルアシスト技術 ： アナログ回路の要求性能の緩和 ゲート長 L g [um] 電源電圧 V dd [V ] 年代 [year] Analog Circuit & ADC Analog input Digital Calibration Circuit Digital output CMOSプロセスの微細化 デジタルアシスト技術

パイプライン

AD変換器の低消費電力

5 •初段の段間アンプ：高利得、高速、高線形性 高消費電力 Stage 1 ADC DAC MSB Residue Analog input Analog

input Stage 2 Stage M

•[B murmann JSSC 03]  初段に開ループアンプ ： シンプル、低消費電力  従来技術[Kelly ISSCC 01]と比べて消費電力を62%低減 •バックグラウンド自己校正 ： アンプの非線形性 閉ループアンプ 開ループアンプ

バックグラウンド自己校正を用いた

パイプライン

AD変換器

6 •バックグラウンドデジタル自己校正 長い収束時間 •長い収束時間はテスト時間の増加の要因 テストコストの増加 •[B murmann JSSC 03] 12b 75MS/sのパイプラインAD変換器  収束時間が約0.5s 0.1 1 10 100 1000 9 10 11 12 13 14 15 16 Conv ergence time [s] Resolution [bit]

研究目的

7 •パイプラインAD変換器の低消費電力化  初段に開ループアンプの適用 •バックグラウンド自己校正の収束時間の短縮  スプリットADC構成の応用  バックグラウンド自己校正法の提案： 初段の開ループアンプで生じる非線形性、有限ゲイン誤差、 乗算型DACの容量ミスマッチの補正 •目標：12ビット、10MS/sのパイプラインAD変換器 従来のスプリットADC構成を適用した有限ゲイン誤差と容量ミスマッチの 補正方法を応用し、補正方法が複雑な非線形性の補正も実現可能

アウトライン

8 • 研究背景と目的 • パイプラインAD変換器のバックグラウンド自己校正法の提案  ３次の非線形性の補正方法  有限ゲイン誤差、容量ミスマッチの補正方法 • バックグラウンド自己校正法を用いた パイプラインAD変換器の全体構成 • MATLABシミュレーションによる検証 • 結論

スプリット

AD変換器構成の特徴

9 •単一NビットのADCを2チャンネルのNビットADC_A、ADC_Bに分割  チップ面積は不変 •ADCの出力データはADC_AとADC_Bの出力を平均化  ノイズ特性も不変 •自己校正法の適用する場合、回路構成の工夫が必要 “N bit ADC” Analog Circuit C g_m Analog input ADC output “N bit ADC_A” “N bit ADC_B” Analog Circuit C/2 g_m/2 Analog Circuit C/2 g_m/2 0.5 ADC_output Error signal For calibration Analog input D_Ao D_Bo D_Ao-D_Bo 0

スプリット

AD変換器構成を用いた補正法

10 •[I.Ahmed ESSCIRC 2007]  オペアンプの有限ゲイン誤差、容量ミスマッチを短時間で補正 •オペアンプの非線形性も補正する手法を提案 Backend 11bit ADC_A Backend 11bit ADC_B 0.5 ADC output Analog input ADC_A ADC_B Error signal For calibration D_A D_B D ΔD V_rA V_rB V_i 4 bit Stage1_A 4 bit Stage1_B V_ref -V_ref ADC_out -V_ref All “0s” V_i Missing Codes :Ideal :Actual 有限ゲイン誤差 ＆ 容量ミスマッチ ADC_out -V_ref All “0s” V_i Missing Codes & Nonlinearity :Ideal :Actual 有限ゲイン誤差 ＆ 非線形性 ＆ 容量ミスマッチ

初段の残差電圧

11 •Stage1_Aの残差電圧 •Stage1_Bの残差電圧 •ADC_AとADC_Bの残差電圧をずらす  ADC_AとADC_Bの誤差が同じ場合： 自己校正によって共に理想に近づける V_ref V_rA 0000 0001 1110 1111 MSB_A -V_ref V_i V_ref -V_ref 0 -24/32 -28/32 24/32 28/32 V_ref V_rA 00000 00001 0111110000 MSB_B -V_ref V_i V_ref -V_ref 0 -26/32 -30/32 26/32 30/32

疑似ランダム信号による

開ループアンプの非線形性の推定

12 4 b Stage 1_A Backend ADC_A ADC_A ADC_B 4 b Stage 1_B Backend ADC_B MSB_A MSB_B LSB_A LSB_B 4 bit Sub-ADC 4 bit DAC V_ref/16 RNG_A V_i RNG = 1 ⇒ V_ref/16 RNG = 0 ⇒ 0 V_rA V_rB RNG_B V_r MSB RNG 0 V_i (×8) •初段に疑似ランダム信号を付加  二つの残差波形の生成 •ADC_AとADC_Bの疑似ランダム信号は異なる初期値で周期をずらす Nonlinearity

 

3 1 3 1 1 1 1 a a a a V V V g      V_a1

疑似ランダム信号の付加による

2つの残差電圧の生成

13 •Stage1_Aの残差電圧 •Stage1_Bの残差電圧 V_ref V_rA 00000 00001 0111110000 MSB_B -V_ref V_i V_ref -V_ref 0 -26/32 -30/32 26/32 30/32 V_ref V_rA 0000 0001 1110 1111 MSB_A -V_ref V_i V_ref -V_ref 0 -24/32 -28/32 24/32 28/32 RNG_A=0: RNG_A=1: RNG_B=0: RNG_B=1:

3次の非線形性の補正

14 h_anl h_al V_ref -V_ref V_i 0 V_rA h_anl h_al V_ref V_rA V_i 0 -V_ref RNG_A=0: RNG_A=1: -V_ref Small nonlinear effect（h_al） Large nonlinear effect(h_anl) -30/32 -28/32 -V_ref -30/32 -28/32 Small nonlinear effect（h_al） Large nonlinear effect(h_anl)

•No calibration : h_anl<h_al •Calibration : h_anl=h_al

RNG_A=0: RNG_A=1:

距離

hの推定

15 h_a V_ref -V_ref -V_ref 0 -30/32 -28/32 0000 00000 MSB_A V_rA d_ab00 00001 0001 MSB_B •ステージ1_A（h_a）の場合  d_ab00 - d_ab10 = h_a ステージ1_b（h_b）の場合も同様 RNG_A=0: RNG_A=1: RNG_B=0: RNG_B=1: d_ab10

アウトライン

16 • 研究背景と目的 • パイプラインAD変換器のバックグラウンド自己校正法の提案  ３次の非線形性の補正方法  有限ゲイン誤差、容量ミスマッチの補正方法 • バックグラウンド自己校正法を用いた パイプラインAD変換器の全体構成 • MATLABシミュレーションによる検証 • 結論

2つの残差電圧から

1つの残差電圧の生成

17 V_ref -V_ref ou tpu t V_ref -V_ref o u tpu t input input ADC_A ADC_B

Stage1 residue Stage1 residue

ADC_B ⇒ ×h_al/h_bl V_ref -V_ref input V_ref -V_ref ou tpu t input

Stage1 residue, ADC A Stage1 residue, ADC A

h_al RNG = 1 ⇒ +h_al ou tpu t •RNG_A=RNG_B=1のとき、hを減算 ： 一つの残差波形を生成 •ADC_A、ADC_Bの残差電圧の傾きのミスマッチを補正

有限ゲイン誤差、容量ミスマッチの補正

18 V_ref -V_ref ou tpu t input Stage1 residue Analog input Digital Output ミッシングコードを測定 ：ADC_A ：ADC_B •ステージ1のCミスマッチ、有限ゲイン誤差によって ミッシングコードが発生 •ADC_A、ADC_B、片側の出力データを参考にそれぞれの ミッシングコードを測定

有限ゲイン誤差、容量ミスマッチの補正

19 B 1  B B 2 1  



  15 1 j jB



  14 1 j jB



  16 1 j jB MSB_B 00000 After Calibration Befor Calibration Analog input Digital Output 00001 00010 01110 01111 10000 •ADC_Bの場合 (ADC_Aも同様)  測定し平均化したミッシングコードΔ_jを加算

アウトライン

20 • 研究背景と目的 • パイプラインAD変換器のバックグラウンド自己校正法の提案  ３次の非線形性の補正方法  有限ゲイン誤差、容量ミスマッチの補正方法 • バックグラウンド自己校正法を用いた パイプラインAD変換器の全体構成 • MATLABシミュレーションによる検証 • 結論

全体構成

21 4 bit Stage 1_A Backend 11bit ADC_A 4 bit Stage 1_B Backend 11bit ADC_B RNG_A RNG_B Digital Calibration Block 1 Digital Calibration Block 2 0.5 ADC 12 bit output Analog input ADC_A ADC_B Digital Calibration Logic 1bit DAC_A 1bit DAC_B D_a1 D_b1 D_a3 D_b3 D_b4 D_a4 D_a5 D_b5 （非線形性） ・有限 ゲイン誤差 ・容量 ミスマッチ

パイプライン

AD変換器の構成

22 5b Flash ADC 4b DAC 4b DAC even odd

Stage 2 Stage 9 3b Flash

1.5 bit/Stage

Stage 1_A under calibration Backend ADC_A

Analog input RNG_A 0 V_ref/16 V_ref/16 0 RNG_B RNG = 1 ⇒ V_ref/16 RNG = 0 ⇒ 0

Stage 2 Stage 9 3b Flash 1.5 bit/Stage

 

1 1 a a V g

 

1 1 b b V g V_a1 V_b1 (×8) (×8) ADC_A Backend ADC_B ADC_B

デジタル自己校正ブロック

1-1

3次の非線形性の補正

23 •逆関数e(D₁)を用いてh_l=h_nlとなるように補正係数p3を更新

 

n

p



n

 

h

_l

h

_nl



p

₃



₃



1







(n:iteration) Backend ADC_A output Backend ADC_B output Measure 1  , d_{a i} d_{b i1} IIR Calc a1 , h_al h_anl IIR e_b(D_b1,p_3b) Calc b1 , h_bl h_bnl Accum. Accum. 3rd order Calib. output_A 3rd order Calib. output_B bl h bnl h al h anl h μ _A μ _B bl h al h D_a1 D_b1 D_a2 D_b2 p_3b p_3a e_a(D_a1,p_3a)

距離

hの平均化

24 •デジタルフィルタを用いて差dの移動平均値を計算 •差dの平均値から距離hの平均値を計算 al

h

00 ab

d

Z-1 μ _3a 10 ab

d

(μ _3a-1) IIR avg IIR avg 10 ab

d

10 ab

d

デジタル自己校正ブロック

1-2

2つの残差電圧から1つの残差電圧の生成

25 RNG_A 3rd order Calib. output_A 3rd order Calib. output_B bl h al h 0 RNG_B 0 bl al h h Gain mismatch Calib. output_A Gain mismatch Calib. output_B D_a2 D_b2 D_a3 D_b3 1/8 1/8 RNG = 1 ⇒ h RNG = 0 ⇒ 0

デジタル自己校正ブロック

2

有限ゲイン誤差、容量ミスマッチの補正

26 •測定したミッシングコードをIIRフィルタを用いて移動平均値を計算 Measure 2 , iA  _iB IIR IIR Calc a2



  1 j jA Calc b2



  1 j jB 1st order Calib. output_A 1st order Calib. output_B D_a4 D_b4 D_a5 D_b5

アウトライン

27 • 研究背景と目的 • パイプラインAD変換器のバックグラウンド自己校正法の提案  ３次の非線形性の補正方法  有限ゲイン誤差、容量ミスマッチの補正方法 • バックグラウンド自己校正法を用いた パイプラインAD変換器の全体構成 • MATLABシミュレーションによる検証 • 結論

MATLABシミュレーションによる検証

28

ADC_A (Stage1_A) ADC_B (Stage1_B)

•サブDACのCミスマッチ： 2% (σ) •オペアンプの非線形性：

 

 

3 1 1 1 1 a 7 5 a 15 a a V . V V g      •サブDACのCミスマッチ： 2% (σ) •オペアンプの非線形性：

 





3 1 1 1 1 b 7 6 b 15 2 b b V . V . V g      •３次の非線形性の補正  LMSループのステップサイズ： μ_A= 1/8192  IIRフィルタのゲイン： μ_3a = 1/512 •有限ゲイン誤差、 容量ミスマッチの補正  IIRフィルタのゲイン： μ_1a = 1/1024 •３次の非線形性の補正  LMSループのステップサイズ： μ_B= 1/8192  IIRフィルタのゲイン： μ_3b = 1/512 •有限ゲイン誤差、 容量ミスマッチの補正  IIRフィルタのゲイン： μ_1b = 1/1024

DNLとINL

29

No calibration

Gain error and capacitor mismatch calibration

Nonlinearity, Gain error and capacitor mismatch calibration

出力パワースペクトラム

30

•全ての誤差を補正：SNDR=73.9dB  ADCのENOB≒12ビットを達成

補正係数

p3の収束と

LMSループ内の平均二乗誤差

31 0 2 4 6 8 10 x 105 -0.06 -0.05 -0.04 -0.03 -0.02 -0.01 0

0.01 Stage1A Nonlinearity Convergence

p3a 0 2 4 6 8 10 x 105 -80 -70 -60 -50 -40 Iteration M S E [ dB ] 0 2 4 6 8 10 x 105 -0.06 -0.05 -0.04 -0.03 -0.02 -0.01 0

0.01 Stage1B Nonlinearity Convergence

p3b 0 2 4 6 8 10 x 105 -80 -70 -60 -50 -40 Iteration M S E [ dB ] •約6*105_{でMSEが-60dB以下 (10MS/s:約0.06秒)}  バックエンドのADCは10ビットの精度を得る •収束時間を従来技術[B murmann JSSC 03]と比較して、約1/100に短縮 平均二乗誤差: （推定値-平均値）2 （MSE:

Mean Square Error）

アウトライン

32 • 研究背景と目的 • パイプラインAD変換器のバックグラウンド自己校正法の提案  ３次の非線形性の補正方法  有限ゲイン誤差、容量ミスマッチの補正方法 • バックグラウンド自己校正法を用いた パイプラインAD変換器の全体構成 • MATLABシミュレーションによる検証 • 結論

結論

33 •パイプラインAD変換器の低消費電力化  初段に開ループアンプを用いて低消費電力化 •バックグラウンド自己校正法の提案  アンプの非線形性、有限ゲイン誤差、容量ミスマッチを補正 有効分解能12ビットの精度を得る  スプリットAD変換器構成を適用  従来技術と比べて、収束時間を短縮 0.01 0.1 1 10 100 1000 9 10 11 12 13 14 15 16 Co nv erg en ce tim e [s ] Resolution [bit] This work (12ビット 10MS/s)

補足

34

•有限ゲイン誤差の補正について、開ループアンプの場合は １次の係数の誤差の補正である