ソフトウェア無線端末用超低消費電力GHz帯RF DSP
の開発
著者
坪内 和夫
ソフトウェア無線端末用
超低消費電力GHz帯RFDSPの開発
(課題番号: 14205053)
平成14年度∼平成17年度科学研究費補助金
(基盤研究(A))研究成果報告書
平成18年5月
研究代表者 坪内 和夫
(東北大学電気通信研究所 教授)
はしがき
昨今の携帯電話の普及により｢いつでも･どこでも･誰とでも｣は既に実現 しつつある･今後求められるのは｢何とでも｣通信可能となるようなマルチモー ド･マルチバンド携帯端末,ユニバーサル無線端末である.ユニバーサル無線 端末実現の鍵は,低消費電力で,かつ,プログラマビリティを持つ携帯端末用RF モジュールである. 本研究の目的は,ハードウェアにプログラマビリティを持たせ,ソフトウェ アで記述することで動作決定可能な, RF帯低消費電力RFDSP(digitalsignal processing)の開発である. RFDSPでは,シリコンディジタルMOSFETを 用いた電流モードアナログ信号処理(SI,'switchedcurrent)回路により, RF/IF 帯信号処理部をシリコンワンチップ上に実装することで,低消費電力が実現で きる.また,三次元実装システム･イン･パッケージ(Sip)技術を用いること で小型化･高性能化を実現可能である. 我々は,以下の大きな2項目について研究を行った. (1) RF帯低消費電力RF DSP実現のためにGHz帯で動作可能な無線通信用モ ジュールの設計を行い, ASICにおける試作とその評価を行う.さらに,最終 的にはRF DSPコンポーネントとしてIP (intellectual property)による実用 化を目指す. (2)各種機能を有するデバイスを一つのモジュールに三次元的に実装する三次 元実装システム･イン･パッケージ(Sip)技術の確立を目指す.これにより, 種々の通信方式に対応するモジュールを切り替えることにより, RF DSP と同 等の機能をより安価･短期間･高性能で実現する.さらに,無線通信用RFデ バイスとしてRF帯アンプやフィルタについても検討を行う. 以上の目標の元に,平成14年度から平成17年度の4年間に基盤研究(A)の 研究を遂行した結果,いくつかの新しい知見と成果が得られたので,ここに報 告する.-1-研究組織
研究代表者:坪内和夫 (東北大学電気通信研究所教授) 研究分担者:中瀬博之 (東北大学電気通信研究所助教授) 研究分担者:亀田 卓 (東北大学電気通信研究所助手)交付決定額(配分額)
(金額単位:円) 直接経費 亊I ｨﾆ N 合計 平成14年度 湯ﾃ ﾃ 2,940,000 "ﾃsC ﾃ 平成15年度 免ﾂﾃ ﾃ 3,540,000 Rﾃ3C ﾃ 平成16年度 Bﾃ3 ﾃ 4,290,000 づS ﾃ 平成17年度 迭ﾃs ﾃ 1,710,000 途ﾃC ﾃ 総計 鼎 ﾃc ﾃ 12,480,000 鉄Bﾃ ﾃ研究発表
1.学会誌等(学術論文誌･国際会議)ll] K. Tsubouchi and K. Uehara, 1'Atomically Flat Surface of AIN Epitaxial Film Using MOCVD," Int. Conr New Piezoelectric Materials and High
Performance Acoustic Wave Devices (150th Committee on Acoustic Wave
Device Technology 76th Technical Meeting), pp.41146, 2002.
[2] S. saigusa, S.･K.Kin, S. Ueda, S. Kameda, H. Nakase, and Kazuo Tsubouchi, "A current-mode analog programmable FIR filter for SDR terminals," Proc.2002 Int. Tech. Conf. Circuits/Systems, Computers and Commun. (ITCICSCC 2002), pp.78181, Jul. 2002.
[3] S.･K.Kin, S. Saigusa, S. Kameda, H. Nakase, and Kazuo Tsubouchi,
l'Current mode FFT LSI tTor OFDM with highaccuracy,H Extended Abst. 2002
Int. Conf. Solid State Devices and Materials (SSDM 2002), pp.378-379, Sep.
2002.
[4] S. saigusa, S.-K.Kin, H. Nakase, S. Kameda, and K. Tsubouchi, HSwitched current analog programmable FIRfilter for software defined
radio,… Extended Abst. 2002 tnt. ConfJ Solid State Devices and Materials (SSDM 2002), pp.380-381, Sep. 2002.
[5] K. Uehara, C.･M. Yang, H. Nakamura, S. Kameda,Hiroyuki Nakase, and
Kazuo Tsubouchi, "AlN epitaxial film with atomicallyflat surface for
′
GHz-band SAW device,.. IEEE Ultrason. Symp. Proc., 4G-5, Oct. 2002.
[6] S/K.Kin, S. Saigusa, S. Kameda, H. Nakase, and K. Tsubouchi, ''New
current attenuator circuit in the current mode FFT LSI for OFDM," Proc.
2002 IEEE Asia Paci丘c Conf. Circuits and Systems, p.442, Oct. 2002.
[7】 S. saigusa, S/K.Kin, H. Nakase, S. Kameda, and K. Tsubouchi,
''Switched-current analog programmable filterfor software-defined radio,"
Jpn. ∫. Appl. Phys., vol.42, part 1, no.4B, pp.2185･2189, April 2003.
[8】 K. Uehara, C,-M. Yang, T. Furusho, S.･K.Kin, S. Kameda, H. Nakase, S. Nishino, and K. Tsubouchi了-AIN epitaxial丘lm on 6H･SiC(0001) using MOCVD f♭r GHz-band SAW devices,''IEEE Ultrason. Symp. Proc., Hawaii, 5Ⅰ-3, Oct. 2003.
[9] C/M. Yang, K. Uehara, S.-K.Kin, S. Kameda, H. Nakase, and K.
Tsubouchi, "Highly c-axis-Oriented AIN film using MOCVD for 5GHz-band
FBAR丘lter," IEEE Ultrason. Symp. Proc., Hawaii, 4B･3, Oct. 2003.
[10] K. Uehara, C.･M. Yang, T. Furusho, H. Nakase, S. Kameda, S.lK.Kin, S. Nishino, and K. Tsubouchi, "AIN epitaxial film on 6H-Sic(0001) using
MOCVD for 5GHz-band SAW devices," Proc. 1st Studentl0rganizing Int. Mini-Conf. Information Electron. System (SOIM-COEO3), B416, pp.2011204,
Sendai, Japan, Nov. 2003.
[11】 C/M. Yang, K. Uehara, S.･K.Kin, S. Kameda, H. Nakase, and K.
Tsubouchi, "Highly c-axis-oriented AIN film using MOCVDfor 5GHz band
FBAR,l'Proc. 1st Studentl0rganizing Tnt. Mini･Conf. Information Electron. System (SOIM-COEO3), B4-7, pp.205-208, Sendai, Japan, Nov. 2003.
[12] C.-M. Yang, a. Uehara, Y. Aota, S/K.Kin, S. Kameda, H. Nakase, Y.
-3-Isota, and K. Tsubouchi, ''Growth of AINfilm on Mo/SiO2/Si(111) for 5GHz-band FBAR using MOCVD,.I 2004 IEEE Int. Ultrason., Ferroelect., Freq. Contr. Joint 50th Anniversary Conf. Proc., U4･B･1, August 2004.
[13】 K. Uehara, C.･M. Yang, T. Shibqta, S/K.Kin, S. Kameda, H. Nakase, Y. Isota, and K. Tsubouchi,一一Fabrication of 5-GHz･band SAW 丘lter with
atomically-flat-surface AIN on sapphire," 2004 IEEE Int. Ultrason.,
Ferroelect., Freq. Contr. Joint 50th Anniversary Conf. Proc., U5-B-5, August
2004.
[14] S.-K.Kin, A. Minegishi, Y.-W. Park, S. Kameda, H. Nakase, Y. Isota, and
K. Tsubouchi, "Voltage to current converter for OFDM current-mode FFT
LSI,一一Proc. IEEE Asia Paci丘c Conf. Circuits and Systems (APCCAS 2004),
6A-3, Dec. 2004.
【151 K. Uehara, Y Åota, S. Kameda, H. Nakase, Y Isota and K. Tsubouchi,
"Growth of Atomically Flat-Surface Aluminum Nitride Epitaxial Film by
Metalorganic Chemical Vapor Deposition,一一Jpn. ∫. Appl. PhysリVOl.44, m0.5A, pp.2987･2992, May 2005.
【16】 K. Uehara, Y Åota, T. Shibata, S. Kameda, H. Nakase, Y Isota and K. Tsubouchi,.lSurface Acoustic Wave Properties of Atomically-Flat-Surface Aluminum Nitride Epitaxial Film on Sapphire,-'Jpn. J. Appl. Phys., γol.44,
no.6B, pp.4512･4515, June 2005. 【171中瀬博之,大嶋尚-,藤井隆司,亀田卓,磯田陽次,坪内和夫,ブ ロードバンド伝送平衡型ペア線路の設計,エレクトロニクス実装学会誌, γol.8, no.4, pp.277･281, July 2005. 【18]中瀬博之,大嶋尚一,藤井隆司,亀田卓,磯田陽次,坪内和夫,高 密度多層基板を用いた60 GHz帯伝送平衡型ペア線路,信学論, vol.J88lC, no.ll, pp.957-963, Nov. 2005.
【191 K. Uehara, Y Åota, S. Kameda, H. Nakase and K. Tsubouchi,一一Low Propagation Loss of Atomica11y･Flat Surface AIN with Low Dislocation
Ultrasonics Symposium, Rotterdam, 5D-5, Sept. 2005.
【201 K. Shimoyama, S. Kameda, H. Nakase, Y Isota and K. Tsubouchi,
''Design of Multifinger MOSFET Wiring for Power Amplifier,-'Proc. 3rd
Student-Organizing lnt. Mini･Conf. Information Electron. System′
(SOIM-COEO5), Sendai, Japan, Oct. 2005.
[21] Y.･W. Park, S/K.Kin, S. Kameda, H. Nakase and K. Tsubouchi,
■'Current･Mode Serial･to･Parallel and Parallel･to-Serial Converter 丘)r Current･Mode OFDM FFT LSI,H Proc. 3rd Student-Organizing tnt.
Mini-Conf. Infbrmation Electron. System (SOIM･COEO5), Sendai, Japan, Oct1. 2005. 2.口頭発表(国内学会･研究会など) 【22】三枝茂人,金成権,亀田卓,中瀬博之,坪内和夫,‖ソフトウェア無線 用電流モードFIRフィルタ,一一移動体通信｢産官学交流シンポジウム｣ Conf. Proc., pp.102･103, Jul. 2002. 【23】上原健誠,梁充模,中村仁志,中瀬博之,坪内和夫,一一MOCVD法によ るAIN薄膜を用いたFBARの研究,I- 日本学術振興会弾性表面波技術第150 委員会第81回研究会, Jam. 2003. 【24]三枝茂人,金成権,中瀬博之,坪内和夫, -■電流モードプログラマブル タップ係数回路,一一信学ソ大,All-13, Sep. 2002. 【25】中瀬博之,金成権,坪内和夫, -低消費電力動作電流モードOFDM用変 調回路の検討,‖信学ソ大,A･5-18, Sep. 2002. 【26】上原健誠,梁充模,中村仁志,中瀬博之,坪内和夫, MMOCVD法によ るMo/SiO2/(100)si上における多結晶AIN薄膜の評価,"第63回応用物理 学会学術講演会, 25P-YH-ll, Sep. 2002. 【27】東海林貴司,下山和也亀田卓,中瀬博之,横田陽次,坪内和夫,一一3 次元電磁界シミュレータを用いたオンチップインダクタの検討,‖信学総大, C･2･64, Mar. 2003.
-5-【28】上原健誠,西口太郎,古庄智明,西野茂弘,坪内和夫,一一MOCVD法に よるAIN/6H･, 3C-SiC薄膜の評価,一一第50回応用物理学会関係連合講演会, 27a-V9, Mar. 2003. I) 【29】中村仁志,梁充模,上原健誠,中瀬博之,坪内和夫, "MOCVD法によ るMo/SiO2/(100)Si上における多結晶AIN薄膜の評価(ⅠⅠ),一一第50回応用物 理学会関係連合講演会, 27a･VIO, Mar. 2003. 【30】梁充模,上原健誠,中村仁志,金 成権,亀田`卓,中瀬博之,坪内 和夫,一一MOCVD法によるAlN薄膜バルク波共振器(FBAR)の設計,"第50 回応用物理学会関係連合講演会, 27a-Vll, Mar. 2003. 【31】梁充模,上原健誠,中村仁志,金成権,亀田卓,中瀬博之,坪内和 夫,一一MOCVD法によるAlN薄膜を用いた薄膜バルク波共振器(FBAR)の設 計,一一第32回EMシンポジウム,pp.55-58,May2003. 【32]上原健誠,古庄智明,中瀬博之,亀田卓,金成樽,西野茂弘,坪内 和夫, HGHz帯AIN/6H-SiC構造SAWデバイスの特性評価,一一第64回応用物理 学会学術講演会, 30p-G･17, August 2003. 【331梁充模,上原健誠,金成権,亀田卓,中瀬博之,坪内和夫, "MOCVD 法によるMo/SiO2/(100)si基板上における多結晶AIN薄膜の評価(ⅠⅠⅠ)日,第 64回応用物理学会学術講演会, 30p･G-9, August 2003. 【34】嶺岸瞳,金成権,朴龍雲,山形文啓,中瀬博之,亀田卓,坪内和夫,一一 電流モード信号処理用高速動作ⅤⅠ変換回路,-'信学ソ大,All-18, Sep. 2003. 【35】朴龍雲,金成樽,嶺岸瞳,中瀬博之,亀田卓,坪内和夫, -'電流モード シリアル/パラレル及びパラレル/シリアル変換器,一一信学ソ大, B･5･52, 告ep. 2003. 【361藤井隆司,大嶋尚一,吉田拓央,金成権,亀田卓,中瀬博之,徳光 永輔,磯田陽次,坪内和夫,一一viaホールの集中定数等価回路モデル,■■信学総 大, C･2-90, March 2004.
【371大嶋尚一,藤井隆司,吉田拓央,亀田卓,中瀬博之,磯田陽次,坪内 和夫, "ビアホール付き差動線路の設計手法,"信学総大, C-2･91, March 2004. 【381上原健誠,梁充模,柴田智彦,金成権,亀田卓,中瀬博之,坪内和 夫, "原子層レベル平坦化AIN/サフてイア構造を用いた弾性表面波伝搬損失の 改善,‖第51回応用物理学関係連合講演会, 31a･YH11, March 2004. 【39】梁充模,上原健誠,金成樽,亀田卓,中瀬博之,坪内和夫,一一MOCVD 法によるMo/SiO2/(100)Si基板上におけるAIN薄膜の低温成長,I-第51回応 用物理学関係連合講演会, 30p-YN･2, March 2004. 【401上原健誠,青田雄嗣,柴田智彦,金成樺,亀田卓,中瀬博之,坪内和 夫,一一原子層レベル超平坦化AIN/サファイア構造SAW特性,"第25回超音波 エレクトロニクスの基礎と応用に関するシンポジウム,D･2, Oct.2004. [41】上原健誠,梁充模,金成樺,亀田卓,中瀬博之,坪内和夫, HMOCVD 法によるサファイア基板上原子層レベル平坦化AIN薄膜,■'第65回応用物理学 会学術講演会, 1a･W･6, Sept. 2004. 【42】青田雄嗣,梁充模,上原健誠,金成権,亀田卓,中瀬博之,坪内和夫, 一一FBAR構造における下地材料の検討,‖第65回応用物理学会学術講演会, la-W-7, Sept. 2004. 【431嶺岸瞳,金成権,朴龍雲,中瀬博之,亀田卓,坪内和夫, "電流モード 信号処理用高精度Ⅰ･Ⅴ変換回路,-'信学ソ大, A･1･9, Sept. 2004. 【44】朴龍雲,金成樽,嶺岸瞳,亀田卓,中瀬博之,坪内和夫, ‖電流モード OFDM FFT LSI用シリアル/パラレル及びパラレル/シリアル変換器の実測特 悼,"信学ソ大, B･5-83, Sept. 2004. 【45】青田雄嗣,上原健誠,亀田卓,中瀬博之,坪内和夫,一一FBAR構造にお けるMo下部電極抵抗の検討,''第52回応用物理学関係連合講演会, 30pILl5, March 2005. 【46】下山和也,亀田卓,中瀬博之,磯田陽次,坪内和夫,電力増幅器用櫛 形MOSFETの配線部設計手法の検討,電子情報通信学会シリコンアナログ
-7-RF研究会予稿集, August 2005. 【47】下山和也,亀田卓,中瀬博之,高木直,坪内和夫,電力増幅器用櫛形 MOSFETの配線部設計手法の検討,電子情報通信学会シリコンアナログRF 研究会予稿集, Nov. 2005. ′ 【48】青田雄嗣,上原健誠,金成権,亀田卓,中瀬博之,坪内和夫,MOCVD 法による原子層レベル超平坦化AIN/サファイア界面の観察,第66回応用物理 学会学術講演会, 8p-Ⅹ-5, Sept. 2005. 【49]佐久泰臣,青田雄嗣,亀田卓,中瀬博之,坪内和夫, FBAR構造に おけるMo下部電極-のH2アニール効果,第66回応用物理学会学術講演 会, 8p-Ⅹ-6, Sept. 2005. [50】吉田拓央,増田耕平,亀田卓,中瀬博之,高木直,坪内和夫,Cuボー ルを用いた基板間接続の高周波特性,信学ソ大, C-2･97, Sept. 2005. 【511佐久泰臣,青田雄嗣,亀田卓,中瀬博之,坪内和夫, FBAR構造に おける AIN の膜質と膜厚の関係,第 53 回応用物理学関係連合講演会, 23a-ZF･11, March 2005. 【52】増田耕平,竹内太志,吉田拓央,亀田卓,中瀬博之,高木直,坪内和 夫, SBB技術を用いた60GHz帯増幅器の実装･評価,信学総大, C･2132, March 2006. 【53]竹内太志,増田耕平,吉田拓央,亀田卓,中瀬博之,高木直,坪内 和夫, Cuボールを用いたALIVH基板間接続の高周波特性,信学総大, C-2･33, March 2006.
研究成果
はしがきに述べたように,我々は平成14年度から平成17年度にかけて,ハー ドウェアにプログラマビリティを持たせ,ソフトウェアで記述することで動作 ′ 決定可能な, RF帯低消費電力RF DSP (digital signalprocessing)の開発を目 的として,以下の2項目について研究を遂行した.なお,各研究内容の詳細に 関しては,添付書類(論文別刷)を参照して頂きたい. (1)電流モード回路を用いたRF帯低消費電力RF DSPの開発 a)ソフトウェア無線を実現するための電流モード回路アーキテクチャの検討近年のW-CDMA (Wideband Code Division Multiple Access)及びホットス
ポットに代表されるW-IJAN (Wireless･Local Area Network)等の実用化にみ
られるように,移動体通信システムは, 1990年代後半から急速に普及し,現在 では我々の日常生活にとって当たり前の存在となっている.これに伴い, ｢いつ でも,どこでも,だれとでも,どんな情報も｣やりとりすることが可能なユビ キタスネットワークの実現が要求されている.このユビキタスネットワークを 実現する技術の1つとして,ソフトウェアによるマルチバンドかつマルチモー ド信号処理を行うことで,現在実用化されている,あるいは今後現れる新しい 移動体通信システムを切り換えて使用する,ソフトウェア無線(ユニバーサル 無線)技術が挙げられる. ユニバーサル無線を実現するためのアーキテクチャとして, IF(Intermediate Frequency)帯を使用しないDC (Direct Conversion)方式が注目されている.
しかしDC方式はPDC (Personal Digital Cellular)に代表される周波数の隣接 チャネルを必要とする通信方式に対応できないという欠点がある.つまり, DC 方式を採用してもすべての通信方式を処理することは不可能である. 本研究では,図1に示すようにIF帯にて電流モード回路を用いたソフトウェ ア無線用電流モードアーキテクチャを新たに提案する.次に,電流モードアー キテクチャを実現する上で,必要不可欠なデバイスである電流モードプログラ マブルフィルタ,電流モードミキサを新たに提案し, LSIの試作と評価を行う. 以上の成果より,ソフトウェア無線用電流モードアーキテクチャの確立を目指 す.
-9-I_____._ー__ __.___
図1電流モードアーキテクチャ(受信部)
電流モードアーキテクチャを実現する上で必要不可欠な電流モード回路に関 して述べる.電流モード回路には以下に示す特徴がある. ･低電源電圧動作が可能 ･動作周波数によらず消費電力が一定 ･ ADC及びDACが不要なシステム構成可能 ･信号の加減算がWired-OR配線接続により高速かつ低消費電力で可能 ･MOSトランジスタのみで構成可能であり,ディジタルCMOSプロセスで製 作可能 以上に述べた特徴を有する電流モード回路は,基本回路であるカレントミ ラー回路とカレントミラー回路を応用したCM (Current Memory)回路を用い ることで実現可能となる. 0.35LIm Si-CMOSプロセスを用いて設計したカレン トミラー回路, CM回路の動作周波数は回路シミュレーションによりそれぞれ 2.1, 1.1GHzであり, GHzオーダの高速動作が可能であることを示した.さら に,電流モード回路はカレントミラー回路を応用させることで,電流信号の加 減算,乗除算,記憶･遅延･反転の基本演算素子をすべて実現可能であること を示した.以上より,電流モード回路がソフトウェア無線用小型電流モードアー キテクチャ-適用可能であることを示した. 図1の電流モードアーキテクチャがマルチバンド動作するためには,中心周波数と帯域幅が可変な電流モードIF･BPF (Band Pass Filter)と,遮断周波数
が可変な電流モードBB･LPF (BaseBand Low Pass Filter)を実現することが
提案した.電流モードFIRフィルタはCM回路,タップ係数回路,SwitchMatrix
回路, Summation回路, DigitalLSIで構成され, DigitalLSIから各通信シス テム仕様に応じたディジタル信号を各回路に供給することで,フィルタの周波 数特性を変更させることが可能となる. ′ 図2で,フィルタの帯域幅が可変となるためには,タップ係数が可変となる 必要がある.一般的なタップ係数回路として,カレントミラー回路の入出力 MOSFETのゲート幅に比例関係を持たせることで実現する乗算回路が考えら れるが,設計した段階で乗算係数が決定されてしまうため,乗算回路を用いて もフィルタの帯域幅を変更することができない.よって,′図3に示すプログラ マブルタップ係数回路を提案した.図3のタップ係数回路は最小ステップが 0.0625(1/16)であり, 12個のカレントミラー回路, 5個のSwitchMatrix回路
及びDigital LSIで構成される. Switch MatrixはnMOSFETで構成され,
Digital LSIからのディジタル信号をnMOSFETのゲートに供給することで nMOSFETをオンオフさせ電流経路を選択する.これにより, 0.0625ステップ
で0から1までの電流信号を出力することが可能となる.図3のタップ係数回
路を0.35pmSi･CMOSプロセスにて製作した.図4に回路写真を示す.フアウ
ンドリはAMS (Austria Mikro Systeme)社,ブローカはCMP (Circuit
Multi･Projets, France)社である.図5にタップ係数回路の実測結果を示す.図 5(a)は実測波形,図5(b)は回路シミュレーション波形,図5(C)はSwitchMatrix -のディジタル信号波形である.図5(a)よりディジタル信号を用いたタップ係 数回路のプログラマブル動作を確認した.次に,試作したタップ係数回路の精 度を評価するために,実測電流値を用いた32タップ0.0625ステップルートロー ルオフフィルタを送受信に用いたシステムのEb/No対BER特性を計算機シミュ レーションにより求めると,図6となった.図6より,理論値から最も誤差の 大きいタップ係数を用いた場合のEb/Noは理論値を用いた場合のEb/Noより BERが10･3において0.05dB Lか劣化していない.これより,提案したタップ 係数回路はプログラマブル動作が可能で,かつ高精度な電流出力特性を有する ことを示した. 以上の成果より,提案したタップ係数回路を用いた電流モードフィルタのプ ログラマブル動作が可能であることを示した.
ー11-(I----I--ll l____ Current Summation l : Input : switch l l l l l _I ーl : tap : coe爪cient
lout Current Mirror
図2電流モードFIRフィルタブロック図
5 (vTt)JnOZ 1 70LLm
図4試作タップ係数回路写真
0 10 20tin乱S)40 50 5 (V1])]nOZ 0 10 20 30 40 50 time (ps) (b)回路シミュレーション波形 SWI SW2 SW3 SW4 SW5 0 10 20 30 40 50 time (LIS) (C) Switch Matrix入力信号 図5タップ係数実測波形-13-0 2 4 6 8 Eb/No(dB) 図6 Eb伽o対BER特性 電流モードFIRフィルタと同様,電流モードアーキテクチャを実現するため に必要な回路である電流モードミキサを提案し,電流モードFIRフィルタと電 流モードミキサを用いた電流モードアーキテクチャを設計する. 図7に電流モードミキサのブロック図を示す.電流モードミキサはCMOSイ ンバータ,カレントミラー回路, nMOSFETで構成される.LO (LocalOscillator) としてディジタルクロックVpulseをnMOSFETのゲートに供給する.クロッ クがオンすると入力電流は上部経路①を通り出力し,オフすると下部経路②を 通りカレントミラーで反転されて出力される.以上により,入力信号は周波数 変換される.このように,周波数変換の際に用いるLOとしてディジタルクロッ クを用いることが可能であるため,近年のディジタル信号処理の高速化に伴い, クロック周波数がGHzオーダとなっていることを考慮すると,クロックを分周 させることで,マルチバンド周波数変換が可能となる.以上の特徴を有する電 流モードミキサLSIを0.35トImSi-CMOSプロセスを用いて試作し,電流モード LSIの周波数変換を確認した.
Vpulse
図7電流モードミキサ
･l u■■-uu■-uI ヽ ヽ 2 257tapO.5stepFIRfilter 一〇一市販BPF ､ 3 ｸ "ﾕ JC 縋D"○ 再､､
4 .ll.l.I.l.I " 6 7 8 9 10 11 12 Eb伽o (dB) 図8 Eb伽o対BER特性-15-電流モードアーキテクチャ 図9電流モードアーキテクチャ 次に,電流モードFIRフィルタと電流モードミキサを用いて電流モードアー キテクチャを設計した.まず, IF帯にて所望チャネル帯域制限を行うための電 流モードIF･BPF仕様を計算機シミュレーションにて評価した. IF帯中心周波 数を現在実用化されているW･CDMA方式のIF帯である190MHz, 3dB帯域幅 をW-CDMAの3.84MHz,さらに,サンプリング周波数を中心周波数の4倍と したとき,これを実現する電流モードIF-BPFのタップ数及びタップ係数ステッ プをシステムのEb/No対BER特性より決定した.図8にEb/No対BER特性を 示す.図8よりBERが10 3において,タップ数257,タップ係数ステップ0.5 の電流モードIF･BPFを用いた場合のEb/Noは,現在実用化されているIF･BPF を用いた場合のよりEb/Noも0.7dB良好であることを示した.以上よりIF-BPF をタップ数257,タップ係数ステップ0.5と決定した. 次に, IF帯を190MHzとした場合の電流モードアーキテクチャの動作周波数 を評価した.電流モードアーキテクチャを構成する, ⅥⅠ (Vbltage･to･current) 変換回路,電流モードIF BPF及びBB-LPF,電流モードミキサの動作周波数 を回路シミュレーションにより評価した.電流モードIF･BPFは760MHzで, Ⅴ/Ⅰ変換回路と電流モードミキサは190MHzで,電流モードBB･LPFは16MHz で動作する必要がある.なお, Ⅴ/Ⅰ変換回路は従来当研究室にて提案されている 回路を用いた.回路シミュレーションの結果より, Ⅴ〝変換回路,電流モード
BB-LPF,電流モードミキサは0.35pmプロセスを用いることで,また電流モー ドIF･BPFは0.13トImプロセスを用いて設計することで,動作可能であった.す なわち,現在実用化されている0.13pmSi･CMOSプロセスを用いて設計するこ とで, IF中心周波数190MHzの電流モードアーキテクチャを実現可能であるこ とを示した. ′ 最後に,電流モードアーキテクチャ(受信部)の消費電力を評価した.その結果, 電流モードアーキテクチャの消費電力は約0.3Wであった.これはIF帯でADC を用いた場合のアーキテクチャの消費電力である約3.4Wの11分の1である. 以上より,本研究にて提案した電流モードアーキテクチャが低消費電力動作を 実現可能であることを示した. 本研究の成果により,電流モード回路を用いることで, ADC及びDACが不 要なソフトウェア無線用低消費電力アーキテクチャが構成可能であることを提 示するとともに,電流モードアーキテクチャを確立した.
-17-b)電流モード回路基本コンポーネントの高性能化及びFFT LSlの研究･開発 低消費電力無線通信用LSIを実現する技術として, SI回路を用いた電流モー ド信号処理があげられる.我々は,低消費電力化に有利というSI回路の特徴を 生かして, OFDM用電流モードFFTI.SIを試作してきた.電流モードFFTLSI の低消費電力化は並列の入出力構造によって可能になる.並列演算処理をする ためには,シリアル･パラレル変換(SPC)及びパラレル･シリアル変換(PSC) が必要である.電流モードSPC及びPSC回路の実現のため,主にダイナミッ ク電流メモリ回路が用いられる. 本研究では,高性能化したダイナミック電流メモリ回路を適用する電流モー ドSPC及びPSC回路を設計した.今回は,電流モードSPC及びPSC回路の フルチップシミュレーションと実測結果により,電流信号のシリアルからパラ レル変換およびその逆の動作について評価した. SI回路は,ダイナミック電流メモリ回路によりアナログ値のまま信号を記憶 するため,アナログ離散信号処理を行うことができる.ダイナミック電流メモ
リ回路には元々入出力線形動作とCharge injection errorの問題点がある.そ
れぞれの問題点はCascodeダイナミック電流メモリ回路構成とDummy MOS
SハⅤで解決した.図10に, DummyMOSSWを用いたCascodeダイナミック
電流メモリ回路構成を示す. Cadence社のAnalog Artist SpectreSを使用し, 一番良い電流伝送特性が得られるスイッチMOSとDummyMOSゲート幅の割 合を決めた. また, Current-Cut Switch回路の設計適用及びBias電流の安定化方法によっ て低消費電力化を図った.図11に,設計したCurrent･CutSwitch回路を示す. 最後に,アナログ信号とディジタル制御信号の干渉問題のためアナログとディ ジタルの電源電圧(Vdd),接地(Gnd)を分離して設計を行った.
SWlの Control Sig
･nvedeE-_E-_-_:-_5-A-jcBLatSRC;uLri;cnL De'ayJ!
sw1｢1 犯
WB
∩.ー 標6ﾇs" FTｦ ﾗ 5s(,ﾂ 6 蹠& ･6没 ﾂ nal len-COn匡亘llsMW.itchpDe.ayEu.msmy 峰 ｲ ﾖVﾖ ' ﾔ 2
CgS--19-V-I ｢- 一一---- 一一 一 ′ 一一.1 --一■ l Dig 剃 ﾉ^ ｢ー ital 冤l ll l ｣一一一一-一一.-｢---.-I CMCMCM●●CM llll .⊥…⊥‥…LH‥ー_上, Control B一ock Current-mode FFT LSl - ー - - -i- - - - -- ー - - - -L 唸6r し. 板 CM l _cM▲ ﾄ4ﾒ ----I I ● r l ノl :? ﾂ ● 一■■1--.-■■■ 白 I ｶﾂ
[可
図12:電流モードSPCとPSC 45 冒 i ヽ■一′ ′ 凵 " 偬 ￨ﾙ ﾘﾘb 劔● ヽL ■一 ⊂ qI ｣ BO U ■一 コ 0 -45 劔凵 i.1u
" 椿ﾇ 2ﾒ 劔U, I ′ ヽー
ヽ′Time(ps),
図13:電流モードSPCとPSC回路のシミュレーション結果図14:電流モードSPCとPSC回路の実測結果
設計した電流モードSPCとPSC回路は制御信号発生用のディジタル信号処 理ブロックとダイナミック電流メモリ回路によって構成されている.図12に, 電流モードFFT LSIに用いた電流モードSPCとPSCを示す. V-I Converter により,変換された入力電流信号はディジタル信号処理ブロックの制御信号に よって,順番にダイナミック電流メモリ回路に記憶され,最後の制御信号によ り,電流モードFFTLSIに伝送される. FFTLSIで演算されたデータはPSC のダイナミック電流メモリ回路に記憶され,ディジタル信号処理ブロックの制 御信号によって, Ⅰ-VConverterを通して出力される.図13は,電流モードSPC とPSC回路を直接接続した場合における,電流伝送特性のシミュレーション結 果である. シミュレータは, Cadence社のAnalogArtist SpectreSを使用し,デバイス モデルパラメータはAMSO.8pmプロセスを使用した.電流モードSPCとPSC 回路のフルチップシミュレーションにより,電流信号のシリアルからパラレル 変換及びその逆の動作が確認できた.また,図14に,実測の結果を示す.シミュ レーション結果とほぼ一致することが分かる. 100Hzの低周波数でのみ動作し
-21-たが,実測結果により電流モードSPCとPSC変換動作を確認した.
高性能化のダイナミック電流メモリ回路を適用した電流モードSPC と PSC 回路の提案により,ディジタル設計のように,信号のシリアルからパラレル変 換及びその逆の動作が可能になり,晦消費電力無線通信用LSIの電流モード信 号処理化に貢献できる.
(2)三次元実装SiPを応用したRF帯低消費電力RF DSPの開発 a)三次元実装システム･インIパッケージ(Sip)の検討 超小型高速無線通信端末の実現をEj,的として我々は高密度多層基板を用いた 異種材料統合三次元SiPを提案している.高密度多層基板として,本研究では ALIVH基板を用いた.従来のALIVH基板における信号伝送は,インピーダン スマッチングをとったマイクロストリップ及びストリップ線路を,縦型の配線 であるビアにより接続している.ビア部は導通のみを考慮しておりインピーダ ンスのミスマッチ点となっているため高周波における特性劣化の原因となる. ビア部の解析として1･4GHzの帯域でL/C等価回路モデル化が行われているが, 三次元SiPの実現には60GHz以上の帯域において特性解析及び伝送品質を考慮 した線路設計を確立することが必須である.本報告では,ビアのパッドの影響 を解析し,最適ビア構造を示す.さらに,電界の終端先が均一かつ連続である 差動型ビアを提案し,電磁波の伝搬モードまで考慮したペア配線･差動型ビア 構造における最適設計法を示す. 単一のビアにおける形状パラメータは,ビア径,パッド径,クリアランス径 がある.ビア部は形状的に不連続であるため,完全にインピーダンスマッチン グをとることはできないが,これらを層厚にあわせて最適設計することで反射 を抑えることができる.特にパッド部はミスマッチの主たる原因であり,除去 するのが望ましい.図15にシミュレーションモデルを,図16にシミュレーショ ン結果を載せる.最適設計前のモデルは導通のみを考慮したビア構造であり, ビア径200pmに対してパッドが400トIm,クリアランスが700pmとしている. 最適設計後はビア径が100pmに対してパッドを除去し,クリアランスを300pm としている.シミュレーションは実測結果とフィッティングを行った条件下に て三次元電磁界シミュレータHFSSを用いて行った.最適設計後においては全 体的に透過特性の改善がみられる.同じ条件下で特性改善後のモデルを用い, 層数を増加させた場合のシミュレーションを行った.結果を図17に載せる.層 数を増加させた場合において透過特性の劣化が見られる.これは,ビア部の電 界の終端先がビアの方向に対して不連続なグラウンド層のクリアランスのエッ ジ部であるため,電磁波の進行方向に成分を持ってしまうためである.層数を 増加させるには,ビアに対する連続かつ均一なグラウンド形状が必要となる. ビアに対する連続かつ均一な電界終端先を作るため,新ビア構造として差動 型のビア構造を提案する.差動型配線は,信号線を2本用い,一方に正の電界
-23-を,もう一方に負の電界を印加し, 2つの信号線間に電界を集中させることで 信号を伝送する.ビア部を差動型にすることで片側のビア部の電界はもう片側 のビア部に終端される.差動型ビア部の内層のグラウンドの影響をシミュレー ションした結果,差動モードを励振させる場合は内層のグラウンドの有無によ る透過特性の変化は無いことがわかった.また,差動型ビア部の電界分布をシ ミュレーションした結果,差動型ビア部の電界はお互いのビア部に集中してお り,電磁波の進行方向に成分を持たない差動モードが励振されていることがわ かる.差動型のマイクロストリップ線路からビア,ストリップ線路-電磁波が 伝搬する際にモードが変化しないことから,ビア部での差動モードは擬似的に TEMモードであると考えられる.このため差動型ビア部の差動モードインピー ダンスをビア径とビア間隔のみにより制御が可能となる.ビア径とビア端間隔 に対する差動モードインピーダンスをシミュレーションした結果を図18に示す. 図15と同じ長さで,差動型マイクロストリップ線路,ストリップ線路,ビア部 全てのインピーダンスマッチングをとった場合のシミュレーション結果を図19 に載せる.単一のビアと比べ層数を増加させた場合での特性劣化が無く,高周 波における透過特性が大幅に改善していることがわかる. 現状のビア構造の解析を行った結果,層厚に対して最適などア径,パッド径, クリアランス径を用いる事で特性が改善するが,層数を増加させた場合に特性 劣化がみられることを示した.この結果をうけ,新たに差動型ビアを提案し, ビア部を含めてインピーダンスマッチングをとることにより広帯域で良好な透 過特性をもつビア構造を実現した. 1.25mm 2.4mm 図15 シミュレーションモデル
!l i, ら I+.】】 ㌧一一｣ (㌔-.,.-.1_鳥!.''-.(.r妻 ヽ｣`` '､.1.′...Li'' ∃ ≦ ≡ ; ヽ 白ﾚB ﾂ停ﾂﾒ粐 闔ｨ耳 …≦ …! 幸i ‡ 一一 1 i 'lll'llIJ 0 20 40 60 80 1 00 【GHz】 図16 シミュレーション結果 0 20 40 図17 層数増加のシミュレーション -25-80 - ｡｡叫 ー
･ピ予後二一 唸 鰻r ｢ ∼.■′ 2 3 【間隔/ビア径】 図18 差動型ビア部の差動モードインピーダンス 20 40 60 80 1 00 【GHz】 図19 ビア付き差動型線路のシミュレーション
b) RF DSPのためのSiCMOS送信増幅器の検討 ユビキタスネットワークを実現する上で,無線通信技術は必要不可欠な要素 である.我々は,携帯端末で最も消費電力の大きく, Si･CMOS化が難しい送信 用電力増幅器の低消費電力化に関すろ研究を行ってきた.広帯域で,かつ非常 に線形性が求められるCDMA方式(IS･95, W･CDMA)の送信用電力増幅器と して用いる場合を想定し,広帯域にわたって線形性が高く,消費電力の少ない 電力増幅器を実現するためにSi･CMOS B級プッシュプル電力増幅器を提案し, 線形性と低消費電力化の両立を目指してきた.さらなる高周波動作を目指し, 高出力,高効率化を図るべく,基本に立ち返り, DC測定を行ったところ,図 20に示す通り, Idsの実測値がシミュレーション値ほど流れないという問題が明 らかになった.原因を探ったところMOS単体の櫛部からPAD部までの配線部 寄生抵抗(以下,配線部寄生抵抗)により劣化していることがわかった.また, 配線の許容電流値が想定する電流値に対して不十分な配線幅になっていること がわかった.よって,本論文では,配線部寄生抵抗がDC特性,増幅器特性に 与える影響を調べ,増幅器特性の向上を目指した配線部設計手法の提案を行う. 初めに, GSG-TEGパターンで設計したnMOS単体のDC測定を行い,BSIM3 モデルを用いた回路シミュレーション結果との比較を行った.そのチップレイ アウトを図21に示す.ただし,実測については,ゲートバイアスにパルス波に よる印加を行っており,これは配線の許容電流値が想定する電流値に対して不 十分であるためである.図22にその比較結果を示す.よくフィッティングされ ており,配線幅は許容電流値を考慮する必要があることがわかった. このことから,不十分な許容電流値であることと配線部寄生抵抗によってDC 特性を劣化させおり,この劣化から配線部寄生抵抗が増幅器特性を劣化させる ことが予想できる. Padからゲート,ドレイン,ソース櫛部までの寄生抵抗値を変化させた場合
のPout, Gain と PAE (Power･Added Efficiency,電力付加効率)について
BSIM3モデルを用いた,回路シミュレーションによって評価した.図23には 例としてRsを変化させたときのPout,Gainを示す.ゲートの寄生抵抗(Rg)を
10E2増加させたところ, Gain,PAEはそれぞれ4.4dBと28%の劣化した.また, ドレインの寄生抵抗(Rd)を10n増加させたところ, Gain, PAEは5.1dBと 48%の劣化した.さらに,ソースの寄生抵抗(Rs)を10E2増加させたとき, Gain はPldBinの劣化はあるものの特性は向上し, PAEは劣化した. Gain,PAEはト
-27-レ-ドオフの関係である.これより, Rg, Rdについては低く抑え, Rsについて は設計要求に応じてバランス設計の必要があることがわかった. 想定する電流値に対して十分な許容電流値を持つ配線幅でかつ,寄生抵抗値 をデザインルールの許す限り低減したレイアウトにした.そのレイアウトの寄 生抵抗値から増幅器特性を回路シミュレーションにより求め,当研究室でこれ まで提案してきたnMOS単体の増幅器特性の実測値との比較を行った.その結 果を表1に示す. Poutの1dB抑圧点でのPin (PldBin)の低下は有るが, Gain
とPAEの最大値は向上させることができた.この結果から提案した配線部設計 手法により,増幅器特性の向上を図ることが可能であることを示した. GSG･TEGパターンのnMOS単体について,その配線部寄生抵抗がDC特性, 増幅器特性に与える影響を評価した.その影響を考慮したMOS単体レイアウト を提案し,増幅器特性の向上を図ることが可能である. simV9=3【Ⅵ- ◆ 磐V 8耳耳耳耳耳耳耳耳耳耳耳耳耳耳耳爾 鉗鉗鉗鈔 ◆ I frﾓ ﾅeﾕfH甁 jlv] ◆ r r 0 1 2 3
Vds【Ⅵ
図20 DC特性の実測とシミュレーションの比較結果Ground
(Source)
Si9nal
(Gate)
Ground
(SJOurCe)Ground
(Source)Si9nal
(Drain)
Ground
(Source) 図21測定したnMOS単体のレイアウト図 表1これまでのレイアウトと提案したレイアウトのnMOS単体の増幅器特性 これまでのnMOS 粂+X+ﾖ蕚 2 PldBin 宕D&ﾒ 3dBm Gain最大値 6D&ﾒ 15.3dBm PAE最大値 鉄 R 78% 0 1 2 3 Vds(Ⅵ 図22 許容電流値を考慮した測定方法によるDC特性とシミュレーション比較-29-【∈gp]lnOd 3 20 0 0 1 -0 -20 -10 0 10 20 30 Pin【dBm】 Rs=OQ Rs=3￠ Rs=10E2 図23 Rsを変化させたときのPout,Gain 【皿P]u!e9 0 0 2 1
C) RF DSPのための弾性波フィルタに関する検討 ユビキタスネットワークを実現する上で,無線通信技術は必要不可欠な要素 である.近年,通信速度の高速化に伴いその搬送波周波数はGHz帯-と推移し ている.当然,無線通信端末用デバイスにおいても小型,低損失という携帯端 末に必要な要素を満たし, GHz帯動作することが必要である.さらに,通信環 境における温度安定性も重要な要素である.本論文では,無線通信端末を構成 するキーデバイスのひとつである弾性波デバイス,特に,弾性表面波(SAW) デバイスの高性能化について述べる.具体的には,高周波化の観点からSAW速 度が大きなAIN/サファイア構造に着目して,その構造における伝搬損失の低減, 温度特性の改善を目指した. 光電子デバイス分野で有機金属化学気相成長法(MOCVD)を用いた原子層 レベル超平坦化AIN膜が注目を浴びている. SAWデバイス分野においてはAIN/ サファイア構造の伝搬損失および温度特性は圧電体であるAINの膜質に大きく 依存する.特に,原子層レベルで平坦な表面を有するAIN膜が伝搬損失の低減 に効果があることから,原子層レベル超平坦化AIN成膜技術の確立を行った. 成膜法は有機金属化学気相成長(MOCVD)法である. 各成膜因子依存性を検討した結果,基板温度1200℃, ⅥⅠⅠⅠ比800,ガス流速 50-60cm/S (TMA･back･up H2流量4.0-6.Oslm,反応管内圧力301brr)にお いて高C軸配向,表面ピットフリーな原子層レベル超平坦化AINエピタキシャ ル膜を実現した.図24に表面AFM像を示す. X線ロッキングカーブ半値幅は (0002)AINで100arcsec, (10･12)AINで2300arcsecである. 確立した成膜条件を用いてAIN膜中の転位観察を行った結果,高倍率断面 TEM像からサファイア表面から10Å以内に急峻に格子緩和している過程が確 認された.さらに,断面TEM暗視野像(g=0002)を用いてらせん転位を観察 した結果, AIN膜厚0.5pm程度でらせん転位のC軸方向伝搬が抑制されている ことがわかった. AIN表面平坦性とAIN膜厚の関係を検討した結果,原子層レ ベル超平坦化する膜厚が約0.5卜mとなり,らせん転位の伝搬抑制膜厚とほぼ一 致したことから,らせん転位と表面平坦性には深い相関があることがわかった. 3次元成長から2次元成長-と変化する遷移領域を表面AFM像,および断面 TEMで観察した結果,成長初期に形成された島状の結晶粒同士が会合して,お 互いの溝を埋める形で平坦化していく過程を確認した.その様子を図25に示す. また,アレニクスプロット,成長速度とガス流速の関係から原子層レベル超平
-31-坦化AIN膜が気相反応を抑制することが必須であることがわかった. AINのようにC軸方向に対称性が見られない極性材料では,極性制御の技術 がデバイスの特性,特に電気機械結合係数の特性を決める重要な要素技術のひ とつとなる.そこで, AIN膜の極性を決めている要因を検討した.今回注目し た因子はサファイア基板の初期窒化の条件とAINの成膜時の基板温度である. 極性評価は非線形誘電率顕微鏡を用いた.実験結果を図26に示す.初期窒化し ない場合, AINは-C面成長,すなわちN極性になっている.また,基板温度 600℃で初期窒化を行った場合においても同じく N極性を示した.一方,初期 窒化温度が1200℃の場合は, AINは+C面成長,すなわちAl極性であった. さらに,初期窒化温度を1200℃のまま,成膜温度を600℃から1200℃に上げる と, Al極性強度が大きくなる結果となった.このことから,初期窒化の有無が AIN極性を劇的に変化させる要因であることがわかった.また成膜温度が極性 のゆるやかな変化を引き起こす要因であることがわかった. 原子層レベル超平坦化(0001)AIN/(0001)サファイア構造SAW特性を評価した. デバイス作製に用いたAIN膜は先に成膜したAIN膜と日本ガイシ(NGK)製 AIN膜の2種類を用いた.これらはいずれも原子層レベル超平坦化AIN膜であ る.デバイス作製プロセスはSAW波長が2.4pm以上ではコンタクト露光とRIE (ReactivelonEtching)を用い,それ以下では電子ビーム露光とリフトオフを 用いた.デバイスは基本SAW特性を評価する目的で,最もシンプルな正規型シ ングル電極としている.測定はオンウェ-ハでプローブ測定である.電子ビー ム露光を用いてSAWデバイスを作製した結果,中心周波数は5.17GHz,挿入 損失は24.2dB,メインローブ帯域幅は74MHzであった.また-3dB帯域幅内 において群遅延が一定であり,線形位相であることを確認した. 測定したSパラメータを用いて,位相速度,電気機械結合係数,遅延時間温 度係数(TCD),伝搬損失を評価した.図27に位相速度と規格化膜厚(kH)の 関係を示す.本研究で成膜したAIN, NGKで成膜したAINともに,計算曲線 から約0.7%の向上が見られた. kHの十分大きい領域において,実測値は5680 m/S程度を示した.これは従来のAIN膜が5620m/Sであることから,原子層レ ベル超平坦化膜を用いることで,結晶性が向上し,位相速度が大きくなったと 考えられる.図28に電気機械結合係数とkHの関係を示す.本研究で成膜した AIN膜, NGKで成膜したAIN膜ともに計算曲線から大きく劣化している.こ れはデバイス作製の観点からは,ライン&スペースの寸法割合が1:1からずれた ことによる可能性が考えられる.また膜質の観点からは,面内で極性反転のド
メインが存在する可能性が考えられる.図29にTCDとkHの関係を示す.本 研究で成膜したAIN膜を用いた場合, TCDは27ppm/℃と14ppm/℃に飽和し た･一方,日本ガイシ製AlN膜を用いた場合,そのTCDは両伝搬方向で9ppm/℃ と良好な温度係数である. TCDのばらつきに関しては,現在不明であるが,原 子層レベル超平坦化AIN膜の物性と⊥て,良好なTCDを有することがわかっ た. 9ppm/℃および14ppm/℃という値は実用されている圧電基板材料と比較す ると非常に優れている.図30に伝搬損失と周波数の関係を示す.本研究で成膜 したAIN膜と日本ガイシ製AIN膜を比較すると,よく一致していることがわか る.また測定周波数1GHz以下において,従来の表面平坦性が悪いAIN膜と比 べて, 1桁程度改善されていることがわかる.また`5GHzにおいては, AIN/α-A1203構造とともに高周波材料として期待されているZnO/Diamond構 造より1桁良好な値を示した.さらに,代表的な圧電基板とも同等以上の低伝 搬損失を有していることがわかった.以上のことから原子層レベル超平坦化 AlN/α-Al203構造を用し.､ることでGHz帯において低損失,良好な温度安定性を 有するSAWデバイスが実現可能である. 原子層レベル超平坦化AIN成膜技術を確立し,そのSAW特性を評価した結 果,温度安定性に優れ,低伝搬損失な5GHz帯SAWデバイスが実現可能である. Scale: Ⅹ 1000mm Y IOOOnm Ra: 2Å以下 図24 成膜したAINの表面AFM像
-33-ALN膜厚Opm A州膜厚0.013pm AIN膜厚0.030pm AIN膜厚0･043 pm
AJN膜厚0.1 LLm AlN膜厚0･162pm AIN膜厚0.203pm AIN膜厚0･33pm
Scale : X=1トLm Y=1 ト上m 図25 初期成長における表面モフォロジとAIN膜厚の関係 (a)初期窒化なし (ち)初期窒化@600℃ (C)初期窒化@1200℃ AIN成膜温度600℃ AIN成膜温度600℃ AIN成膜温度600℃ +C面< Scale: Ⅹ 5LIm Y 5トLm 図26 非線形誘電率顕微鏡による表面AIN像
【sJ∈】^lPOJa^aSeLJd 0 0 7 5 5600 【%]Lo13e-6u!ldno3 原子■レベル超平坦化(0001 )AIN/(0001 )α-Al203 Me85 本研究 NGK製 ■ □ 【1 -21 0】AIN/Il -1 00】α-Al203 ▲ △ 【1 011 0】AIN41 1 120】 α-Al20,
Conventl0naI (0001 )AIN/ (0001 )cLIAl203
Cal 【2】 【1 -21 01AJN41 -1 ∝IklTAL203 -日一一日一一[10-10】AIN/【11-20】α-Al203 2 4 6 8 10 kH 図27 位相速度とkHの関係 原子■レベル超平坦化(0001 )AIN/(0001 )cL-AF203 Meas 本研究 NGK製 + ロ 【1 121 0】AIN/[1 ll 00】α-Al203 ▲ △ 【1 0-1 0】AIN/【1 1 -20】 α-Al203 Convent10nal (0001 )AIN/ (0001 )α-AI203
Cal 【2】 [1 121 01刈N41 -1 00ト一帖 --HH-- 【10110]AINIl11120】α-AL203 2 4 6 8 10 kH 図28 電気機械結合係数とkHの関係
2 4 6 8 kH 図29 TCDとkHの関係 10 0 0 86 【3oJudd】 0 0 42 3.9Nlt!GC)A 【べ＼qP]SgOluOTltZBt2doJd (oool)AIN/(0001)sapphire 本研究NGK ■ロ【1-1001sapphire ▲▲【11-20】sapphire ConVentionalAIN/sapphire ○【1-100】sapphire ○SiO2/ZnO/Diamond XYX-quartz 十YZ-LiNbO3 0.1 0.5 1 5 10 Frequency lGHz] 図30 伝搬損失とkHの関係
添付書類(論文別刷)
-37-TOUR ： Tohoku University Repository コメント・シート 本報告書収録の学術雑誌等発表論文は本ファイルに登録しておりません。なお、このうち東北大学 在籍の研究者の論文で、かつ、出版社等から著作権の許諾が得られた論文は、個別にTOUR に登録 しております。 TOUR
