完全空乏型SOI－MOSFET

完全空乏型SOI-MOSFET

群馬大学

松田順一

項目

• 概要

– 用途、作製方法、メリット

• 完全空乏型nチャネルSOI‐MOSFET特性

– 閾値電圧（バックゲート効果、短チャネル効果含む） – 電圧・電流特性（トランス・コンダクタンスと移動度、サブスレッ シュ・ホールド・スロープ、キンク効果含む）

• 蓄積型pチャネルSOI‐MOSFET特性

– 閾値電圧 – 電圧・電流特性（サブスレッシュ・ホールド・スロープ含む）

• ボディ効果の統一的表現

（注）第60回 群馬大学アナログ集積回路研究会講演会（2007年3月26日）資料から抜粋

SOI基板の用途

• LSIへの応用（薄膜SOI） – 高速化・低消費電力 • サーバ/PC用CPU、ゲーム機用チップ • 時計用LSI • 民生用（情報機器、家電製品、無線（RF）機器、自動車） • パワーデバイスへの応用（厚膜SOI） – 高耐圧、耐熱性、耐ノイズ性、耐放射線性 • 宇宙産業、航空産業、軍関係、自動車 • 家電製品（エアコン、冷蔵庫、PDP） • センサ（MEMS）への応用 – ピエゾ効果 • 高温用圧力センサ、加速度センサ、角速度センサ（自動車） – ホール効果 • 高温用磁気センサ – CMOS/ダイオード • イメージセンサ/赤外線イメージセンサー

SOIのLSIへの応用例

• データプロセッシングCPU

– Power PC（IBM）、Optetron（AMD） • ゲーム機用CPU

– PlayStation3「Cell」CPU、WiiTM_CPU、XboxTM_360CPU • RFID（Radio Frequency Identification）チップ

– 日立μチップ0.15mm× 0.15mm、厚さ7.5μm • 高速低消費電力SoC

– Silicon on thin BOX（日立）

• DRAM（Dynamic Random Access Memory）

– 浮遊ボディ型RAM：FBC（Floating Body Cell）（東芝） – ZRAM（ゼロ・キャパシタRAM）（イノベイティブ・シリコン） – 組込み型DRAM（eDRAM）（IBM）

5

SOI基板の作製方法

• SIMOX（

S

eparation by

IM

planted

OX

ygen）

– 基本発明（１９７８）：泉（NTT)

• 酸素イオン注入

• Smart Cut（UNIBOND）

– 基本発明（１９９１）：Bluel（LETI）

• 水素イオン注入⇒ウエハ剥離

• ELTRAN（

E

pitaxial

L

ayer

TRAN

sfer）

– 基本発明（１９９１）：米原（キャノン）

6

薄膜SOI基板作製フロー

Smart Cut ELTRAN

Wafer A Wafer B Waf er A Wafer B Waf er A H+_{ｲｵﾝ注入} 酸化膜 SOI SOI 多孔質Si （陽極化成） 酸化膜 ｴﾋﾟﾀｷｼｬﾙ層 Wafer A Wafer A Waf er A Wafer B （再利用） （再利用） Wafer B Waf er A Wafer B Waf er A ｳｫｰﾀｼﾞｪｯﾄ 分離 剥離

薄膜SOI基板のメリット

項目 効果 1 素子分離構造工程簡略化 高集積化 2 寄生容量減少 高速化、低消費電力化 3 駆動能力向上 高速化 4 短チャネル効果低減 微細化 5 バックゲート効果低減 安定動作、アナログ対応 6 ｻﾌﾞｽﾚｯｼｭ・ﾎｰﾙﾄﾞ・ｽﾛｰﾌﾟ低減 低電圧動作対応 7 リーク電流減少 高温動作対応 8 耐ノイズ性の向上 アナログ・デジタル混載容易 9 耐放射線性の向上 耐環境応用

バルク/SOI-MOSFET断面

Si基板 埋め込み酸化膜 n+ _{p n}+ _p+ _{n p}+ SOI ゲート ゲート ゲート n+ _n+ _p+ _p+ pウエル ゲート nウエル p+ n+ Si基板 素子分離酸化膜 バルク SOI

9

nチャネルSOI‐MOSFET断面

ー完全空乏型ー

ゲート （フロントゲート） ｿｰｽ（N ＋ ） Ｐ ﾄﾞﾚｲﾝ（N ＋ ） 埋め込み酸化膜 バックゲート（基板） 1 ox

t

2 ox

t

y

x

t

_si DS

V

1 G

V

2 G

V

SOI深さ方向の電位分布

電位

深さ

x

1 G

V

2 G

V

2 G

V

1 s



2 s



2 s



1 x

0

11

SOI層内の電位と電界

• ポアソンの式

• 境界条件

• SOI内の電位と電界

si a qN dx Φ d   2 2                       si si a si s s si a s si si a si s s si a t qN t Φ Φ x qN x E Φ x t qN t Φ Φ x qN x Φ     2 ) ( 2 2 ) ( 1 2 1 1 2 2









₂ 2 1 2 : Si/SiO : 0 Si/SiO s si s Φ t x Φ x でのポテンシャル　 界面 ・バック でのポテンシャル 界面 ・フロント  

ゲート電圧と表面電位との関係

• ゲート電圧と表面電位との関係

• バックゲート電圧と表面電位との関係

si a depl si si si ox inv depl s ox si s ox si ox ox MS G t qN Q t C C Q Q Φ C C Φ C C C Q Φ V                 　 　　　　　ここで、 _, 2 1 1 1 1 2 1 1 1 1 1 1 1



2 2 2 2 1 2 2 2 2 2 2 1 1 ox s depl s ox si s ox si ox ox MS G C Q Q Φ C C Φ C C C Q Φ V             

閾値電圧

ーバック界面：蓄積と反転ー

• バック界面が蓄積状態の場合

– 条件：

• バック界面が反転状態の場合

– 条件：

1 1 1 1 1 2 , 1 2 2 1 ox depl F ox si ox ox MS acc th C Q C C C Q Φ V _          



状態

でも

　　注：

　

ON

2

2

2 , 1 1 1 1 1 1 2 , 1 inv th G ox depl F ox ox MS inv th

V

V

C

Q

C

Q

Φ

V













1 1 1 2 0, inv 0, s 2 F for G s Q Φ V Φ   



2 1 1 2 2 F, inv 0, s 2 F for G s Q Φ V Φ 



 



バックゲート電圧

ーフロント界面：閾値ー

• ﾊﾞｯｸ界面が蓄積開始の場合のﾊﾞｯｸｹﾞｰﾄ電圧

– 条件：

• ﾊﾞｯｸ界面が反転開始の場合のﾊﾞｯｸｹﾞｰﾄ電圧

– 条件：

2 2 2 2 2 , 2

2

2

ox depl ox si F ox ox MS acc G

C

Q

C

C

C

Q

Φ

V











2 2 2 2 , 2

2

2

ox depl F ox ox MS inv G

C

Q

C

Q

Φ

V











2 2 2 1

2

F

,

s

0

,

s

0

for

G s

Φ

Q

V

Φ









2 2 2 1

2

F

,

s

2

F

,

s

0

for

G s

Φ

Q

V

Φ











閾値電圧

ーバック界面：空乏（弱反転含む）ー

•

– 条件：

inv G G acc G G V V V V ₂  _2,  ₂  _2,







G G acc



ox si ox ox si acc th depl th

V

V

C

C

C

C

C

V

V

_{2 2,} 2 1 2 2 , 1 2 , 1









2 1 2 1

1 2 F , inv 0, s 0 for G and G

s Q Q V V

閾値電圧の式の注意事項

• 閾値電圧の式は、Siの厚みに対して反転層と蓄積

層が薄い場合に成立つ。

• 反転層と蓄積層がSiの厚みに対し相対的に厚い場

合、実効的なSiの厚みを求めるため、Siの厚みから

反転層と蓄積層の厚みを差し引く必要がある。

• Siの厚みが非常に薄い（<10nm）場合、フロント反転

層とバック蓄積層とで干渉あり。

– 移動度の低下、反転層と蓄積層間でのトンネル現象

17

I

_D

－V

_G

特性のバックゲート電圧依存性

バックチャネル ⇒A:反転、B:空乏、C:蓄積 閾値電圧一定 B:閾値電圧はバックゲート電圧に対し線型シフト a:フロントゲート電圧がバックゲート閾値電圧を低下させる （フロントゲート電圧の上昇⇒Si層内の電位の最低個所を押し下げる） By J. P. Colinge

バックゲート効果

ー閾値電圧のバックゲート電圧依存性ー

• 完全空乏型SOI‐MOSFET：

– 線型変化し、不純物密度の依存無

• バルクMOSFET

– 非線形変化し、不純物密度の依存有



₂



1 2 2 2 , 1 ox si ox ox si G depl th C C C C C dV dV    で微分 を ₂ 2 , 1depl G th V V





2 , 2 2 2 2 0 ox a si bulk B F bulk B th F B F bulk th th C qN V dV dV V V V                 　

ﾊﾞｯｸｹﾞｰﾄ電圧による閾値電圧の変化

0 2  s Φ F s Φ ₂  2



一定 一定 線型変化 実際には、表面電位がﾊﾞｯｸ界面（蓄積）と ﾊﾞｯｸ界面（反転）で一定でなく、数kT/q変化する。 閾値電圧 バックゲート電圧 完全空乏 バック界面（蓄積） バック界面（反転） By J. P. Colinge

20

バックゲート効果の比較

ーバルクｖｓ．SOIー

ﾄﾗﾝｽﾌｧｰｹﾞｰﾄﾄﾗﾝｼﾞｽﾀの駆動能力：SOI＞BULK （完全空乏型） 閾値電圧（ V ） バックゲート電圧（V） By J. P. Colinge

バックゲート効果の特徴

ー完全空乏型SOI基板のMOSFETー

• バックゲート効果は、ドーピング密度に無関係である。

• バックゲート効果は、 t

_ox2

の増大と共に減少する。

– t_ox2が非常に大きい場合（C_ox2≒0）

• 基板Siもバックゲート電圧により、蓄積、空乏、反転と

変化するが、閾値電圧への影響は少ない。

– 埋め込み酸化膜厚≫フロントゲート酸化膜厚 の場合 ⇒ 閾値電圧のバックゲート電圧依存性無視 ⇒ 閾値電圧のバックゲート電圧依存性無視

短チャネル効果

ーバルクとSOIとの比較ー

S D S D S D S D バルク SOI _{埋め込み酸化膜 埋め込み酸化膜} 1 d Q 1 d Q 1 d Q 1 d Q

短チャネル効果導出の考え方

ー完全空乏型SOI-MOSFETー

G

S

x1 x_dmax

D

D d D d S d dS DD d SS d max 1 max 1 _, d D DD d S SS x x d d x x d d  　  電位の最小箇所 : 1 x L

短ﾁｬﾈﾙ効果を考慮した閾値電圧

• 実効空乏層電荷

• 閾値電圧





） （ 比） （台形と長方形の面積 　 max 1 1 1 1 , 2 1 2 1 d a depl D S depl DD SS depl dl x x x qN Q L d d Q Lx x L d d L Q Q          _         dl depl acc G acc th depl th V V Q Q V _1, （_{2 1, 2}, _2, ）： 

短チャネル効果の例

ーバルクとSOI との比較ー

(t_si=100nm) 実効チャネル長（_μm） 閾値電圧（ V ） By J. P. Colinge

26

電流式の分離

ーバック界面状態ー

N+ (ｿｰｽ) N+ (ﾄﾞﾚｲﾝ) N+ (ｿｰｽ) N+ (ﾄﾞﾚｲﾝ) 空乏層 N+ (ｿｰｽ) N+ (ﾄﾞﾚｲﾝ) N+ (ｿｰｽ) N+ (ﾄﾞﾚｲﾝ) N+ (ｿｰｽ) N+ (ﾄﾞﾚｲﾝ) DS+DD AS+AD AS+DD IS+ID IS+DD 蓄積層 蓄積層 反転層 反転層 （A） （B） （C） （D） （E） （A）、（B）、（C）の状態 の電流式を導出

I-V特性（完全空乏型）

• nチャネルSOI-MOSFETのドレイン電流

– グラジュアルチャネル近似

                                  



 2 2 2 1 2 2 2 2 2 2 2 2 2 2 1 2 1 1 1 1 1 1 1 1 1 1 1 1 2 2 1 ) ( 2 ) ( ) ( ) ( 2 ) ( ) ( 1 ) ( ) ( ) ( ) ( ox s ox depl s ox si ox ox MS G si ox ox s G s ox depl s ox si s ox si ox ox MS G ox inv G inv s V inv n D C y Q C Q y Φ C C C Q Φ V C C C y Φ V y Φ C Q y Φ C C y Φ C C C Q Φ V C y Q V y Q y dΦ y Q L W I DS F F 　 る。 の式から以下で表され は、 ここで、 　 なる。 の式から以下の如くに は、 反転層電荷 　　　　　　   

I-V特性（B：AS＋AD）：線型領域

• 電流式：





DS ox si acc G acc G ox depl ox si F ox ox MS acc th DS ox si DS acc th G ox n s V inv n acc D V C C V L V C Q C C C Q Φ V V C C V V V C L W y dΦ y Q L W I DS F F 2 , 2 , 2 1 1 1 1 1 2 , 1 2 1 2 , 1 1 1 1 2 2 1 2 , ) ( 2 1 2 1 2 1 ) ( ) (                               



 　　　 　　　 　但し、　 　　 　　 　      0 ), ( ₂ , 2 2  G acc s  G V L Φ V ) ( 0 , 0 ) ( , 2 ) ( _{2 2 2 2,} 1 L V Φ L Q V V L Φ_s  _F  _{DS s}  _s  の場合、 _G  _{G acc}

I-V特性（B:AS＋AD）：飽和領域

• 飽和電圧：

• 飽和電流

1 2 , 1 1 2 ,

1

ox si acc th G acc Dsat

C

C

V

V

V











2 2 , 1 1 1 1 2 ,

1

2

1

acc th G ox si ox n acc Dsat

V

V

C

C

C

L

W

I









0

2 , 2 , _



acc Dsat DS V V DS acc D

dV

dI

I-V特性（A:DS+DD）:線型領域

• 電流式：

V

_G2,acc



V

_G2



V

_G2,inv

,

Q

_s2

(

y

)



0





_

_







G G acc



ox si ox ox si acc th depl th DS ox si ox ox si DS depl th G ox n s V inv n depl D V V C C C C C V V V C C C C C V V V C L W y dΦ y Q L W I DS F F , 2 2 2 1 2 2 , 1 2 , 1 2 2 1 2 2 , 1 1 1 1 2 2 1 2 , 1 2 1 ) ( ) (                       



 　　 但し、 　　　　 　    

I-V特性（A:DS+DD）:飽和領域

• 飽和電圧：

• 飽和電流



₂



1 2 2 , 1 1 2 , 1 ox si ox ox si depl th G depl Dsat C C C C C V V V    









2 2 , 1 1 2 1 2 1 2 , 1 2 1 depl th G ox si ox ox si ox n depl Dsat V V C C C C C C L W I     

0

2 , 2 , _



depl Dsat DS V V DS depl D

dV

dI

I-V特性（C:AS+DD）:線型領域

• バック界面での蓄積領域：

• 電流式





_

_



























_                 2 2 , 2 2 2 1 2 2 , 2 2 1 2 2 2 1 2 2 , 1 1 1 , 2 1 1 2 1 G acc G si ox si ox ox si ox DS G acc G si ox ox si ox DS si ox ox si ox DS acc th G ox n DD AS D V V C C C C C C C V V V C C C C C V C C C C C V V V C L W I 　　　　　　 



2, 2



2 1 1 2 1 2 2 1 2 ) ( 1 1 ) ( 2 1 , 2 ) ( for 0 ) ( : for 0 ) ( , 0 ) ( : 0 ) ( ) ( ) ( ) ( 1 1 G acc G si ox F t s inv s t inv s s t s V y Φ inv s y Φ inv n DD AS D V V C C y Φ Q y Q L y y Q y Q y Φ y y y dΦ y Q y dΦ y Q L W I DS F t s t s F                     





      　　 t

y

y





0

33

I-V特性（C:AS+DD）:飽和領域

• 飽和電圧：

• 飽和電流











_{ox si}



ox si ox G acc G si ox ox si ox acc th G DS AS Dsat C C C C C V V C C C C C V V V         2 1 2 2 , 2 2 1 2 2 , 1 1 , 1





































_            2 2 , 2 2 1 2 2 2 , 2 2 , 1 1 2 1 2 2 2 , 1 1 2 1 2 1 , 2 1 2 1 G acc G si ox ox G acc G acc th G si ox ox si ox acc th G si ox ox si ox ox n DS AS Dsat V V C C C C C C V V V V C C C C C V V C C C C C C L W I 　　　　　　　 　　　　　　　  0 , ,     DS AS Dsat DS V V DS DD AS D dV dI

飽和電流の一般形

• A（DS+DD）とB（AS+AD）との場合

• C（AS＋DD）の場合

• バルクトランジスタの場合









_{ox si}



ox si ox ox si th G ox n Dsat C C C C C C C V V L C W I           2 1 2 1 2 1 1 DD DS , AD AS 1 2     　 　 　 （複雑） の場合ほぼ同等な表現 と ：_AS _{AD DS} _DD Dsat I ：空乏層容量 ＝ 　 max , d si D ox D x C C C   

35

飽和電流比較（バルクｖｓ.SOI)

• I

_{Dsat fully depleted SOI}

>I

_{Dsat bulk}

> I

_{Dsat back accum SOI}

– (α

_{fully depleted SOI}

<α

_bulk

<α

_{back accum SOI}

)

SOI：20～30％ｱｯﾌﾟ

トランス・コンダクタンス

• トランス・コンダクタンス

– バック界面が蓄積状態にある場合

– バック界面が空乏状態にある場合



 

G th



ox n G Dsat m V V L C W dV dI g     1 ₁ 1 1





1 2 , 1 2 ,acc

,

th th acc

,

si ox Dsat Dsat

I

V

V

C

C

I



　



　







_{ox si}



ox si ox depl th th depl Dsat Dsat C C C C C V V I I     2 1 2 2 , 1 2 , ,　 , 　



g_{m fully depleted SOI}> g_{m bulk}> g_{m back accum SOI} (α_{fully depleted SOI}<α_bulk<α_{back accum SOI})

37

電圧利得

• 最大の電圧利得

• 弱反転領域でのg

_m

/I

_D

• 強反転領域（飽和）でのg

_m

/I

_D

g_m/I_{D fully depleted SOI}> g_m/ I_{D bulk}> g_m/ I_{D back accum SOI}

(α_{fully depleted SOI}<α_bulk<α_{back accum SOI})



n



ox_D n _Dox th G D m LnI C W I L C W V V I g _{1 1} 1 2 1 2 2







_     アーリー電圧 　 1 _{A, A :} D m D m in D D in out _{V V} I g g g V g I V V _{ }     





kT q nkT q dV I dI I g G D D D m



    1

38

飽和領域でのg

_m

/I

_D

比較

V_D=2.5V

移動度の比較:V

_DS

≒0の場合

• バック界面:反転に近い空乏状態

– Φ_S1-Φ_S2≒0

– E_S1,SOI≒(qN_at_si)/(2ε_si)

– |E_S1,SOI|<|E_S,BULK| ∵ E_S,BULK =(qN_ax_dmax)/(2ε_si), t_si<x_dmax – μ_S1,SOI> μ_S,BULK

• バック界面:充分な空乏状態

– E_S1,SOI≒(qN_ax₁)/(2ε_si), x₁:電位の最低点 – |E_S1,SOI|<|E_S,BULK| ∵ x₁<t_si< x_dmax

– μ_S1,SOI> μ_S,BULK

• バック界面:蓄積状態

– Φ_S1-Φ_S2≒2Φ_F

– |E_S1,SOI|>|E_S,BULK| – μ_S1,SOI< μ_S,BULK si si a si s s s t qN t y Φ y Φ y E  2 ) ( ) ( ) ( 1 2 1   

電界分布比較

ーバルクvs.FD SOIー

・基板濃度同じ⇒傾き同じ

・フロント界面での電界：Bulk>Thin FD SOI

-E -E x_dmax x₁ t_si バルク FD SOI Si内の深さ Si内の深さ

サブスレッシュホールドスロープ

ー部分空乏型ー

• 界面準位を無視できる場合

• 界面準位がある場合

 

_         ox it D C C C q kT S ln 10 1

 

_        ox D C C q kT S ln 10 1

サブスレッシュホールドスロープ

ー完全空乏型ー

• 界面準位を無視できる場合

• 界面準位を考慮した場合

 

_

_

_

















si ox ox si ox

C

C

C

C

C

q

kT

S

2 1 2

1

10

ln

 

                        2 2 2 2 1 1 1 1 1 1 10 ln ox si ox it ox si ox si ox si ox it C C C C C C C C C C C C q kT S

I

_D

-V

_G

比較（部分空乏vs.完全空乏）

n-channel device

By J. P. Colinge 100nm-thin film

ｻﾌﾞｽﾚｯｼｭﾎｰﾙﾄﾞｽﾛｰﾌﾟのSi厚み依存性

 





 ln 10 1 q kT S

S _{fully depleted SOI}< S _bulk< S _{back accum SOI} (α_{fully depleted SOI}<α_bulk<α_{back accum SOI})

Kink効果

-nチャネル SOI-MOSFET-

ドレイン電圧 ドレ イン 電流 kink

46

Kink効果の解釈１

• 部分空乏型

– ドレイン電圧増大⇒インパクトイオン化（n-ch>p-ch） • 電子⇒ドレイン • 正孔⇒フローティングボディー（低電位⇒電位増大） – ソースとフローティングボディー間が順方向バイアス » 閾値電圧の低下⇒ドレイン電流の増大（Kink効果） » 少数キャリア寿命大⇒Kink効果大

• 完全空乏型

– ドレイン電圧増大 ⇒インパクトイオン化（完全空乏型＜部分空乏型） • 電子⇒ドレイン • 正孔⇒ソース接合近辺（低電位領域） – 完全空乏によりソースとボディー間が順方向バイアス(低バリアー） – 正孔はソース内で再結合⇒ボディー電位の上昇なし（ Kink効果フリー） – 但し、バック界面が蓄積型の場合、kink効果は発生する。

47

Kink効果

（部分空乏と完全空乏での電位分布比較）

PD FD FD（完全空乏） PD（部分空乏） Before Kink After Kink 200mV/step N_a=8×1016_cm-3 N_a=8×1016_cm-3 By J. P. Colinge

48

pチャネルSOI‐MOSFET断面図

ー蓄積型ー

ゲート ｿｰｽ（P＋_{） P ﾄﾞﾚｲﾝ（P}＋_） 埋め込み酸化膜 バックゲート（基板） 1 ox

t

2 ox

t

y

x

t

_si DS

V

1 G

V

2 G

V

閾値電圧

ー蓄積型ｐチャネルSOI‐MOSFETー

• 閾値電圧： （フロント界面：蓄積開始）

– N

+

ポリSiゲート、ｐ基板

• ゲート電圧：０（OFFの状態）

– フロント界面：正 ⇒ 基板内完全空乏化

• ゲート電圧：負（ONの状態）

– 基板内と表面蓄積層をキャリア（正孔）が伝導

0

s1



Φ

i a g MS fb ox ox MS acc th

n

N

q

kT

E

Φ

V

C

Q

Φ

V

ln

2

,

₁ 1 1 1 1 ,













50

電流通路（断面）

ー蓄積型pチャネルSOI‐MOSFETー P+ _{空乏層 P}+ P+ _{空乏層 P}+ P+ _{空乏層 P}+ P+ (ｿｰｽ) P+ (ﾄﾞﾚｲﾝ) P+ (ｿｰｽ) P+ (ﾄﾞﾚｲﾝ) P+ (ｿｰｽ) P+ (ﾄﾞﾚｲﾝ) 空乏層 P+ (ｿｰｽ) P+ (ﾄﾞﾚｲﾝ) P+ (ｿｰｽ) P+ (ﾄﾞﾚｲﾝ) P+ (ｿｰｽ) P+ (ﾄﾞﾚｲﾝ) I_{bulk Ibulk} I_bulk I_acc I_acc I_acc I_bulk I_bulk （A） ' 1 1 fb depl G V V V   （F） （E） （D） （C） （B） ' 1 1 ' 1 1 & 0V_G V_fb V_depl V_G V_fb V_DS V_depl ' 1 1 1 1 fb 0 & 0 G fb DS depl G V V V V V V       ' 1 1 ' 1 1 & 0 0V_G V_fb V_depl V_G V_fb V_DS V_depl 0 & 0 _{1 1} 1 1  fb  G  fb  DS  G V V V V V ' 1 1 1 1 fb 0 & G fb DS depl G V V V V V V      ' ), ( , : t V V V V x t t x V 空乏層幅が の時の     x_d2 tsi

蓄積チャネル電流

• 蓄積電荷

• 蓄積チャネル電流：線型領域

• 蓄積チャネル電流：飽和領域



1 1 ( )



1 ) ( _{G fb ox} acc y V V V y C Q    











1 1



0 2 1 1 1 0 0 1 2 1 ) ( fb G s s DS DS fb G ox s acc V acc s L acc V V V V V V L C W I dV y Q W dy I DS        _{ }   





     　但し、 　 ） （_VDS _VG1 _Vfb1





2 1 1 1 2 G fb ox s acc V V L C W I    ） （_VDS _VG1 _Vfb1 I_acc：ｿｰｽ⇒ﾄﾞﾚｲﾝ（正）

ボディ電流（A）, （E）

• ボディ電流









dV qN y V V V C C t qN L W dV x t qN L W I a fb G si ox si ox si eff a b d eff a b body





        _{ }          ) ( 2 _{1 1} 2 1 2 1 1        　　 　 2 d si eff t x t   ） レインのフロント界面 蓄積状態（ソース～ド 　　　　 ） （ 　　　 の場合 かつ ） （ 完全空乏状態 　　　　 　　　 の場合 ） （             0 0 0 E 0 A 1 1 1 1 1 ' 1 1 d DS eff DS fb G fb G depl fb G x V t V V V V V V V V  

ボディ電流（D）













フ形成無し 　　　　　・ピンチオ 界面蓄積層無し 　　　　　・フロント ボディーチャネル形成 　　　　　 　　　　　　 　　　　 　　 の場合 かつ ）　 （                                      



2 3 1 1 2 1 2 2 3 1 1 2 1 2 1 0 1 ' 1 1 ' 1 1 2 3 2 3 0 0 D a fb G si ox si si a a DS fb G si ox si si a DS ox si eff V d eff a b body depl DS fb G depl fb G qN V V C qN qN V V V C qN V C t dV x t L qN W I V V V V V V V DS         

ボディ電流（B）













形成有り 　　　　・ピンチオフ 面蓄積層無し 　　　　・フロント界 ボディーチャネル形成 　　　　 　 　　　　　　 　　　 　　 の場合 かつ ）　 （                                       



  2 3 1 1 2 1 2 2 3 ' 2 1 2 ' 1 1 1 0 1 ' 1 1 ' 1 1 2 3 2 3 0 B ' 1 1 a fb G si ox si si a a depl si ox si si a depl fb G ox si eff V V V d eff a b body depl DS fb G depl fb G qN V V C qN qN V C qN V V V C t dV x t L qN W I V V V V V V V d ep l fb G         

ボディ電流（C）

















形成無し 　　　　・ピンチオフ で空乏層形成有り 　　　　・ドレイン端 り ロント界面で蓄積層有 　　　　・ソース端フ ボディーチャネル形成 　　　　 　　　　　　　 　　　 　　 の場合 かつ ） （                                     _{ }        





  3 1 2 3 1 1 2 1 2 1 1 1 1 1 0 1 ' 1 1 1 1 3 2 3 0 0 C 1 1 1 1 ox si si a DS fb G a si ox si si a fb G DS ox si eff fb G eff V V eff V V V eff d a b body depl DS fb G fb G C qN V V V qN C qN V V V C t V V t dV t dV x t L qN W I V V V V V V fb G DS fb G        

ボディ電流（F）









フ形成有り 　　　　　・ピンチオ 有り フロント界面で蓄積層 　　　　　・ソース端 ボディーチャネル形成 　　　　　 　　　　　　　　 　　　　 　 の場合 かつ ） （                                   _{ }       





   3 1 2 3 ' 2 1 2 ' 1 1 1 0 1 ' 1 1 1 1 3 2 3 0 F 1 1 ' 1 1 1 1 ox si si a a depl si ox si si a depl ox si eff fb G eff V V eff V V V V V eff d a b body depl DS fb G fb G C qN qN V C qN V C t V V t dV t dV x t L qN W I V V V V V V fb G d ep l fb G fb G        

全電流

body acc DS

I

I

I





フロントチャネル 蓄積電流 ボディ電流 バックチャネル 蓄積電流 By J. P. Colinge

58

蓄積型pチャネルSOI MOSFET

I-V特性（バックバイアス２種類）

１．蓄積型pチャネルSOI MOSFET ⇒通常負のバックバイアス印加：ボディ電流増大 ⇒ボディ電流による高移動度（蓄積型の場合） ２．蓄積型nチャネルSOI MOSFETにも適用可能 ⇒ゲートがp+またはn+でも可能（但し、n+の場合、負の閾値電圧） t_si=100nm, N_a=4×1016_cm-3 By J. P. Colinge

サブスレッシュホールドスロープ

ー蓄積型ｐチャネルSOI-MOSFETー













 

                                                     2 2 2 2 1 1 1 1 2 1 1 1 2 2 2 2 2 1 1 1 1 2 1 1 1 1 ) 10 ln( , , 1 1 , , ln ) 10 ln( ox si ox it ox si ox si ox si ox it si s s si s s s ox si ox it ox si ox si ox si ox it s s si s C C C C C C C C C C C C q kT S S t F Φ Φ t F Φ Φ Φ C C C C C C C C C C C C Φ Φ t F dΦ d kT q S 　　 は以下となる。 となり、 したがって、 数となる。 に弱く起因し、ほぼ定 は たいていの場合、 　

60

Sのバックゲート電圧依存性

（ｴﾝﾊﾝｽﾒﾝﾄｎﾁｬﾈﾙ） （蓄積型ｐﾁｬﾈﾙ） ﾌﾛﾝﾄ表面反転電流 ﾊﾞｯｸ反転電流 ﾌﾛﾝﾄﾎﾞﾃﾞｨ電流 ﾊﾞｯｸﾎﾞﾃﾞｨ電流







 ln(10) 1 q kT S



₂



1 2 ox si ox ox si C C C C C   





1 1 2 ox si ox si ox C C C C C   

ボディ効果の統一的表現

ーｻﾌﾞｽﾚｯｼｭﾎｰﾙﾄﾞｽﾛｰﾌﾟー

• 弱反転領域の電流

• サブスレッシュホールドスロープ

チャネル間容量

ゲート

グランド間容量

チャネル



























   

:

:

1

1

,

exp

CH G GND CH CH G GND CH GS DS

C

C

C

C

n

nkT

qV

I



 

q

nkT

S



ln

10

カップリングを表す容量モデル

ーバルクMOSFET－

• A：バルクMOSFET（強反転）

• B：バルクMOSFET（弱反転）

depl d si GND CH ox CH G

C

x

C

C

C

max







 

　



depl d si GND CH ox CH G

C

x

C

C

C







 

　



ox C channel : 1 s  depl C g V A, B

63

カップリングを表す容量モデル

ー完全空乏型SOI‐MOSFET－

• C:完全空乏型SOI-MOSFET （バック蓄積） • D:完全空乏型SOI-MOSFET（バック空乏） • E:完全空乏型SOI-MOSFET（バック反転） 1 ox C channel : 1 s  g V



₂



2 1, CH GND si ox si ox ox CH G C C C C C C C _  　 _   si si si GND CH ox CH G C C t C C _  ₁,　 _   



₁



　 ₂　 1 si ox , CH GND ox ox si CH G C C C C C C C _   _  si C 2 s  C D E 1 ox C channel : 1 s  g V si C 2 s  2 ox C 1 ox C 1 s  g V si C channel : 2 s  2 ox C

カップリングを表す容量モデル

ー蓄積型SOI‐MOSFET－

• F:蓄積型SOI‐MOSFET（弱反転）









 

 





 

最小電位の深さ 　　　 　　　 　　　 　　 　　 : min min 2 min 1 2 2 2 2 1 1 1 1











x x t C x C C C C C C C C C C C si si si si si ox si ox si GND CH ox si ox si CH G          Cox1 1 s  g V 1 si C channel : min  2 ox C 2 si C 2 s  F