AND9957/D 3 相 PFC コンバータ オンボードチャージャ (OBC) 向け

オンボードチャージャ(OBC)け 3PFCコンバータ

AND9957/D

でがしているで、バッテリチャ

ージャの がますますえています。のおよ

びのというから、

3 はに

べて｢

3

｣のパワーをできるとえられています。

で する 3 PFC

ボードは、シリコンカーバイド

MOSFET

をベースにしたオンボードチャージャシステムの

'のステージの(であり、システム)の*+とBOMの, につながります。

このボードの1は、ボード+の- デバイスに!

にアクセスして、12にのテストや"4をできるように することでした。この#5ボード(EVB)の6、フォームファ クタの$を%にしているわけではありません。

システム

• &いf s ':(60〜140 kHz)

• &い)(f s 100 kHzに98.3%)

•

;い<':(167〜265 V

PH rms)

•

=>*

• ³ フルブリッジA(B

Figure 2. Topology − High Level

VOLTAGE SOURCE INVERTER

V

DC

SAH

SAL

SBH

SBL

SCH

SCL

Figure 1. Board Photo

www.onsemi.jp 2

Figure 3. 3−Phase PFC Block Diagram

VOLTAGE SOURCE INVERTER 24 V

24 V

Power Grid

Earth

EMI Filter

MC UDIGIT AL

OpAm ps

3.3 V

Current Sensor

OpAm ps

3.3 V DC B US

OpAm ps

Isolated Gate Driver Isolated Gate

Driver Isolated Gate

Driver Isolated Gate

Driver Isolated Gate

Driver PWM, EN, FAUL T

(from & to MCU) Isolated Gate Dr iving HS

DCDC

Relay, FAN

DCDC

Gate Dr iver

DC BUS 24 15

DCDC

OpAmp 5

DCDC

Dig, OpAmp 3.3

15 V

DCDC

Analog Off 1.65

Microcontroller / DSP MC UAN

MC UAN

MC UAN

Gate Dr iver Fault Mngm (Logic)

CAN Interface To BMS

3.3 V

3.3 V 5 V 3.3 V

3.3 V

アプリケーション

/

の"

CD%な)Eを

Figure 3

に*します。ここです るボードは、)E4+の,-でのテストの12Fを GHI.としており、JKやLMを

にしたものではありません。

このボードのNは/であり、

50 Hz

O0Pの

3 を<コネクタにすると、 PFC

トポロジ のF1により、TバスコンデンサVが+Wし ます。

MOSFET

をX2するブリッジレス

PFC

は、-

MOSFETにZ3フリーホイールダイオードが]^す

るため、<からTまで1つの(パスを_4し ます。-MOSFETがすべてオフの6、このボード は

3 ダイオードブリッジに/できます。A(

`の<

AC Vは、Vのabと、 MOSFET

の ボディダイオードの5>*Vにcづき、4+6み レベルに74されます。ただし、この(では<d にeなくとも

167 Vrms

がfgされていることをh としています。このため、

2

つの8なるラインをj

9する 1

kのlmが、:<(をn;するopを<

たします。バスVが

400 V

に=すると、

2

スイッチ フライバックコンバータがNをqします。フラ イバックコンバータは

24 V

をし、ついでr>の

DC/DC

レギュレータがuの?vにw なVレベル

のVを3xして、デジタルy@およびアナログy

@にします。

MCU

はウェイクアップすると、-

ADC

チャネルの オフセットVをABするほか、バスVのCDや

<VのEFをい、<VにcづいてV のO0PとGKを4します。これらのGKをシス テムのcHGとして､JKをうことになりま す｡

DC

バスVが€になると、

MCU

はリレーにl mをバイパスするコマンドをし、TバスV のさらなる+WをMƒします。ただし、このV gbは、A(`の<Vab

√6∙V PH,RMS

よりいく らかLさくなるはずです。

MCU

はバスVがび€になるまで„Nし、€

になると

700

3

V

を…としてバスVのn†を qします。この…はrステップ‡ではˆし ませんが、パラメータされたŠOに‹って、€P +WジェネレータがQ…

700

3

V

へとバスVをŒき +げます。

この

PFC

はR(イベントにし、

NCV51705

ゲー トドライバの

DESAT NSをT2した、 1

kのハード ウェア_UNSをVしています。このボード+で は、NVHL080N120SC1 シリコンカーバイドMOSFET

(N

チャネル､

1200 V ､ 80 m W､ TO247−3L)

のWFにcづ き、50 Aのスレッショルドが74されています。

この_UNSにX’するすべてのフォールトライ ンをY6して、MCUへの1の<を3xします。

この<は

PWM 3xにするハードウェア“Z”•

のopを<たします。[–\—のリセットは、

GUI

からするリセットコマンド、またはパワーダウ

ン

/

パワーアップシーケンスのみであり、c%に

HW/SW

リセットを™šします。

Figure 4

に、ハイレ ベル

SW

Nの) を*します。

Figure 4. Flow Diagram of Preliminary Steps before Activating DC Bus Voltage Regulation CONTROL HANDLER

(FLOW DIAGRAM BEFORE STARTING THE OUT VOLTAGE CONTROL ALGORITHM)

IDLE

(Ini�aliza�on)

ADC OFFSET VERIFICATION

INRUSH RELAY Adc offset

validated

vBus¹ not

stable INRUSH OVER vBus² not

stable DC BUS

VOLTAGE_CONTROL (normal behavior)

vBus² stable

FAULT HANDLER

(DESAT FAILURE FEEDBACK MANAGEMENT)

NO_FAULT

FAULT TEMPORARY

FAULT PERMANENT RESET FAULT

TMR_EXPIRED &&

fault_cnt < NUMBER OF THR. FAULT ERROR

STOP

Wait 5 sec.

アプリケーションがDC BUSVn†›に<る と、[–イベントが3していない6、

MCU

は]

^>*n† (FOC)

によるVn†アルゴリズムを

します。

このn†アルゴリズムは‡?ループが(xvを n†するモータn†>Ÿに ています。¡?ループ はバスVをn†します。

PFC

のは、-の

Vと-の(ので0°の¢£を_4することな ので、V¤4NSは

D _(にして¥きかけ

ます。

Q _(は 0

に74されます。

D _は｢ ACTIVE

(

¦)

) ｣xvを`すのにし、 Q _は｢ REACTIVE

( a) ) ｣xvを`します。 Figure 5

に、n†アル ゴリズムのブロック§を*します。

www.onsemi.jp 4

Figure 5. Control Block Diagram VOLTAGE

REGULATION V

BUS,REF

V

BUS,MEAS

CURRENT REGULATION I

D,REF

V

A,REF

I

_Q,REF

= 0 I

_Q,MEAS

MODULATION FOR DUTY CYCLE

GENERATION

V

_B,REF

V

_C,REF

d

A,REF

d

_B,REF

d

_C,REF

V

_BUS,MEAS

ANALOG

SENSING V

BUS

, V

PHASES

, I

PHASES

I

D,MEAS

ϑ

VOLT

I

D,MEAS

I

Q,MEAS

V

BUS,MEAS

ϑ

_VOLT

n†アルゴリズムのためにサンプリングされ るアナログ"4…は、¨©のとおりです。

• ( (3 bY )

•

ラインV

(3 bY )

。<コネクタにªcポイント が]^しないのでラインVを"4

• DCバスV

ライン«のVをX2して、ACVフェーザ のdの¢eが4されます。fに､このGKqをX

2して､(のg­を0°で¤4させます。これが PFCの®なopです。このV¢eをX2し､クラー

クˆ¯とパークˆ¯をして°4%なABC±b cHから、yhb

DQ

フレームに²り³えます

(PFC

の6、

D _はVフェーザのabを™šする )

。

θを´µできているので、すべてのi%"4… を

DQ b

‡で

`j

できます。このような

/

に よ り

､ A

に

! k

な

PI/PID

レ ギ ュ レ ー タをX

2

できます。ここでlmの4+をnoすると､

PID

は

Proportional Integral and Derivative ( (、pv、¶

v

)

¤4のlmで、これらをqにまたはrみ6わ せてbに$2できます。いかなる6でも、¤4 させるNBの·=XPにcづいて$²なs¸tがu まります。

1

kの4PをcH"4…として¹4した6、

PI

レ ギュレータはAかに)<%な¤4をってv£を

0にすることはできますが、ACcH"4…を¤4

するSはありません。いずれの6も、PIのルー プº»bと¼wのでx½なトレードオフを

jする$²なシステム¤4FをA_するには、PIレ

ギュレータのキャリブレーションがw です。(

ループ

(

‡?

)

の&y¼wと、¡?ループ

( V )

の¼w

yK¿©をÀÁするのがrz%です。

Figure 7

に、V6みn†ループの{|な§Ÿを*

します。このようなn†ループは、

s

¸された

PWM

ˆ}O0PにX’なく

20

3

kHz

でNします。W 4の

PWM

カウンタ…で

ADC

ペリフェラルをトリガ する%でÄÅÆ5が]^しますが、PWMO0Pは n†O0Pからほぼqcしています。

このÆ5をX2すると、~Pの(のでx½ なX’をÇできます。€MªcをÇつスター j9の3bの6、(6‚のƒ…が0に„しく なることがÀÁされます。

この(でs¸されたMCUはArm

^® M3をベースとす

る…2Èです。クロックO0Pは84 MHz、Ɇ<

チャネルÊきr

S/H

および

ADC

、

1 MSPS

、

12

ビ ットv‡SをWÌとしています。

1

yの

ADC

ˆ¯の

g­はおよそ 1 m s

です。

-に(れˆむ(‰は､ŠみÍりg­､&y

PWM

O0P、ƒ%なスイッチの›、WVインダクタ ンスがÎÏで、ごくのうちにbにˆする

ƒSFがあります。したがって、このようなЋが

3しやすいをÑÒするために､ 3

つの>9した

PWM

Åにわたって(がサンプリングされます。

これは、$²なNSをA_するためにs¸できる L

PWM

O0Pは、n†>Ÿの

3

つまり

60 kHz

にな ることを™šします。もちろん、M1

PWM

O0 Pも]^し、140 kHzです。このn;をÓ<するŒ

は、Ôたな"4のためにADCペリフェラルをKト リガするhに、-PWMÅで"4をうのにw な

„Nが]^するためです。

Figure 6

に、このn;

のŽ`にあるŒを*します。

Figure 6. Main Peripheral Interaction and Control Algorithm Execution

time CNTRL

INTERRUPT f

_CONTROL

time

f

PWM

counter for PWM

duty cycle generation

Trigger ADC ADC

Trigger ADC

Trigger

ADC TRAPT

SAVE ADC

ADC TRAPT

SAVE ADC

ADC TRAPT

SAVE

ALG ORITHM ALG ORITHM ALG ORITHM ADC ALGORITHM

PERIPHERAL ADC ACTIVITY

Phase current sample : IA or IB or IC Line to Line voltage sample :

VAB or VBC or VCA DCLINK voltage sample :

VDCBUS

Value sampled previous period are now used in the control algorithm

Figure 6からvかるように、ÔしいADCトリガを できるのは、アナログ"4…が3y((1y、V 2y)サンプリングされ、<データレジスタをメモ

リに‘するために

ADC

から

CPU

にˆ¯QÕpりˆ

みがされ、

ADC

がÔしい"4をうHÖができ たときです。-Æ5には’

3.5 m s

を します。

3

yの

PWM

Åが“Rした`、ŠみÍり>ŸをK'Å するÔしいn†pりˆみが3するまで、

ADC

がト リガされることはありません。

1

yのn†Åªにהされた"4…は、fにX2

ƒSなn†ÅにX2されます。

ADC

からアナログ

"4…がサンプリングされたときから、n†>Ÿで

その…が1%にX2されるまでに、ØAなg­が ]^します。ただし、このようなg­はJÙされま せん。そのŒは、® なNO0Pがs¸された n†O0PのOÅをbに©yっているためであ り、<%にこのg­はaDできる…としてÚわれ ます。

ADC

から"4…がÍÛできたで、n†のV は

Figure

37のように؇になります。

Figure 7. Control Algorithm, Detailed Description

ADC MEASUREMENT

&

POST-PROCESSING vBus

iPhas es

vLine Voltage

Ramp

VBUS,TARGET VREF +

-

Adapta�ve DREG

VBUS,LP F

LPF

ABC → DQ

ϑEST

PIREG

+ +

ID,REF+ - ID,EST

IQ,EST

VBUS,LP F

IQ,EST

ID,EST

fEST, ϑEST

PIREG

IQ,REF= 0 ₊

- PIREG

VD

VQ

CROSS COUPLING

+ -

+ VD

+ -

-

VQ

VD,REF

VQ,REF

DQ → ABC

MODULATION STRATEGY

1. Sinusoi dal 2. Sin + 3^rd Harmonic 3. SVM 4. FBM 5. FTM 6. Discon�neous 1 VA,REF

VB,REF

VC,REF

vBus

DutyCycle_A DutyCycle_B

DutyCycle_C

www.onsemi.jp 6

+•したように、ˆ}O0Pは

60 kHz

〜

140 kHz

の

でs¸でき、これがシリコンカーバイド MOSFET

をX2するÜです。もちろん、システムNの

からいえば、スイッチングO0Pを&くすると、

スイッチングÝÞがきくなります。その<、

ダイの–‰がかなりÉくなり、—K+Wにßって

R _DS,ON

もgするためӘÝÞもきくなります。

このため、‹™はボード+にファンをVしてš›

し、

SiC MOSFET

をÍりÊけたヒートシンクをœ9

%にáâする>をÁ4してきました。ファンをž

するのはMCUですが、jではそのyKは°4 されています。¦)にcづくファンyK}

AもVƒSです。この6、‰はI

D,REF

にK(します。

ÝÞを¿しシステム)を*+させるために、

ãのž>ŸをVすることもƒSです。<を

’したセクションに{|なäåをæoします。

ハードウェアの"

このシステムは

2 Ÿのボードで xされます。 1 Ÿ

は

4

çボード、もう

1 Ÿは 4

çn†ボードです。

ボードには､¨©の?Èがèoされています。

•

<をバスVにˆ¯するためのCy@

(

リレー、

WVインダクタ、

SiC MOSFET

、

DC

バスコンデン サ

)

•

アナログéêのコンディショニングにX2する

1 fy@ (5 V ':へのˆ¯にX2 )

• ¹

kのファンとそのžy@

•

ゲートドライバサブシステム

(MOSFET

ごとにĄ

y@をV

)

• &Vから 24 V

にˆ¯する

DC/DC

コンバータ

•

スイッチングノードでループ¡をLするví Mコネクタ

n†ボードには¨©の?Èがèoされています。

•

マイクロコントローラおよび

(

シリアル˜é“で の

) €Mプログラミング2y@

• ^{Figure 3}

に*すように、

24 V

から-

DC Vレベ

ルへのˆ¯

• ² fアナログéêコンディショニング。ボー

ドから<をïけÍり、

3.3 V ':に}A

•

ゲートドライバからð¢したフォールトéêをñ

Œするロジックゲート

• ボードに6わせた LED

およびvíMコネクタ ファンファンには¨©の

2

のピンがw です。

• ^FAN_ON_OFF ：このピンを High

に74するとファ ンに

24 V

がされます。

• FAN_PWM：これはパルスbˆ}ピンです。デュ

ーティを&くするとファンyKが+Wし、ón

˜i‰がgします。

リレーリレーのレイアウトは、ô<にボード+に

Vされている

13.6 Wのlmが:<(をn;

することをÁ4しています。このlmを²り¤すに は、

INRUSH_OFF

ピンの74をデジタル…の

High

に

²り³えます。ô<にこのピンは

Low

に'Å されます。

ゲートドライバシステム

このボードには、

6

kのゲートドライバがm ¥ でVされています。-ドライバは、€M

DC/DC

コンバータ、デジタルアイソレータ、

NCP51705

ゲー トドライバで xされています。

NVP51705

は、

SiC

MOSFET ž2のö2デバイスです。-セクション

には、2つの<と1つのT(ゲートドライバから¦

た6。MCUdからは2つの<および1つの<) の3のデジタルピンがあります。MCUは､-ドライ バにディセーブルéêをするw があります。

このéêはd、PWMéêの÷h<およびPWM éêDを`します。

MCU

はフォールトピンをEF するw があります。このピンは、ゲートドライバ レベルの[–\—を`します。

ゲートドライバのNをよりØAにŒ‡するに は、

onsemi.com Web

サイトで<Æできるゲートドラ イバのデータシートをø§してください。

ゲートドライバで[–が3すると、ゲートドラ イバは

PWM

Tを%にディセーブルにします。

フォールトピンは

MCU

に[–\—を˜FするのにX

2されます。このような[–が3するのは、˜ù

はR(イベントがÎÏです。ただし、それ¨¡の

8ù\—によってトリガされるƒSFもあります。

[

–イベントが

3

すると

､ゲートドライバに PWM

éêがされなくなり、ディセーブルピンが びアクティブになります。

-ゲートドライバのフォールトピンは、

6

kの<

をÇつ

1

kの｢

OR ｣ポートに”’されます。ついで、

これらをrみ6わせた<を`す

PWM_FAULT

が、

MCUでÜ2ƒSなハードウェアPWM[–ピンにj 9されます。

ゲートドライバのNSをディセーブルにするため に、DISABLEピンはHIGHに'Åしなければなり ません。n†>Ÿが、¦)なデューティサイクルä åをšTƒSな›になると、DISABLEをLowに7 4するw があります。

テスト¨©のテスト<は、ボードに

230 Vrms ､ 50 Hz

を して3xされたものです。

n†アルゴリズムは、

100 ns

のデッドタイムを7 4して、

100 kHz

のスイッチングO0Pをするよ うに xされました。X2されたWVインダクタ は、€úインダクタンス

330 m H

のものです。

MOSFET

をžするゲートlm…は、ソースに

223W、シンクに4.73Wで、(に¨©のスイ

ッチングWFを_4しています。

Figure 8. Switching Speed Low Side SiC MOSFET PWM

にXする¨々な>ŸがVされテストされま

した。これらの->Ÿは、¿O0エンベロープがT ターゲットに©‹しているにインダクタで

3する&O0(リップルにüªをýぼします。

この(リップルは

PWM

O0PとバスVにXし ますが、ゼロシーケンスVからもきなüªをï けます。ゼロシーケンスVは、

PWM

Ūにイン ダクタ両«で3xされるVにüªをýぼします。

Figure 9. Tested Modulation Strategy

VAM = VA0 − VM0

www.onsemi.jp 8

Figure 10. Efficiency Results @ f

_PWM

= 100 kHz

`に、

PFC

ボードを

100 kHz

でNさせ、不>9タイプ

1

ˆ}>Ÿをs¸した6のシステム)の<を

*します。

Figure 11. Efficiency Results @ f

_PWM

= 100 kHz 97

97.5 98 98.5 99

2E+3 3E+3 4E+3 5E+3 6E+3 7E+3 8E+3 9E+3 1E+4

EFFICIENCY [%]

OUTPUT POWER [Watt]

onsemi, , and other names, marks, and brands are registered and/or common law trademarks of Semiconductor Components Industries, LLC dba “onsemi” or its affiliates and/or subsidiaries in the United States and/or other countries. onsemi owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property.

A listing of onsemi’s product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent−Marking.pdf. onsemi reserves the right to make changes at any time to any products or information herein, without notice. The information herein is provided “as−is” and onsemi makes no warranty, representation or guarantee regarding the accuracy of the information, product features, availability, functionality, or suitability of its products for any particular purpose, nor does onsemi assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Buyer is responsible for its products and applications using onsemi products, including compliance with all laws, regulations and safety requirements or standards, regardless of any support or applications information provided by onsemi. “Typical” parameters which may be provided in onsemi data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. onsemi does not convey any license under any of its intellectual property rights nor the rights of others. onsemi products are not designed, intended, or authorized for use as a critical component in life support systems or any FDA Class 3 medical devices or medical devices with a same or similar classification in a foreign jurisdiction or any devices intended for implantation in the human body. Should Buyer purchase or use onsemi products for any such unintended or unauthorized application, Buyer shall indemnify and hold onsemi and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that onsemi was negligent regarding the design or manufacture of the part. onsemi is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

PUBLICATION ORDERING INFORMATION

TECHNICAL SUPPORT

North American Technical Support:

Voice Mail: 1 800−282−9855 Toll Free USA/Canada Phone: 011 421 33 790 2910

LITERATURE FULFILLMENT:

Email Requests to: [email protected] onsemi Website: www.onsemi.com

Europe, Middle East and Africa Technical Support:

Phone: 00421 33 790 2910

For additional information, please contact your local Sales Representative

◊