井上和 勇＊ The Development of High Eflliciency Booster Circuit Suitable for Embedde d Power Supply On IC by using PSpice

井上和 勇＊

The Development of High Eflliciency Booster Circuit Suitable for Embedde d Power Supply On IC by using PSpice

Kazuo INOUE ik

 Reoently semioondudDr technology has advanoed， an（i both digital circuitS and副og（血℃ui船have be。ome・tO・be・fabri（）ated・on・one（hip． lt iS impo】ftant tO invesdgate aii analog（血℃㎡t design as we皿as a digital 血℃Uit fu）m suCh a ba（㎏round． In出is paperもhe Ilew analog booster ch℃uit is p■oposed tO be｛fkbricated

h1ωadigiUl Ch［ip．［［he booster can generate an output voltages七wo t血es h塘her七han a conventio】2al one， hke a （血ε卿 punlp booster． The booster adoPお bo七h 七he charge pump teChnique and the se】des para皿el alternatiing switched capacitor te（imique． ［IEhe （irwit is simulated by PSpice sofi］ware．  lhe theoretical analyses and si皿ulation resUltS show the effectiveness of the proposed dr℃Uit， The proposed booster沁

suitable for embedded power supply aircuit in MOS IC．

Key words ： charge pump， swimbed capacitor， non ground connection tzype switch， rush curTent ripple

1．緒  言

 高専における物つくりの教育の一環として，集積回 路化を前提とした電子回路の設計に取り組んだ．近年 集積回路の発達によりデジタル系とアナUグ系の回路 が同一チップ上で混載できるようになり，デジタル回 路の設計と同様アナログ回路の知識をもった技術者の 養成が重要になっている．このような背景からデジタ ル回路と混載されるアナログ系のオンチップ電源用の DC−DCコンパ・一一一・タの研究を卒業研究のテーマとし て取り上げ，また回路設計に欠かすことのできないシ ミュレータとしてPC上で実行できるアナログ回路検 証用ソフトウエアPSpiceを導入し回路解析を行った．

 集積回路において，電源電圧を内部発生させブロッ ク毎に最適電圧を使用するニーズが高まっており，各 方面で昇圧用および降圧用オンチップ電源回路の研究 が行われている．一般に昇圧回路はチャージポンプ型 昇圧回路（以下従来回路1と記す），および直並列切替

えスイッチトキャパシタ型昇圧回路（以下従来回路2 と記す）があるが，最近これらの方式を基本型として 出力電圧のリプルの低減を図った研究，起動時の突入 電流の低減を図った研究，出力電圧の発生の値を可変 設定できる考えを導入した回路方式等の研究がなされ

ている．またこれらの研究は集積回路に内蔵すること を考慮されているものが多い①一一（4＞．本論文では，先ず

従来回路について解析を行い，次に新しい昇圧用DC

−DCコンバータを提案し理論式を導出しシミュレー ションでその有用性を確認する．提案のDC−DCコ ンバータは従来回路1と従来回路2の双方の技術を時 分割的に融合することにより，従来回路に比べ2倍以 上の高い昇圧電圧をえられるものである．また，この 方式は昇圧用キャパシタの容量値の総和を小さくでき，

集積化した場合容量の全体のチップ面積に占める割合 を小さくでき，チップ面積の軽減につながるものであ

る．

2．チャージポンプ型昇圧回路と直並列切替えス  イッチトキャパシタ型昇圧回路の動作  従来回路について動作を説明する．

＜2．1＞チャージポンプ型昇圧回路（従来回路1）

 図1に単位回路をn段接続した回路図を示す．この 回路は電源電圧Vs，単位回路のダイオードDi，およ び昇圧用キャパシタCiからなる． Ciにはパルス電圧

φ，Ci＋1には反転パルス電圧φが印加される．定常状 態における出力電圧Vn1は次の式（1）となる（3）．

 原稿受付 平成12年8月31日

＊情報工学科

Vnl＝n× （Vs一 Vd） ^（1）

ただし，ダイオードの障壁電圧をVdとする．

津山高専紀要第42号  （2000）

n耳

Φ一Φ

︒覗  刊  G d

MTT−Φ 訳G i

D↓丁鴨一︑潔﹁墨丁⊥ ﹁  鴨

      ホ      マ。      Φ       Φi     Φi＋1      Vo    ㌔  

Φ

   Φi＝Φ（i：奇数）， ΦiニΦ（i；偶数）

      （a）       （b）

  図1 チャージポンプ型昇圧回路（a）

     および駆動パルス波形（b）

Fig．1 Charge pump circUit（a）and driv血g pulse     wavefbrm（b）

CLOCK W

）e一 Tc el     ￠2

   滞ぎ

Vs

D1 Dト1 Di  立Dn

 2

Cl  2ci−t ci

2 Cn

尉→L﹁㎞

1 1 1 1

c ^R

＜2．2＞ 直並列切替えスイッチトキャパシタ型昇圧      回路（従来回路2）

 図2に回路を示す．単位回路は昇圧用キャパシタCi，

電源側と接地側にスイッチSW 1と非接地型のスイッ チSW2で構成される．定常状態における出力電圧Vne

は式（2）で示される④．

Vne ＝＝ n ×Vs ^（2）

      笹≡ SWi

図3 改良型直並列切替えスイッチトキャパシ      タ型昇圧回路

Fig．3 lmproved series parallel altemating SC

   booster

 を用いる．n段からなる出力電圧Vn3は式（1）と同じ 次ぎの式（3）となる．

Vn3＝n× （Vs一 Vd） ^（3）

 本論分では従来回路2の代わりに，主にこの改良型 を用いて他の回路との特性比較検討を行う．

 この回路は効率がよいこと，入力と出力を逆に接続 すると降圧回路になる等の融通性を有する．一方電源 投入時n個のキャパシタが同時に充電されるため突入 電流が大きい，定常動作時でもスイッチング毎に発生 するスパイク電流が大きい，また非接地型のスイッチ SW2の駆動回路は他の回路から絶縁する必要がある

等の課題が残されている（4）．この問題を解決するため，

本論文では従来回路2に対し図3の改良型回路を示す

（以下従来回路2改と記す）。電源側スイッチSW 1と してダイオードDiを用い，非接地型スイッチSW2と してPチャンネルMOSFETを用いる． Pチャンネル MOSFETのソース端子は電圧Vs以下となるため，ゲ ート端子に電圧OVまたはVsの電圧を印加することに より容易に導通と遮断ができ，他の回路との絶縁を必 要とせずキャパシタの直並列切替えを行える利点があ

る．接地側のスイッチSW1はNチャンネルMOSFET

Vs

  ke Tc 一一）I

CLOCK工＝ma」

     キぎ

1

1

1 1

2

1

 2

c？  2ci−t ci

1

cn

尉→しr覇

1

2 c ^R

       一［1］一 iii Sw i

図2直並列切替えスイッチトキャパシタ型昇圧回路

 Fig．2 Series parallel alternating SC booster

3． 提案の昇圧DC−DCコンバータ

 従来回路1の出力電圧Vn1は式（1）で表され，従来 回路2改の出力電圧Vn3は式（3）で表されるが，出力 電圧を増やすためには単位回路の段数nを増やす必要 がある．この場合昇圧用キ・ヤパシタCi．の数も増え集 積回路に内蔵した場合キャパシタ形成によるチップサ イズ増大を来す恐れがある，この粋な見地から提案す るDC−DCコンバータは従来回路に比べ出力電圧が 2倍（または2倍以上）高く発生できることから，従来 回路の約112の単位回路の段数（昇圧用キャパシタの数 は約112）で従来回路とほぼ同等の出力電圧をえられる

（5）．

〈3． ！＞動作原理

 基本回路を図4に示す．本方式は3相クmックφ1，

φ2，φ3を用いφ1期間でスイッチSW1を，φ2期 間でスイッチSW2を導通をさせチャージポンプの動 作を行い昇圧用キャパシタCiを充電する．φ3期間 にスイッチsw3を導通させ充電されたキャパシタCi を並列から直列に接続変換し昇圧する．非接地型スイ ッチSW3としてPチャンネルMOSFETを用る（駆動 回路は図5に示す）．今iを奇数とすると図4の回路で

i段目のキャパシタCiにおいて，φ1でスイッチSW1 が導通接地し前段（i−1）からダイオードDiを通

りキャパシタCiを充電し，φ2でスイッチSW2の導 通によりキャパシタCiの端子がVsに接続され，ダイ

Vs To

3Hll 121 111 12t tu va ¹

R

一［1］一E SWi

図4 提案の昇圧DC−DCコンバータ（i；奇数）

  Fig．4 Proposed DC DC booster

オードDi＋1を通じ次段のキャパシタを電圧Vsポンプ アップする（iが偶数の場合スイッチsw1がVsに，

スイッチsw2が接地に接続される）．キャパシタCi の両端に蓄えられ発生する電圧Vmiはチャージポン プ型と同じ電圧のVmi＝i×（Vs−Vd）となる．またφ 3期間における出力電圧Vnは昇圧キャパシタCiの並 列直列接続変換によるVmiの総和に図4の回路図の Toによる電圧Vsを加えた値からDn＋1の障壁電圧

Vdを引いたものとなり式（4）で示される．

従来回路については項く2．1＞，＜2．2＞のように既 に特性が公知となっているので提案回路と同一条件で シミュレーションを行いこの結果を基準に比較検討し 提案回路のシミュレーションのデータの信頼性を高め た．シミュレーションに用いた提案回路を図5に示す．

単位回路2段目以降に逆流防止用ダイオードDpを付 加したので，Dpの障壁電圧を考慮すると出力電圧Vn は式（4）のVnからΣi ．、（ト2）Vdだけ減じた値とな

る．また従来回路1は図1の回路を，従来回路2改は 図3の回路を使用した。

 ＜4．1＞PSpiceのパラメータ（6＞

 MOSFETのモデルはPSpiceで一般的な1evel 1を 用いた（ShickmanrHodges型モデル）．主なパラメー タの値は閾値電圧Vto＝0．8，バルク閾値パラメータ gamma＝0．75，表面移動度uo＝550，チャンネル長変調 1ambda＝0．1，トランスコンダクタンス・パラメータ kp＝5．Oe−5であり，他のパラメータの値はPSpiceのデ

フォルト値を用いた．（以下の図6，図7の特性で提案 回路はproposed，従来回路1はconventional 1，従来 回路2改はconventional 2と記す．）

Vn＝n（n＋1 ）／2 × （Vs−Vd） ＋Vs−Vd ^（4）

 したがって提案回路の出力電圧は従来回路1と比べ ると式（1）を参照し，n≧2で2倍以上の昇圧電圧をえ ることが出来る．従来回路2改についても同様である．

4． PSp i ceによる回路のシミュレーション

従来回路1，従来回路2改および提案回路をPSpice を用いてシミュレーションを行い動作を確認した．

〈4．2＞ 出力電圧応答特性のシミュレーション  シミュレーションによる電源投入後の出力電圧の立 ち上がりおよび，定常状態に達する応答特性を図6に 示す（提案回路，従来回路とも回路段数n＝4），図6

より定常状態（t＝2．51ns）における出力電圧は従来回 路と比べると，提案回路は45．OV，従来回路1は19．OV および従来回路2改は18．OVがえられた．この結果か

ら提案回路の出力電圧はいずれも従来回路に比べ2．3 倍（または2．3倍以上）となり，本論文の狙いとする出 力電圧が従来回路に比べ2倍以上となることを確認で きた．また電源投入直後の出力電圧の立ち上がり時間

r

■

﹂ ﹂

L  c2_v…@ L  C3_{v    L}^{E一o）＋一 100P  ：}Z i属tJ脇L．  1 1 ■

一  一        一   一 一   一   一  讐  一   一一  辱  一  一   一   一 薗  一   ■  一  一  一   一  一  一  一  一        層  一        一  一 一  ＿      一  一  r  一  騨  騨     一  一     一  一  一 一  辱   一  一  一  一 一  一     一  一  一  一  ■  一

⁝⁝⁝土汗⁝⁝−一

茸＿＿＿＿＿

一  薗  一  一  一  一  一  一  一  鼎  昂  一  零 一   一  一   一  一  一   騨   一   一  一  刷        肩  剛   層  層  禰        一  冒  一   鼎  鴨  一  卿  一  一        一

12

忙 ②

1

⁝1︒Pl犀

﹂E 置

」亡匙，＿一」壷1

主 1

綴 ■

㌧＿＿一＿＿＿＿一＿＿＿＿＿＿＿＿＿＿＿一＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿ 一一一一一一一一一一一一一一一一一一一」

量L③＿＿．＿一」

￠1

凹囮 ｳ2

．

①昇圧回路部 ②チャージポンプ型駆動回路 ③クロック発生回路 図5 提案回路の具体的回路図 （単位回路段数n＝4）

 Fig． 5 Proposed booster circuit

津山高専紀要第42号 （2000）

 も従来回路と同等の特性であることも確認できた．

この出力電圧を理論値と比較すると，従来回路1は一 致する（理論値18．8V）が，提案回路と従来回路2改は 低い値を示す（理論値50．8V，18．8V）．この原因は非接

地型スイッチSW3に使用したMOSFETのソース対 ゲート問の容量，ゲート対ドレイン問の容量，および 基盤に対する容量によるスイッチング時のチャ・一L一一ジシ ェアに起因し低下すると考えられる．すなわち理論式 の式（1）〜（4）はMOSFETの端子間容量を考慮していな いが，シミュレーションはこの容量による振る舞いを 反映させており結果としてより実際的な値が出ている と考える．図6の各特性をPSpiceで計算するのにPC

（クロック周波数500MHz）のrun時間は約20分で

あり実用的な時間である．

20

冒

彗10

g_曾

o

Cenventional 2

  ゼ

ConventionaH   t  Ns PrDpesed

／i

D 10

       Time［us］

 （a）電源投入直後の電流波形

20

50

       25Σ︒︒m璽9且筍O

o o

Proposed

bonventional 1

Vs＝51＞l       Conventional 2 b＝100【pFl

ss＝9【us】

 2．5

Ti rne ［ms ］

5．0

図6 出力電圧の応答特性

Fig． 6 Re sponse of output voltage

20

@ 

@ 

P0

︻︿∈言①彗︒ぢユ≡

o

e  200

Time［us］

（b）定常状態における電流波形

4eo

＜4．3＞ 突入電流および入力電流特性のシミュレ       ーション

 DC−DCコンバータで電源投入時の回路に流入す る突入電流（初期電流）および定常状態における入力電 流を算出する．提案回路の回路段数はn＝4とし，従 来回路の段数は提案回路の出力電圧とほぼ等しくなる 段数n＝11とした（負荷容量CL＝100pF，負荷抵抗 RL＝10MΩ）．図7（a）は電源投入直後の時間0〜20μs の範囲での突入電流を示し，画図（b）は時間0〜400μs の範囲の入力電流を示す．

 提案回路は従来回路が2相のクロックを使用するの に対し3相クロックを使用するため，1周期で3回電 流が流れるが従来回路に比べ最もピーク電流が小さく 平均電流も小さくなる．従来回路2改はφ1の充電期 間においてキャパシタを並列に接続し充電するため最 も大きな電流が流れる．従来回路1は1周期のうちの φ1，φ2の両期間において回路の部分で充電放電を同 時に行うためほぼ等しい電流が流れる，電流の大きさ は従来回路2改〉従来回路1＞提案回路の順となる．

図7 突入電流および入力電流波形

 Fig．7 Rush current and input current

 この様に提案回路は従来回路1，2改と比べ最も小さ い値となり，その結果ノイズ特性も良好といえる．こ れは提案回路は従来回路1，2改に比べ回路が約36％

と少ないことに起因していると考えられる．

＜4，4＞実験結果の考察

 提案回路の特性を従来回路の特性を参照して確認し た．非接地型のスイッチSW3の性能について，

MOSFETのソース，ドレインとゲートに付加する端 子間容量が回路の性能に影響を与えると考えられ，出 力電圧の理論値とシミュレーションに差が生じる．こ れについてはトランジスタの形状を検討し最適化をす ることにより精度の向上を図れるものと考えられる．

提案回路において簡単化のため一部ダイオードを用い たが，集積化に関してはMOS FETによるダイオード を使用する予定である．

5．結 ^論

 従来方式DC−DCコンバータと提案のDC−DCコ ンバータについて，理論式を導出しPSpiceによるシ ミュレーションを行い比較検討した．その結果，提案 回路の出力電圧は従来回路のチャージポンプ型回路お

よび，直並列切替えスイッチトキャパシタ型回路と比 べ2倍以上の出力電圧がえられることを確認でき，ま た消費電流特性についても従来回路以下であることを 確かめた．提案回路のシミュレーションによる結果は，

すでに特性が既知である従来回路についても，同一条 件でシミュレーションを行い比較検討したので確度は 高いと言える．

 本方式は実用化にかなり有用と思われるが，今後本 回路の用途を検討し，用途によるによる：負荷駆動能力 の大きさ等さらに実用化に向けた詳細検討を行う，

 IC化に際し，実際試作する製造ラインのMOSFET

パラメs一一一タを使って再度シミュレーション（サインオ フ シミュレーション）をし，最終確認する必要がある．

実際の電子部品を使ったブレッドボードの作製は，該 当の特性をもつ部品（特にMOSFET）の入手が困難な ため難しい状況にある（一般的にシミュレーションで 確認した後，試作される場合が多い）．

 PSpiceはワールドワイドで数千本稼動しており，電 子回路のシミュレーションにおいて多くの実績がある といわれている．今回初めて使用し，約1週間ほどで 基本的な操作を習得し本論文で述べた回路解析に応用

した．このシミュレータは精度については，今まで得 られたデータから判断して十分実用に供するものと考 える．今回のような規模のアナログ回路では短時間で 必要な諸特性を細部にわたってグラフィカルに把握

 でき有効な解析ツールであった．本ツールは高専に おける教材として適当であると思われ，今後も積極的 に活用するつもりである．

 謝辞 本研究は平成11年度の学生の卒業特別研 究に関連して行ったものであり，シミュレーションの 実行，データ収集等担当した平成11年度本校情報工 学科卒業生浅津博昭氏，赤松徹也氏はじめ関係各位に に深謝する。

Cl）

［2）

［3］

［4］

（5］

文 献

S．sakiyama，et al．  An On Chip High Eenciency and Low Noise DCMC Converter Using Divided Switehes with

Ciurent Control Techniques ，ISSCC Digest of ［［bchnical Papers，TA8．6，Feb．1999

遠藤哲郎，中村和敏，船岡富士雄， 大電流負荷を駆動 できる低消費電力降圧回路 ，信学論（C−H）

VbLJ80・C−H No3 pp．117−118  3月 1997 高橋一清，王碩玉，水沼充， 相補型チャージポンプ昇 圧回路 ，信学論（C・H），No．8，pp．253−260， Aug，1997

原憲昭，大田一郎，上野文男，井上高宏， 突入電圧な らびにリプルを軽減できるリング形昇圧スイッチトキ ャパシタDC・DCコンバータ ，信学論（c一 ll）， No．7，

pp．600 612， July 1998．

井上和勇，浅津博昭，赤松徹也， 昇圧用DC−DC コンバータの一考察 ，平成11年電気関係学会関西支

部連合大会 講演論文集，G254，11月 1999

〔6〕J．AコネリーP．チェイ著（青木旧訳）， Spiceによる回路設計 ，

  株式会社トッパン，1994．