差動
ADCドライバ
ADA4932-1/ADA4932-2
特長
低消費電力で高性能 高速 −3 dB 帯域幅: 560 MHz、G = 1 ゲイン平坦性: 300 MHz まで 0.1 dB スルーレート: 25%から 75%まで 2,800 V/µs 高速なセトリング・タイム: 0.1%まで 9 ns 低消費電力:アンプあたり 9.6 mA 低い高調波歪み 10 MHz で 100 dB SFDR 20 MHz で 90 dB SFDR 低い入力電圧ノイズ: 3.6 nV/√Hz 入力オフセット電圧: ±0.5 mV (typ) ゲインが外部調整可能 非整数の差動ゲインが使用可能 差動/差動動作またはシングルエンド/差動動作 調整可能な出力コモン・モード電圧 広い電源範囲: +3 V～±5 V 16 ピンまたは 24 ピン LFCSP パッケージを採用アプリケーション
ADC ドライバ シングルエンド/差動変換 IF およびベースバンドのゲイン・ブロック 差動バッファ ライン・ドライバ概要
ADA4932-x は、高性能、低ノイズ、低消費電力の AD8132 次世 代バージョンです。シングルエンド/差動アンプまたは差動/差動 アンプとして高性能ADC の駆動用に最適です。出力コモン・モ ード電圧は、内部コモン・モード帰還ループを使ってユーザー が調整できるため、ADA4932-x 出力を ADC 入力にマッチングさ せることができます。また、内部帰還ループは優れた出力バラン スを維持し、偶数次の高調波歪み積も抑圧します。 ADA4932-x を使うと、4 本の抵抗からなるシンプルな外付け帰還 回路によりアンプのクローズド・ループ・ゲインを決定できる ため、差動ゲイン構成を容易に実現できます。 ADA4932-x はアナログ・デバイセズ独自のシリコン・ゲルマニ ウム(SiGe)相補バイポーラ・プロセスにより製造されているた め、小さい消費電力で非常に低レベルの歪みとノイズを実現し ています。ADA4932-x は低い DC オフセットと優れたダイナミ ック性能を持つため、さまざまなデータ・アクイジション・ア プリケーションや信号処理アプリケーションに適しています。機能ブロック図
1 –FB 2 +IN 3 –IN 4 +FB 11 –OUT 12 PD 10 +OUT 9 VOCM 5 +V S 6 +V S 7 +V S 8 +V S 15 –V S 16 –V S 14 –V S 13 –V S ADA4932-1 0 7 7 5 2 -0 0 1 図1.ADA4932-1 ADA4932-2 1 –IN1 2 +FB1 3 +VS1 4 +VS1 5 –FB2 6 +IN2 15–VS2 16 –VS2 17 VOCM1 18 +OUT1 14 PD2 13 –OUT2 7 –I N 2 8 +F B 2 9 +V S2 11 VO C M 2 12 +O U T 2 10 +V S2 21 –V S1 22 –V S1 23 –F B 1 24 +I N 1 20 PD 1 19 –O U T 1 0 7 7 5 2 -0 0 2 図2.ADA4932-2 図3.さまざまなゲインでの高調波歪みの周波数特性 ADA4932-x は、Pb フリーの 3 mm × 3 mm 16 ピン LFCSP パッケ ージ(ADA4932-1、シングル)または Pb フリーの 4 mm × 4 mm 24 ピン LFCSP パッケージ(ADA4932-2、デュアル)を採用していま す。ピン配置は、PCB レイアウトと低歪み用に最適化されてい ます。ADA4932-1 と ADA4932-2 の動作は−40°C～+105°C の温 度範囲で規定され、+3 V～±5 V の電源電圧で動作します。目次
特長 ... 1 アプリケーション ... 1 概要 ... 1 機能ブロック図 ... 1 改訂履歴 ... 2 仕様 ... 3 ±5 V 動作 ... 3 5 V 動作 ... 5 絶対最大定格 ... 7 熱抵抗 ... 7 最大消費電力 ... 7 ESD の注意 ... 7 ピン配置およびピン機能説明 ... 8 代表的な性能特性 ... 10 テスト回路 ... 18 用語 ... 19 動作原理 ... 20 アプリケーション情報 ... 21 アプリケーション回路の解析 ... 21 クローズド・ループ・ゲインの設定... 21 出力ノイズ電圧の計算 ... 21 帰還回路でのミスマッチの影響 ... 22 アプリケーション回路入力インピーダンスの計算 ... 22 入力コモン・モード電圧範囲 ... 24 入力と出力の容量AC 結合 ... 24 出力コモン・モード電圧の設定 ... 24 レイアウト、グラウンド接続、バイパス ... 25 高性能ADC の駆動 ... 26 外形寸法 ... 27 オーダー・ガイド ... 27改訂履歴
10/08—Revision 0: Initial Version
仕様
±5 V 動作
特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = −5 V、VOCM = 0 V、RF = 499 Ω、RG = 499 Ω、RT = 53.6 Ω (使用時)、RL, dm = 1 kΩ。特に 指定がない限り、すべての仕様はシングルエンド入力と差動出力を規定します。信号の定義については、図 55 を参照してください。 ±DIN―VOU, dm間の性能 表1.Parameter Conditions Min Typ Max Unit
DYNAMIC PERFORMANCE
−3 dB Small Signal Bandwidth VOUT, dm = 0.1 V p-p 560 MHz
VOUT, dm = 0.1 V p-p, RF = RG = 205 Ω 1000 MHz
−3 dB Large Signal Bandwidth VOUT, dm = 2.0 V p-p 360 MHz
VOUT, dm = 2.0 V p-p, RF = RG = 205 Ω 360 MHz
Bandwidth for 0.1 dB Flatness VOUT, dm = 2.0 V p-p, ADA4932-1, RL = 200 Ω 300 MHz
VOUT, dm = 2.0 V p-p, ADA4932-2, RL = 200 Ω 100 MHz
Slew Rate VOUT, dm = 2 V p-p, 25% to 75% 2800 V/µs
Settling Time to 0.1% VOUT, dm = 2 V step 9 ns
Overdrive Recovery Time VIN = 0 V to 5 V ramp, G = 2 20 ns
NOISE/HARMONIC PERFORMANCE See Figure 54 for distortion test circuit
Second Harmonic VOUT, dm = 2 V p-p, 1 MHz −110 dBc
VOUT, dm = 2 V p-p, 10 MHz −100 dBc
VOUT, dm = 2 V p-p, 20 MHz −90 dBc
VOUT, dm = 2 V p-p, 50 MHz −72 dBc
Third Harmonic VOUT, dm = 2 V p-p, 1 MHz −130 dBc
VOUT, dm = 2 V p-p, 10 MHz −120 dBc
VOUT, dm = 2 V p-p, 20 MHz −105 dBc
VOUT, dm = 2 V p-p, 50 MHz −80 dBc
IMD f1 = 30 MHz, f2 = 30.1 MHz, VOUT, dm = 2 V p-p −91 dBc
Voltage Noise (RTI) f = 1 MHz 3.6 nV/√Hz
Input Current Noise f = 1 MHz 1.0 pA/√Hz
Crosstalk f = 10 MHz, ADA4932-2 −100 dB
INPUT CHARACTERISTICS
Offset Voltage V+DIN = V−DIN = VOCM = 0 V −2.2 ±0.5 +2.2 mV
TMIN to TMAX variation −3.7 µV/°C
Input Bias Current −5.2 −2.5 −0.1 µA
TMIN to TMAX variation −9.5 nA/°C
Input Offset Current −0.2 ±0.025 +0.2 µA
Input Resistance Differential 11 MΩ
Common mode 16 MΩ
Input Capacitance 0.5 pF
Input Common-Mode Voltage Range −VS + 0.2 to +VS
− 1.8
V
CMRR ∆VOUT, dm/∆VIN, cm, ∆VIN, cm = ±1 V −100 −87 dB
Open-Loop Gain 64 66 dB
OUTPUT CHARACTERISTICS
Output Voltage Swing Maximum ∆VOUT, single-ended output,
RF = RG = 10 kΩ, RL = 1 kΩ −VS + 1.4 to +VS − 1.4 −VS + 1.2 to +VS − 1.2 V
Linear Output Current 200 kHz, RL, dm = 10 Ω, SFDR = 68 dB 80 mA rms
Output Balance Error ∆VOUT, cm/∆VOUT, dm, ∆VOUT, dm = 2 V p-p, 1 MHz, see
Figure 53 for output balance test circuit
VOCM―VOUT, cm間の性能
表2.
Parameter Conditions Min Typ Max Unit
VOCM DYNAMIC PERFORMANCE
−3 dB Small Signal Bandwidth VOUT, cm = 100 mV p-p 270 MHz
−3 dB Large Signal Bandwidth VOUT, cm = 2 V p-p 105 MHz
Slew Rate VIN = 1.5 V to 3.5 V, 25% to 75% 410 V/µs
Input Voltage Noise (RTI) f = 1 MHz 9.6 nV/√Hz VOCM INPUT CHARACTERISTICS
Input Voltage Range −VS + 1.2 to +VS − 1.2 V
Input Resistance 22 25 29 kΩ
Input Offset Voltage V+DIN = V−DIN = 0 V −5.1 ±1 +5.1 mV
VOCM CMRR ΔVOUT, dm/ΔVOCM, ΔVOCM = ±1 V −100 −86 dB
Gain ΔVOUT, cm/ΔVOCM, ΔVOCM = ±1 V 0.995 0.998 1.000 V/V
全体性能
表3.
Parameter Conditions Min Typ Max Unit
POWER SUPPLY
Operating Range 3.0 11 V
Quiescent Current per Amplifier 9.0 9.6 10.1 mA TMIN to TMAX variation 35 µA/°C
Powered down 0.9 1.0 mA
Power Supply Rejection Ratio ΔVOUT, dm/ΔVS, ΔVS = 1 V p-p −96 −84 dB
POWER-DOWN (PD)
PD Input Voltage Powered down ≤(+VS − 2.5) V
Enabled ≥(+VS − 1.8) V
Turn-Off Time 1100 ns
Turn-On Time 16 ns
PD Pin Bias Current per Amplifier
Enabled PD = 5 V −10 +0.7 +10 µA
Disabled PD = 0 V −240 −195 −140 µA
5 V 動作
特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = 0 V、VOCM = 2.5 V、RF = 499 Ω、RG = 499 Ω、RT = 53.6 Ω (使用時)、RL, dm = 1 kΩ。特に
指定がない限り、すべての仕様はシングルエンド入力と差動出力を規定します。信号の定義については、図 55 を参照してください。
±DIN―VOU, dm間の性能
表4.
Parameter Conditions Min Typ Max Unit
DYNAMIC PERFORMANCE
−3 dB Small Signal Bandwidth VOUT, dm = 0.1 V p-p 560 MHz
VOUT, dm = 0.1 V p-p, RF = RG = 205 Ω 990 MHz
−3 dB Large Signal Bandwidth VOUT, dm = 2.0 V p-p 315 MHz
VOUT, dm = 2.0 V p-p, RF = RG = 205 Ω 320 MHz
Bandwidth for 0.1 dB Flatness VOUT, dm = 2.0 V p-p, ADA4932-1, RL = 200 Ω 120 MHz
VOUT, dm = 2.0 V p-p, ADA4932-2, RL = 200 Ω 200 MHz
Slew Rate VOUT, dm = 2 V p-p, 25% to 75% 2200 V/µs
Settling Time to 0.1% VOUT, dm = 2 V step 10 ns
Overdrive Recovery Time VIN = 0 V to 2.5 V ramp, G = 2 20 ns
NOISE/HARMONIC PERFORMANCE See Figure 54 for distortion test circuit
Second Harmonic VOUT, dm = 2 V p-p, 1 MHz −110 dBc
VOUT, dm = 2 V p-p, 10 MHz −100 dBc
VOUT, dm = 2 V p-p, 20 MHz −90 dBc
VOUT, dm = 2 V p-p, 50 MHz −72 dBc
Third Harmonic VOUT, dm = 2 V p-p, 1 MHz −120 dBc
VOUT, dm = 2 V p-p, 10 MHz −100 dBc
VOUT, dm = 2 V p-p, 20 MHz −87 dBc
VOUT, dm = 2 V p-p, 50 MHz −70 dBc
IMD f1 = 30 MHz, f2 = 30.1 MHz, VOUT, dm = 2 V p-p −91 dBc
Voltage Noise (RTI) f = 1 MHz 3.6 nV/√Hz
Input Current Noise f = 1 MHz 1.0 pA/√Hz
Crosstalk f = 10 MHz, ADA4932-2 −100 dB
INPUT CHARACTERISTICS
Offset Voltage V+DIN = V−DIN = VOCM = 2.5 V −2.2 ±0.5 +2.2 mV
TMIN to TMAX variation −3.7 µV/°C
Input Bias Current −5.3 −3.0 −0.23 µA
TMIN to TMAX variation −9.5 nA/°C
Input Offset Current −0.25 ±0.025 +0.25 µA
Input Resistance Differential 11 MΩ
Common mode 16 MΩ
Input Capacitance 0.5 pF
Input Common-Mode Voltage Range −VS + 0.2 to
+VS − 1.8
V
CMRR ∆VOUT, dm/∆VIN, cm, ∆VIN, cm = ±1 V −100 −87 dB
Open-Loop Gain 64 66 dB
OUTPUT CHARACTERISTICS
Output Voltage Swing Maximum ∆VOUT, single-ended output,
RF = RG = 10 kΩ, RL = 1 kΩ −VS + 1.15 to +VS − 1.15 −VS + 1.02 to +VS − 1.02 V Linear Output Current 200 kHz, RL, dm = 10 Ω, SFDR = 67 dB 53 mA rms
Output Balance Error ∆VOUT, cm/∆VOUT, dm, ∆VOUT, dm = 1 V p-p, 1 MHz,
see Figure 53 for output balance test circuit
VOCM―VOUT, cm間の性能
表5.
Parameter Conditions Min Typ Max Unit
VOCM DYNAMIC PERFORMANCE
−3 dB Small Signal Bandwidth VOUT, cm = 100 mV p-p 260 MHz
−3 dB Large Signal Bandwidth VOUT, cm = 2 V p-p 90 MHz
Slew Rate VIN = 1.5 V to 3.5 V, 25% to 75% 360 V/µs
Input Voltage Noise (RTI) f = 1 MHz 9.6 nV/√Hz VOCM INPUT CHARACTERISTICS
Input Voltage Range −VS + 1.2 to +VS − 1.2 V
Input Resistance 22 25 29 kΩ
Input Offset Voltage V+DIN = V−DIN = 2.5 V −6.5 −3.0 +6.5 mV
VOCM CMRR ΔVOUT, dm/ΔVOCM, ΔVOCM = ±1 V −100 −86 dB
Gain ΔVOUT, cm/ΔVOCM, ΔVOCM = ±1 V 0.995 0.998 1.000 V/V
全体性能
表6.
Parameter Conditions Min Typ Max Unit
POWER SUPPLY
Operating Range 3.0 11 V
Quiescent Current per Amplifier 8.2 8.8 9.5 mA TMIN to TMAX variation 35 µA/°C
Powered down 0.7 0.8 mA
Power Supply Rejection Ratio ΔVOUT, dm/ΔVS, ΔVS = 1 V p-p −96 −84 dB
POWER-DOWN (PD)
PD Input Voltage Powered down ≤(+VS − 2.5) V
Enabled ≥(+VS − 1.8) V
Turn-Off Time 1100 ns
Turn-On Time 16 ns
PD Pin Bias Current per Amplifier
Enabled PD = 5 V −10 +0.7 +10 µA
Disabled PD = 0 V −100 −70 −40 µA
絶対最大定格
表7.
Parameter Rating
Supply Voltage 11 V Power Dissipation See Figure 4 Input Current, +IN, −IN, PD ±5 mA
Storage Temperature Range −65°C to +125°C Operating Temperature Range
ADA4932-1 −40°C to +105°C ADA4932-2 −40°C to +105°C Lead Temperature (Soldering, 10 sec) 300°C
Junction Temperature 150°C 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。
熱抵抗
θJAは、デバイス(露出パッドを含む)を EIA/JESD 51-7 で規定さ れる熱伝導性の高い2s2p 回路ボードにハンダ付けした状態に対 して規定します。 表8.熱抵抗Package Type θJA Unit
ADA4932-1, 16-Lead LFCSP (Exposed Pad) 91 °C/W ADA4932-2, 24-Lead LFCSP (Exposed Pad) 65 °C/W
最大消費電力
ADA4932-x のパッケージ内での安全な最大消費電力は、チップ のジャンクション温度(TJ)上昇により制限されます。約 150℃ のガラス遷移温度で、プラスチックの属性が変わります。この 温度規定値を一時的に超えた場合でも、パッケージからチップ に加えられる応力が変化して、ADA4932-x のパラメータ性能が 永久的にシフトしてしまうことがあります。150℃のジャンクシ ョン温度を長時間超えると、シリコン・デバイス内に変化が発 生して、故障の原因になることがあります。 パッケージ内の消費電力(PD)は、静止消費電力と全出力での負 荷駆動に起因するパッケージ内の消費電力との和になります。 静止電力は、電源ピン(VS)間の電圧に静止電流(IS)を乗算して 計算されます。負荷駆動に起因する消費電力は、アプリケーシ ョンに依存します。負荷駆動に起因する電力は、負荷電流とデ バイスの対応する電圧降下の積として計算されます。これらの 計算ではRMS 電圧と RMS 電流を使用する必要があります。 強制空冷を使うと、放熱量が増えるため、実効的に θJAが小さ くなります。さらに、メタル・パターン、スルー・ホール、グ ラウンド・プレーン、電源プレーンとパッケージ・ピン/露出パ ッドが直接接触する場合、これらのメタルによってもθJAが小 さくなります。 図 4 に、パッケージの最大安全消費電力対周囲温度をシングル の16 ピン LFCSP (91℃/W)とデュアルの 24 ピン LFCSP (65℃ /W)について示します。両パッケージは、JEDEC 規格 4 層ボー ド上で厚いプレーンに接続されているPCB パッドに露出パッド をハンダ付けしています。 3.5 0 0.5 1.0 1.5 2.0 2.5 3.0 –40 –20 0 20 40 60 80 100 MA XI MU M PO W ER D ISSI PA T IO N (W ) AMBIENT TEMPERATURE (°C) ADA4932-1 ADA4932-2 0 7 7 5 2 -2 0 4 図4.最大消費電力対周囲温度、4 層ボードESD の注意
ESD（静電放電）の影響を受けやすいデバイ スです。電荷を帯びたデバイスや回路ボード は、検知されないまま放電することがありま す。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが 高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性 能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めし ます。ピン配置およびピン機能説明
1 –FB 2 +IN 3 –IN 4 +FB 11 –OUT 12 PD 10 +OUT 9 VOCM 5 +V S 6 +V S 7 +V S 8 +V S 15 –V S 16 –V S 14 –V S 13 –V S ADA4932-1 TOP VIEW (Not to Scale) PIN 1 INDICATOR 0 7 7 5 2 -0 0 5 NOTES1. SOLDER EXPOSED PADDLE ON BACK OF PACKAGE TO GROUND PLANE OR TO A POWER PLANE.
図5.ADA4932-1 のピン配置 PIN 1 INDICATOR 1 2 3 4 5 6 15 16 17 18 14 13 7 8 9 10 11 12 21 22 23 24 +I N 1 20 19 TOP VIEW (Not to Scale) ADA4932-2 –IN1 +FB1 +VS1 +VS1 –FB2 +IN2 –VS2 –VS2 VOCM1 +OUT1 PD2 –OUT2 –I N 2 +F B 2 +V S2 VO C M 2 +O U T 2 +V S2 –V S1 –V S1 – F B 1 PD 1 –O U T 1 0 7 7 5 2 -0 0 6 NOTES
1. SOLDER EXPOSED PADDLE ON BACK OF PACKAGE TO GROUND PLANE OR TO A POWER PLANE.
図6.ADA4932-2 のピン配置 表9.ADA4932-1 のピン機能説明 ピン番号 記号 説明 1 −FB 帰還部品接続の負側出力 2 +IN 加算ノードへの正側入力 3 −IN 加算ノードへの負側入力 4 +FB 帰還部品接続の正側出力 5～8 +VS 正電源電圧。 9 VOCM コモン・モード電圧出力 10 +OUT 正の出力 11 −OUT 負の出力 12 PD パワーダウン・ピン 13～16 −VS 負電源電圧 17 (EPAD) 露出パドル(EPAD) パッケージ底面の露出パドルをグラウンド・プレーンまたは電源プレーンへハンダ付けしてください。 表10.ADA4932-2 のピン機能説明 ピン番号 記号 説明 1 −IN1 加算ノード1 への負側入力 2 +FB1 帰還部品接続1 の正側出力 3、4 +VS1 正電源電圧1 5 −FB2 帰還部品接続2 の負側出力 6 +IN2 加算ノード2 への正側入力 7 −IN2 加算ノード2 への負側入力 8 +FB2 帰還部品接続2 の正側出力 9、10 +VS2 正電源電圧2 11 VOCM2 出力コモン・モード電圧2 12 +OUT2 正の出力2 13 −OUT2 負の出力2 14 PD2 パワーダウン・ピン2 15、16 −VS2 負の電源電圧2 17 VOCM1 出力コモン・モード電圧1 18 +OUT1 正の出力1 19 −OUT1 負の出力1 20 PD1 パワーダウン・ピン1 21、22 −VS1 負の電源電圧1 23 −FB1 負の出力帰還1
24 +IN1 加算ノード1 への正側入力
代表的な性能特性
特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = −5 V、VOCM = 0 V、RG = 499 Ω、RF = 499 Ω、RT = 53.6 Ω (使用時)、RL, dm = 1 kΩ。テス ト・セットアップについては、図 52 を参照してください。信号の定義については、図 55 を参照してください。 –8 –7 –6 –5 –4 –3 –2 –1 0 1 2 1M 10M 100M 1G N O R MA L IZ ED C L O S E D -L O O P GA IN (dB ) FREQUENCY (Hz) VIN = 100mV p-p RF= 499Ω RG= 499Ω, 249Ω 0 7 7 5 2 -0 0 7 GAIN = 1 GAIN = 2 図7.さまざまなゲインでの小信号周波数応答 –8 –7 –6 –5 –4 –3 –2 –1 0 1 2 1M 10M 100M 1G 10G C L O S E D -L O O P GA IN (dB ) FREQUENCY (Hz) RF= RG= 499Ω RF= RG= 205Ω VOUT, dm = 100mV p-p 0 7 7 5 2 -0 0 8 図8.さまざまな RFとRGでの小信号周波数応答 –8 –7 –6 –5 –4 –3 –2 –1 0 1 2 1M 10M 100M 1G C L O S E D -L O O P GA IN (dB ) FREQUENCY (Hz) VOUT, dm = 100mV p-p 0 7 7 5 2 -0 0 9 VS = ±5V VS = ±2.5V 図9.さまざまな電源での小信号周波数応答 –8 –7 –6 –5 –4 –3 –2 –1 0 1 2 1M 10M 100M 1G FREQUENCY (Hz) VIN = 2V p-p RF= 499Ω RG= 499Ω, 249Ω 0 7 7 5 2 -0 1 0 GAIN = 1 GAIN = 2 N O R MA L IZ ED C L O S E D -L O O P GA IN (dB ) 図10.さまざまなゲインでの大信号周波数応答 2 –8 –7 –6 –5 –4 –3 –2 –1 0 1 C L O SED -L O O P G A IN (d B ) FREQUENCY (Hz) VOUT, dm = 2V p-p RF = RG = 499Ω RF = RG = 205Ω 1M 10M 100M 1G 0 7 7 5 2 -2 1 1 図11.さまざまな RFとRGでの大信号周波数応答 –8 –7 –6 –5 –4 –3 –2 –1 0 1 2 1M 10M 100M 1G C L O S E D -L O O P GA IN (dB ) FREQUENCY (Hz) VOUT, dm = 2V p-p 0 7 7 5 2 -0 1 2 VS = ±5V VS = ±2.5V 図12.さまざまな電源での大信号周波数応答–8 –7 –6 –5 –4 –3 –2 –1 0 1 2 1M 10M 100M 1G C L O SED -L O O P G A IN (dB ) FREQUENCY (Hz) VOUT, dm = 100mV p-p 0 7 7 5 2 -0 1 3 TA= –40°C TA= +25°C TA= +105°C 図13.さまざまな温度での小信号周波数応答 –8 –7 –6 –5 –4 –3 –2 –1 0 1 2 1M 10M 100M 1G C L O S E D -L O O P GA IN (dB ) FREQUENCY (Hz) VOUT, dm = 100mV p-p 0 7 7 5 2 -0 1 4 RL = 1kΩ RL = 200Ω 図14.さまざまな負荷での小信号周波数応答 –8 –7 –6 –5 –4 –3 –2 –1 0 1 2 1M 10M 100M 1G C L O SED -L O O P G A IN (dB ) FREQUENCY (Hz) VOUT, dm = 100mV p-p 0 7 7 5 2 -0 1 5 VOCM= 0V VOCM= +2.5V VOCM= –2.5V 図15.さまざまな VOCMレベルでの小信号周波数応答 –8 –7 –6 –5 –4 –3 –2 –1 0 1 2 1M 10M 100M 1G C L O SED -L O O P G A IN (dB ) FREQUENCY (Hz) VOUT, dm = 2V p-p 0 7 7 5 2 -0 1 6 TA= –40°C TA= +25°C TA= +105°C 図16.さまざまな温度での大信号周波数応答 –8 –7 –6 –5 –4 –3 –2 –1 0 1 2 1M 10M 100M 1G C L O S E D -L O O P GA IN (dB ) FREQUENCY (Hz) VOUT, dm = 2V p-p 0 7 7 5 2 -0 1 7 RL = 1kΩ RL = 200Ω 図17.さまざまな負荷での大信号周波数応答 –8 –7 –6 –5 –4 –3 –2 –1 0 1 2 1M 10M 100M 1G C L O SED -L O O P GA IN (dB ) FREQUENCY (Hz) VOUT, dm = 2V p-p 0 7 7 5 2 -0 1 8 VOCM= 0V VOCM= +2.5V VOCM= –2.5V 図18.さまざまな VOCMレベルでの大信号周波数応答
–8 –6 –4 –2 0 2 4 1M 10M 100M 1G 10G C L O S E D -L O O P GA IN (dB ) FREQUENCY (Hz) VOUT, dm = 100mV p-p 0 7 7 5 2 -0 1 9 CL= 0pF CL= 0.9pF CL= 1.8pF 図19.さまざまな容量負荷での小信号周波数応答 –0.5 –0.4 –0.3 –0.2 –0.1 0 0.1 0.2 0.3 0.4 0.5 1M 10M 100M 1G C L O SED -L O O P GA IN (dB ) FREQUENCY (Hz) VOUT, dm = 100mV p-p 0 7 7 5 2 -0 2 0 ADA4932-1, RL= 1kΩ ADA4932-1, RL= 200Ω ADA4932-2, CH 1, RL= 1kΩ ADA4932-2, CH 1, RL= 200Ω ADA4932-2, CH 2, RL= 1kΩ ADA4932-2, CH 2, RL= 200Ω 図20.さまざまな負荷での 0.1 dB 平坦性小信号周波数応答 –8 –7 –6 –5 –4 –3 –2 –1 0 1 2 1M 10M 100M 1G VO C M GA IN (dB ) FREQUENCY (Hz) VOUT, cm = 100mV p-p 0 7 7 5 2 -0 2 1 VOCM(DC) = 0V VOCM(DC) = +2.5V VOCM(DC) = –2.5V 図21.さまざまな DC レベルの VOCM小信号周波数応答 –10 –8 –6 –4 –2 0 2 4 10M 100M 1G C L O S E D -L O O P GA IN (dB ) FREQUENCY (Hz) CL= 0pF CL= 0.9pF CL= 1.8pF 0 7 7 5 2 -0 2 2 VOUT, dm = 2V p-p 図22.さまざまな容量負荷での大信号周波数応答 –0.5 –0.4 –0.3 –0.2 –0.1 0 0.1 0.2 0.3 0.4 0.5 1M 10M 100M 1G C L O SED -L O O P GA IN (dB ) FREQUENCY (Hz) VOUT, dm = 2V p-p 0 7 7 5 2 -0 2 3 ADA4932-1, RL= 1kΩ ADA4932-1, RL= 200Ω ADA4932-2, CH 1, RL= 1kΩ ADA4932-2, CH 1, RL= 200Ω ADA4932-2, CH 2, RL= 1kΩ ADA4932-2, CH 2, RL= 200Ω 図23.さまざまな負荷での 0.1 dB 平坦性大信号周波数応答 2 –8 –7 –6 –5 –4 –3 –2 –1 0 1 VO C M G A IN (d B ) FREQUENCY (Hz) VOUT, cm = 2V p-p 1M 10M 100M 1G VOCM (DC) = 0V VOCM (DC) = +2.5V VOCM (DC) = –2.5V 0 7 7 5 2 -2 2 4 図24.さまざまな DC レベルの VOCM大信号周波数応答
図25.さまざまな負荷での高調波歪みの周波数特性 図26.さまざまな電源での高調波歪みの周波数特性 図27.さまざまな周波数での高調波歪み対 VOCM、±5 V 電源 図28.さまざまなゲインでの高調波歪みの周波数特性 図29.高調波歪み対 VOU, dmおよび電源電圧 f = 10 MHz 図30.さまざまな周波数での高調波歪み対 VOCM、+5 V 電源
図31.さまざまな VOUT, dmでの高調波歪周波数応答 –140 –130 –120 –110 –100 –90 –80 –70 –60 –50 –40 100k 1M 10M 100M SP U R IO U S-F R EE D YN A MI C R A N G E (d B c) FREQUENCY (Hz) VOUT, dm = 2V p-p 0 7 7 5 2 -0 3 2 RL = 200Ω RL = 1kΩ 図32.さまざまな負荷でのスプリアス・フリー・ダイナミック・レンジの周波数 特性 –100 –90 –80 –60 –70 –50 –40 –30 –20 1M 10M 100M 1G C MMR (d B ) FREQUENCY (Hz) 0 7 7 5 2 -0 3 3 RL, dm= 200Ω 図33.CMRR の周波数特性 図34.さまざまな RFとRGでの高調波歪み周波数特性 10 –110 –100 –90 –80 –70 –60 –50 –40 –30 –20 –10 0 N O R M A L IZ ED SPEC T R U M (d B c) FREQUENCY (MHz) VOUT, dm = 2V p-p 29.6 29.7 29.8 29.9 30.0 30.1 30.2 30.3 30.4 30.5 0 7 7 5 2 -2 3 5 図35.30 MHz 相互変調歪み –140 –120 –100 –80 –60 –40 –20 0 1M 10M 100M 1G PS SR (d B ) FREQUENCY (Hz) RL, dm = 200Ω 0 7 7 5 2 -0 3 6 –PSRR +PSRR 図36.PSRR の周波数特性
–10 –70 –60 –50 –40 –30 –20 1M 10M 100M 1G O U T PU T B A L A N C E (d B ) FREQUENCY (Hz) RL, dm = 200Ω 0 7 7 5 2 -2 3 7 図37.出力バランスの周波数特性 –60 –50 –40 –30 –20 –10 0 1M 10M 100M 1G S-PA R A MET ER S (d B ) FREQUENCY (Hz) 0 7 7 5 2 -0 3 8 RL= 200Ω
INPUT SINGLE-ENDED, 50Ω LOAD TERMINATION
OUTPUT DIFFERENTIAL, 100Ω SOURCE TERMINATION S11: COMMON-MODE-TO-COMMON-MODE S22: DIFFERENTIAL-TO-DIFFERENTIAL S11 S22 図38.リターン損失(S11、S22)の周波数特性 1 10 100 10 100 IN P U T V O L T A G E N O IS E (n V /√ H z) FREQUENCY (Hz) 1k 10k 100k 1M 0 7 7 5 2 -0 3 9 図39.電圧ノイズ・スペクトル密度、入力換算 80 –80 –60 –40 –20 0 20 40 60 90 –270 –225 –180 –135 –90 –45 0 45 1k 10k 100k 1M 10M 100M 1G 10G G A IN (d B ) PH A SE (D eg re es ) FREQUENCY (Hz) GAIN PHASE 0 7 7 5 2 -2 4 0 図40.オープン・ループ・ゲインおよび位相の周波数特性 100 10 1 0.1 O U T PU T I MPED A N C E (Ω ) FREQUENCY (Hz) 100k 1M 10M 100M 1G 0 7 7 5 2 -2 4 1 図41.クローズド・ループ出力インピーダンスの周波数特性、G = 1 10 8 6 4 2 0 –2 –4 –6 –8 –10 VO L T A G E (V ) TIME (ns) 0 100 200 300 400 500 600 700 800 900 1000 2 × VIN VOUT, dm 0 7 7 5 2 -2 4 2 図42.オーバードライブ回復時間、G = 2
0 5 10 15 20 25 30 O U T PU T VO L T A G E (V) TIME (ns) 0 7 7 5 2 -1 4 3 0.08 –0.08 –0.06 –0.04 –0.02 0.02 0 0.04 0.06 図43.小信号パルス応答 0.08 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 O U T PU T VO L T A G E (V ) TIME (ns) 0 5 10 15 20 25 30 CL = 0pF CL = 0.9pF CL = 1.8pF 0 7 7 5 2 -2 4 4 図44.さまざまな容量負荷での小信号パルス応答 0.75 0.50 0.25 0 –0.25 –0.50 –0.75 0 5 10 15 20 25 30 O U T PU T VO L T A G E (V) TIME (ns) 0 7 7 5 2 -1 4 5 図45.VOCM小信号パルス応答 1.5 1.0 0.5 0 –0.5 –1.0 –1.5 0 5 10 15 20 25 30 O U T PU T VO L T A G E (V) TIME (ns) 0 7 7 5 2 -1 4 6 図46.大信号パルス応答 1.5 –1.5 –1.0 –0.5 0 0.5 1.0 O U T PU T VO L T A G E (V ) TIME (ns) 0 5 10 15 20 25 30 CL = 0pF CL = 0.9pF CL = 1.8pF 0 7 7 5 2 -2 4 7 図47.さまざまな容量負荷での大信号パルス応答 1.5 1.0 0.5 0 –0.5 –1.0 –1.5 0 5 10 15 20 25 30 O U T PU T VO L T A G E (V ) TIME (ns) 0 7 7 5 2 -1 4 8 図48.VOCM大信号パルス応答
–0.5 –0.4 –0.3 –0.2 –0.1 0 0.1 0.2 0.3 0.4 0.5 –2.0 –1.6 –1.2 –0.8 –0.4 0 0.4 0.8 1.2 1.6 2.0 0 2 4 6 8 10 12 14 16 18 20 ER R O R (% ) VO L T A G E (V ) TIME (ns) INPUT OUTPUT ERROR 0 7 7 5 2 -1 4 9 図49.セトリング・タイム –160 –140 –120 –100 –80 –40 –60 –20 0 1M 10M 100M 1G C R O SS T A L K (d B ) FREQUENCY (Hz) 0 7 7 5 2 -1 5 0 VOUT, dm = 2V p-p RL, dm= 200Ω CHANNEL 1 TO CHANNEL 2 CHANNEL 2 TO CHANNEL 1 図50.クロストークの周波数特性、ADA4932-2 1.2 –0.2 0.2 0 0.4 0.6 0.8 1.0 6 –1 1 0 2 3 4 5 O U T PU T VO L T A G E (V ) PD VO L T A G E (V ) TIME (µs) 0 1 2 3 4 5 6 RL, dm = 200Ω VON PD 0 7 7 5 2 -2 5 2 図51.PD 応答時間
テスト回路
ADA4932-x 1kΩ +5V –5V 499Ω 499Ω 50Ω DC-COUPLED GENERATOR 499Ω 0.1µF 499Ω VOCM 53.6Ω 25.5Ω VIN 0 7 7 5 2 -0 4 3 図52.等価基本テスト回路、G = 1 ADA4932-x +5V 0.1µF –5V 499Ω 499Ω 50Ω 499Ω NETWORK ANALYZER INPUT NETWORK ANALYZER INPUT NETWORK ANALYZER OUTPUT AC-COUPLED 50Ω 50Ω 499Ω 49.9Ω 49.9Ω VOCM 53.6Ω VIN 0 7 7 5 2 -0 4 4 図53.出力バランスのテスト回路、CMRR ADA4932-x +5V –5V 499Ω 499Ω 50Ω 499Ω 442Ω 442Ω 0.1µF 499Ω VOCM 53.6Ω 261Ω 200Ω HP LP 2:150Ω CT VIN LOW-PASS FILTER DC-COUPLED GENERATOR 0.1µF 0.1µF DUAL FILTER 0 7 7 5 2 -0 4 5 25.5Ω 図54.歪み測定のテスト回路用語
+IN –IN +OUT –OUT +DIN –FB +FB –DIN VOCM RG RF RG VOUT, dm RL, dm RF ADA4932-x 0 7 7 5 2 -0 4 6 図55.信号と回路の定義 差動電圧 2 つのノード電圧間の差。たとえば、出力差動電圧(または等価 な出力差動モード電圧)は、次のように定義されます。VOU, dm = (V+OUT − V−OUT)
ここで、V+OUTとV−OUTは+OUT ピンと−OUT ピンの電圧(共通グ
ラウンドを基準)。同様に、差動入力電圧は次式で定義されます。 VIN, dm = (+DIN − (−DIN)) コモン・モード電圧 コモン・モード電圧とは、2 つのノード電圧の平均を意味します (ローカル・グラウンドを基準)。出力コモン・モード電圧は次 式で定義されます。
VOUT, cm = (V+OUT + V−OUT)/2
バランス 出力バランスは、2 つの出力差動信号が同振幅と逆位相にある 度合を表します。出力バランスは、一致した抵抗分圧器を差動 電圧ノード間に接続し、デバイダの中点での信号振幅を差動信 号の振幅と比較することにより、容易に求めることができます (図 53 参照)。この定義を使うと、出力バランスは、出力コモ ン・モード電圧の振幅を出力差動モード電圧の振幅で除算して 求められます。 dm OUT cm OUT
V
V
Error
Balance
Output
, ,
動作原理
ADA4932-x は、電圧が反対方向に動く 2 つの出力と入力 VOCM が追加されている点で、従来型オペアンプと異なっています。 このデバイスは、オペアンプと同様に、高いオープン・ルー プ・ゲインとこれらの出力を所望の電圧にする負帰還に依存し ています。ADA4932-x は標準の電圧帰還オペアンプと同様に動 作し、シングルエンド/差動変換、コモン・モード・レベル・シ フト、差動信号増幅の機能を持っています。ADA4932-x はオペア ンプと同様に、高い入力インピーダンスと低い出力インピーダ ンスを持っています。ADA4932-x は電圧帰還を使っているため、 一定の公称ゲイン帯域幅積を持っています。 2 つの帰還ループを採用して、差動モードとコモン・モードの 出力電圧を制御しています。外付け抵抗で設定される差動帰還 は、差動出力電圧のみを制御します。コモン・モード帰還は、コ モン・モード出力電圧のみを制御します。このアーキテクチャ により、出力コモン・モード・レベルを規定範囲内の任意の値 に容易に設定することができます。内部コモン・モード帰還ル ープにより、出力コモン・モード電圧がVOCM入力に加えられた 電圧に等しくなるように維持されます。 外付け部品の厳密なマッチングなしでも、内部のコモン・モー ド帰還ループにより、広い周波数範囲でバランスした出力が発 生されます。このために、真の同振幅と 180°の位相差に近い差 動出力が得られます。アプリケーション情報
アプリケーション回路の解析
ADA4932-x では高いオープン・ループ・ゲインと負帰還を採用 して、差動モード誤差電圧とコモン・モード誤差電圧を最小に 維持する方法で差動モード出力電圧とコモン・モード出力電圧 を発生しています。差動誤差電圧は、2 つの差動入力(+IN と −IN)間の電圧として定義されます(図 55 参照)。多くの場合、こ の電圧はゼロと見なすことができます。同様に、実際の出力コ モン・モード電圧と VOCMに加えられる電圧との間の差もゼロ と見なすことができます。これらの原理から、アプリケーショ ン回路を解析することができます。クローズド・ループ・ゲインの設定
アプリケーション回路の解析のセクションに示す方法を使うと、 図 55 の差動モード・ゲインは次のように求めることができます。 G F dm IN dm OUTR
R
V
V
, , ここでは、入力抵抗(RG)と帰還抵抗(RF)は等しいと仮定していま す。出力ノイズ電圧の計算
ADA4932-x の差動出力ノイズは、図 56 に示すノイズ・モデル を使って計算することができます。入力換算ノイズ電圧密度
vnINは差動入力としてモデル化され、ノイズ電流inIN−とinIN+は各
入力とグラウンドの間で流れます。vnINに起因する出力電圧は、 vnINとノイズ・ゲイン GN ( GNの式で定義)の積として求められ ます。ノイズ電流は同じ2 乗平均値と相関関係がなく、各々はノ イズ電流と対応する帰還抵抗の積に等しい出力電圧を発生しま す。 VOCMピンでのノイズ電圧密度は vnCMです。多くの場合と 同様に帰還回路の帰還係数が同じである場合、vnCMに起因する 出力ノイズはコモン・モードになります。4 本の各抵抗の寄与 分は(4kTRxx)1/2になります。帰還抵抗からのノイズは直接出力 に現れ、ゲイン抵抗からのノイズはRF/RG倍されて出力に現れま す。表 11 に、入力ノイズ源、乗算係数、出力換算ノイズ密度の 項をまとめます。 ADA4932-x + RF2 VnOD VnCM VOCM VnIN RF1 RG2 RG1 VnRF1 VnRF2 VnRG1 VnRG2 inIN+ inIN– 0 7 7 5 2 -0 4 7 図56.ノイズ・モデル 表11.マッチングした帰還回路の出力ノイズ電圧密度の計算
Input Noise Contribution Input Noise Term
Input Noise Voltage Density
Output
Multiplication Factor
Differential Output Noise Voltage Density Term
Differential Input vnIN vnIN GN vnO1 = GN(vnIN)
Inverting Input inIN− inIN− × (RF2) 1 vnO2 = (inIN−)(RF2)
Noninverting Input inIN+ inIN+ × (RF1) 1 vnO3 = (inIN+)(RF1)
VOCM Input vnCM vnCM 0 vnO4 = 0 V
Gain Resistor, RG1 vnRG1 (4kTRG1)1/2 RF1/RG1 vnO5 = (RF1/RG1)(4kTRG1)1/2
Gain Resistor, RG2 vnRG2 (4kTRG2)1/2 RF2/RG2 vnO6 = (RF2/RG2)(4kTRG2)1/2
Feedback Resistor, RF1 vnRF1 (4kTRF1)1/2 1 vnO7 = (4kTRF1)1/2
Feedback Resistor, RF2 vnRF2 (4kTRF2)1/2 1 vnO8 = (4kTRF2)1/2
表12.差動入力、DC 結合
Nominal Gain (dB) RF (Ω) RG (Ω) RIN, dm (Ω) Differential Output Noise Density (nV/√Hz)
0 499 499 998 9.25
6 499 249 498 12.9
10 768 243 486 18.2
表13.グラウンド基準のシングルエンド電圧入力、DC 結合、RS = 50 Ω
Nominal Gain (dB) RF (Ω) RG1 (Ω) RT (Ω) (Std 1%) RIN, cm (Ω) RG2 (Ω)1 Differential Output Noise Density (nV/√Hz)
0 511 499 53.6 665 525 9.19
6 523 249 57.6 374 276 12.6
帰還係数が一致する場合、RF1/RG1 = RF2/RG2、β1 = β2 = β となる ため、ノイズ・ゲインは次のようになります。 G F N
R
R
β
G
1
1
VOCMからの出力ノイズは、この場合ゼロになることに注意して ください。合計差動出力ノイズ密度 vnODは、各出力ノイズ項の 2 乗和平均になります。
8 1 i 2 nOi nODv
v
表 12 と表 13 に、平衡および不平衡入力構成に対する一般的な ゲイン設定、対応する抵抗値、入力インピーダンス、出力ノイ ズ密度を示します。帰還回路でのミスマッチの影響
前述のように、外付け帰還回路(RF/RG)がマッチングしていない 場合でも、内部コモン・モード帰還ループにより出力のバラン スが維持されます。各出力での信号は、同振幅かつ 180°の位相 差に維持されます。入力―出力間の差動モード・ゲインは、帰還 のミスマッチに比例して変わりますが、出力のバランスは影響 を受けません。 VOCMピンからVOUT, dmまでのゲインは次の値になります。 2(β1 − β2)/(β1 + β2) β1 = β2 の場合、この項はゼロになるため、VOCM入力の電圧(ノ イズを含む)に起因する差動出力電圧は発生しません。極端なケ ースは、1 つのループがオープンで、かつ他方が 100%帰還の場 合に発生します。このケースでは、VOCM入力から VOUT, dmまで のゲインが、閉じているループに応じて+2 または−2 になります。 多くのアプリケーションでは、帰還ループが公称 1%以内でマ ッチングしているため、VOCM入力に起因する出力ノイズとオフ セットは無視できます。ループを意図的に大きくミスマッチさ せた場合、VOCMから VOUT, dmまでのゲイン項を含めることが必 要で、ノイズが大きくなることを考慮する必要があります。たと えば、β1 = 0.5 かつ β2 = 0.25 の場合、VOCMからVOUT, dmまでのゲ インは0.67 になります。VOCMピンを2.5 V に設定した場合、出 力に現れる差動オフセット電圧は(2.5 V)(0.67) = 1.67 V になります。 差動出力ノイズ成分は、(9.6 nV/√Hz)(0.67) = 6.4 nV/√Hz になりま す。これら両結果は多くのアプリケーションで望ましくないた め、公称通りに一致した帰還係数の使用が望まれます。 ミスマッチした帰還回路では、従来型オペアンプから構成され る 4 本抵抗のディファレンス・アンプと同様に、入力コモン・ モード信号を除去する回路の性能も低下します。 実用的にこの問題をまとめると、1%偏差の抵抗で約 40 dB のワ ーストケース入力CMRR、2.5 V の VOCM入力に起因して25 mV のワーストケース差動モード出力オフセット、無視可能なVOCM ノイズ成分、無視可能な出力バランス誤差が発生するというこ とができます。アプリケーション回路入力インピーダンスの計
算
回路の実効入力インピーダンスは、シングルエンドまたは差動 のいずれの信号源でアンプを駆動するかに依存します。平衡差 動入力信号の場合(図 57)、入力間(+DINと−DIN)の入力インピー ダンス(RIN, dm)は RIN, dm = RG + RG = 2 × RGになります。 +VS –VS +IN –IN RF RF +DIN –DIN VOCM RG RG VOUT, dm 0 7 7 5 2 -0 4 8 ADA4932-x 図57.平衡(差動)入力の ADA4932-x 不平衡(シングルエンド入力信号)の場合(図 58)、入力インピー ダンスは次式で表されます。
F G F G se INR
R
R
R
R
2
1
, ADA4932-x RL VOUT, dm +VS –VS RG RG RF RF VOCM RIN, se 0 7 7 5 2 -0 4 9 図58.不平衡(シングルエンド)入力の ADA4932-x 回路の入力インピーダンスは、インバータとして接続された従 来型オペアンプの場合より実効的に高くなります。これは、差 動出力電圧の成分がコモン・モード信号として入力に現れて、 特に入力抵抗RG両端の電圧を持ち上げるためです。反転入力の 電圧が下側のループにある RFと RGから構成される電圧分圧器 で分割された非反転出力電圧に等しくなることから、アンプ入力 ピンのコモン・モード電圧を容易に求めることができます。こ の電圧は負電圧帰還により両入力ピンに加えられ、入力信号と 同相であるため、上側のループにあるRG の両端の実効電圧が減 尐し、RGが部分的に大きくなります。 シングルエンド入力の終端 このセクションでは、ゲイン= 1、RF = 499 Ω、RG = 499 Ω の場 合について、ADA4932-x へのシングルエンド入力を終端する方 法を説明します。1 V p-p の終端出力電圧と 50 Ω のソース抵抗を 持つ入力ソースの例を使って、4 ステップの方法を説明します。 ソースの終端出力電圧が1 V p-p であるため、ソースの解放出力 電圧は2 V p-p になることに注意してください。図 59 のソース はこの解放電圧を示しています。 1. 入力インピーダンスは次式から計算されます。Ω
665
)
499
499
(
2
499
1
499
)
(
2
1
,
F G F G se INR
R
R
R
R
RS 50Ω VS 2V p-p RIN, se 665Ω ADA4932-x RL VOUT, dm +VS –VS RG 499Ω RG 499Ω RF 499Ω RF 499Ω VOCM 0 7 7 5 2 -0 5 0 図59.シングルエンド入力インピーダンス RINの計算 2. 50 Ω のソース抵抗に一致させるため、終端抵抗 RTは、 RT||665 Ω = 50 Ω から計算します。RTの最寄りの標準1%値 は53.6 Ω です。 ADA4932-x RL VOUT, dm +VS –VS RS 50Ω RG 499Ω RG 499Ω RF 499Ω RF 499Ω VOCM VS 2V p-p RIN, se 50Ω RT 53.6Ω 0 7 7 5 2 -0 5 1 図60.終端抵抗 RTの接続 3. 図 60 に、上側の帰還ループの実効 RGは終端抵抗を接続し たため下側のループのRGを超えないことを示します。ゲ イン抵抗の不一致を補償するため、下側のループで補正抵 抗(RTS)を RGに直列に接続します。RTSはソース抵抗RSの テブナン等価電源に、終端抵抗RTはRS||RTに、それぞれ等 しくなります。 RS 50Ω VS 2V p-p RT 53.6Ω RTH 25.9Ω VTH 1.03V p-p 0 7 7 5 2 -0 5 2 図61.テブナン等価電源の計算 RTS = RTH = RS||RT = 25.9 Ω となります。VTHは1 V p-p より 大きく、RT = 50 Ω から得られます。下側の帰還ループにつ いて、終端電源とRTSを持つテブナン等価電源(RTSに最寄り の 1%値を使用)で修正した回路を図 62 に示します。 ADA4932-x RL VOUT, dm +VS –VS RTH 25.5Ω RG 499Ω RG 499Ω RF 499Ω RF 499Ω VOCM VTH 1.03V p-p RTS 25.5Ω 0 7 7 5 2 -0 5 3 図62.テブナン等価電源およびゲイン抵抗の一致 図 62 に、一致した帰還ループを持つ分かり易くした回路 を示します。 終端入力で生ずる 2 つの効果を指摘しておくことは有用で す。1 つ目は、両ループで RG値が大きくなるため、全体の クローズド・ループ・ゲインが小さくなることです。2 つ 目は、VTHがRT = 50 Ω の場合の 1 V p-p より尐し大きくな ることです。これらの 2 つの効果は出力電圧に反対の影響 を与えるため、帰還ループの抵抗値が大きくなると(約 1 kΩ)、影響が互いに相殺されます。ただし、RFとRGが小さ い(高ゲイン)場合には、効果の小さくなったクローズド・ ループ・ゲインが VTHの増加により完全に相殺されません。 これは、図 62 からも知ることができます。 終端入力信号が1 V p-p でクローズド・ループ・ゲイン= 1 であるため、この例での所望の差動出力は 1 V p-p ですが、 実際の差動出力電圧は(1.03 V p-p)(499/524.5) = 0.98 V p-p に なります。所望の出力電圧 2 V p-p を得るためには、入力 回路を変更することなく、RFを増加させることにより、最 終ゲイン調整を行うことができます。これはステップ 4 で 説明します。 4. 所望の出力電圧を得る最終ゲイン調整として、帰還抵抗値 を変更します。
509
03
.
1
5
.
524
1
,p
p
V
p
p
V
V
R
R
V
Desired
R
TH TS G dm OUT F 509 Ω の最寄りの標準 1%値は 511 Ω です。511 Ω を使用す ると、差動出力電圧は1.00 V p-p になります。 最終回路を図 63 に示します。 ADA4932-x RL V1.00V p-pOUT, dm +VS –VS RS 50Ω RG 499Ω RG 499Ω RF 511Ω RF 511Ω VOCM VS 2V p-p 1V p-p RT 53.6Ω RTS 25.5Ω 0 7 7 5 2 -0 5 4 図63.終端シングルエンド/差動システム、G = 2入力コモン・モード電圧範囲
ADA4932-x の入力コモン・モード範囲は、VBE の約 1 個分下に シフトします。これは、入力範囲が中心にあるADA4939-xのよ うな他の ADC ドライバと対照的です。下にシフトした入力同 相範囲は、特に DC 結合、シングルエンド/差動変換、単電源ア プリケーションに適しています。 ±5 V 動作の場合、アンプ加算ノードでの入力コモン・モード範 囲は-4.8 V～+3.2 V として規定され、+5 V 電源では+0.2 V～+3.2 V として規定されます。非直線性を回避するため、+IN ピンと −IN ピンでの電圧振幅はこれらの範囲に制限する必要がありま す。
入力と出力の容量
AC 結合
ADA4932-x は DC 結合アプリケーションに最適ですが、AC 結 合回路にも使うことができます。入力でのAC 結合コンデンサは、 電源とRGの間に接続することができます。このAC 結合は DC コモン・モード帰還電流を阻止するため、ADA4932-x の DC 入 力コモン・モード電圧が DC 出力コモン・モード電圧と等しく なります。これらのAC 結合コンデンサは、帰還係数を一致させ るために両ループ内で接続する必要があります。出力AC 結合コ ンデンサは、各出力と対応する負荷の間に直列に接続すること ができます。出力コモン・モード電圧の設定
ADA4932-x の VOCMピンは内部で電圧分圧器によりバイアスさ れています。この電圧分圧器は2 本の 50 kΩ 抵抗から構成され、 電源の中点[(+VS) + (−VS)]/2 にほぼ等しい電圧になっています。 この内部デバイダがあるため、VOCMピンは外付け電圧と対応す るソース抵抗に応じて電流をソースまたはシンクすることがで きます。内部バイアスを使用すると、出力コモン・モード電圧 が約100 mV 以内の期待値で発生します。 出力コモン・モード・レベルの正確な制御が必要な場合には、 外付け電源またはソース抵抗100 Ω 以下の抵抗分圧器を使用す ることが推奨されます。等しい抵抗値で構成される外部電圧分 圧器を使って、内部電圧分圧器より高い精度でVOCMを電源電圧 の中心値に設定する場合、外付け抵抗が内部抵抗と並列に接続 されるため大きな抵抗値を使うことができます。仕様セクショ ンに示す出力コモン・モード・オフセットは、VOCM入力が低イ ンピーダンス電圧源から駆動される場合です。 VOCM入力を ADC のコモン・モード・レベル(CML)出力に接続 することもできますが、出力が十分な駆動能力を持つように注 意する必要があります。VOCMピンの入力インピーダンスは約 10 kΩ です。複数の ADA4932-x デバイスで 1 個の ADC リファレ ンス出力を共用する場合は、並列入力を駆動するためにバッファ が必要になります。
レイアウト、グラウンド接続、バイパス
他の高速デバイスの場合と同様に、ADA4932-x も PCB 環境に 敏感です。優れた性能を実現するためには、高速PCB デザイン に細心の注意を払う必要があります。 最初の条件は、ADA4932-x を取り囲むできるだけ多くのボード 領域をカバーする優れたグラウンド・プレーンですが、帰還抵 抗(RF)、ゲイン抵抗(RG)、入力加算ノード(ピン 2 とピン 3)の近く の領域には、グラウンド・プレーンと電源プレーンを設けないよ うにする必要があります(図 64 参照)。グラウンド・プレーンと電 源プレーンを設けないと、これらのノードの浮遊容量が小さくな るため、高周波でのアンプ応答でのピーキングを防止することが できます。 熱抵抗 θJAは、デバイス(露出パッドを含む)を EIA/JESD 51-7 で 規定される熱伝導性の高い 4 層回路ボードにハンダ付けした状 態に対して規定します。 0 7 7 5 2 -0 5 5 図64.RFとRGの周囲を除くグラウンド・プレーンと電源プレーン 電源ピンは、できるだけデバイスの近くで近くのグラウンド・ プレーンへバイパスする必要があります。高周波セラミック・ チップ・コンデンサを使用する必要があります。2 個の並列バ イパス・コンデンサ(1000 pF と 0.1 µF)を各電源に対して使用す ることが推奨されます。1000μF のコンデンサをデバイスの近 くに接続する必要があります。さらに離れたところに、低周波 バイパスの 10 µF タンタル・コンデンサを各電源とグラウンド との間に接続します。 寄生の影響を防止するため、信号パターンは短く、かつダイレ クトにする必要があります。相補信号が存在する場合は、対称 なレイアウトを採用して波形のバランスを維持する必要があり ます。差動信号を長い距離配線する場合は、PCB パターンを互 いに近づけて、差動線をループ面積が最小になるように撚る必 要があります。こうすることにより、放射エネルギを減らして、 回路を干渉に対して強くします。 図65.PCB サーマル・アタッチ・パッドの推奨寸法(mm) 0.30 PLATED VIA HOLE 1.30 GROUND PLANE POWER PLANE BOTTOM METAL TOP METAL 0 7 7 5 2 -0 5 7高性能
ADCの駆動
ADA4932-x は、広帯域 DC 結合アプリケーションに最適です。 図 67 の回路に、ADA4932-1 の入力と出力に DC 結合を使用し、 14 ビット 20 MSPS/40 MSPS/65 MSPS/80 MSPS ADC のAD9245 を 駆 動 す る ADA4932-1 の フ ロ ン ト エ ン ド 接 続 を 示 し ま す (AD9245 は差動で駆動したときに最適性能を実現します)。 ADA4932-1 は、ADC を駆動し、シングルエンド/差動変換を行い、 駆動信号のバッファリングを行うトランスを不要にします。 ADA4932-1 は、3.3 V 単電源、ゲイン= 1、シングルエンド入力、 差動出力に構成されています。53.6 Ω の終端抵抗を約 665 Ω の シングルエンド入力インピーダンスと並列に接続して、ソース の 50 Ω 終端を行っています。さらに反転入力の 25.5 Ω (合計 524.5 Ω)により、50 Ω のソース抵抗と非反転入力を駆動する終端 抵抗の並列インピーダンスとバランスをとります。 この例では、信号ジェネレータは50 Ω 終端時に 1 V p-p のグラ ウンド基準対称バイポーラを出力します。VOCMピンはノイズ削 減のためバイパスされて、外部で1%抵抗を使い、厳しい 3.3 V 電源で出力ダイナミックレンジを最大にするように設定されて います。 入力が DC 結合されているため、帰還ループには DC コモン・ モード電流が流れ、0.84 V の公称 DC レベルがアンプ入力ピン に加えられます。出力信号の一部も入力端子にコモン・モード 信号として加わります。非反転出力での信号レベルはAC 出力振 幅に等しく、下側ループの帰還係数により分割されます。この 例では、リップルは0.5 V p-p × [524.5/(524.5 + 511)] = 0.25 V p-p に なります。このAC 信号は 0.84 V の DC レベルに重畳されて、入 力端子で0.72 V～0.97 V の電圧振幅になります。この値は、0.2 V～1.5 V の仕様規定値を満たしています。 出力コモン・モード電圧は1.65 V、各 ADA4932-1 出力振幅は 1.4 V～1.9 V、逆相、ゲイン= 1、ADC 入力は 1 V p-p 差動信号です。 ADA4932-1 出力と ADC との間の差動 RC セクションは、単極ロ ーパス・フィルタを構成し、さらに SHA コンデンサが放電する 際に ADC 入力から出力される電流スパイクに対するバッファと しても機能します。SENSE ピンを VREF に接続して、AD9245 は 1 V p-p のフル・ス ケール入力に設定されています(図 67 参照)。 ADA4932-1 3.3V 50Ω 499Ω 499Ω 25.5Ω 10kΩ 1% 511Ω 511Ω 33Ω 33Ω VOCM 2V p-p SIGNAL GENERATOR 1V p-p CENTERED AT GROUND 53.6Ω 0.1µF 0.1µF 10µF + 0.1µF 0.1µF 10kΩ 1% 20pF VIN– AVDD
VIN+ VREF SENSE AGND AD9245 VOUT, dm = 1V p-p VOUT, cm = 1.65V 0 7 7 5 2 -2 7 0
外形寸法
1 0.50 BSC 0.60 MAX PIN 1 INDICATOR 1.50 REF 0.50 0.40 0.30 0.25 MIN 0.45 2.75 BSC SQ TOP VIEW 12° MAX 0.80 MAX 0.65 TYP SEATING PLANE PIN 1 INDICATOR 1.00 0.85 0.80 0.30 0.23 0.18 0.05 MAX 0.02 NOM 0.20 REF 3.00 BSC SQ *1.45 1.30 SQ 1.15 EXPOSED PAD 16 5 13 8 9 12 4 (BOTTOM VIEW)*COMPLIANTTOJEDEC STANDARDS MO-220-VEED-2
EXCEPT FOR EXPOSED PAD DIMENSION. 072
2
0
8
-A
FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET.
図68.16 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 3 mm × 3 mm ボディ、極薄クワッド(CP-16-2) 寸法: mm 1 24 6 7 13 19 18 12 2.25 2.10 SQ 1.95 0.60 MAX 0.50 0.40 0.30 0.30 0.23 0.18 2.50 REF 0.50 BSC
12° MAX 0.80 MAX0.65 TYP
0.05 MAX 0.02 NOM 1.00 0.85 0.80 SEATING PLANE PIN 1 INDICATOR TOP VIEW BSC SQ3.75 4.00 BSC SQ PIN 1 INDICATOR 0.60 MAX COPLANARITY 0.08 0.20 REF 0.25 MIN EXPOSED PAD (BOTTOM VIEW)
COMPLIANT TO JEDEC STANDARDS MO-220-VGGD-2 072
2
0
8
-A
FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET.
図69.24 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 4 mm × 4 mm ボディ、極薄クワッド(CP-24-1)
寸法: mm
オーダー・ガイド
Model Temperature Range Package Description Package Option Ordering Quantity Branding
ADA4932-1YCPZ-R21 −40°C to +105°C 16-Lead LFCSP_VQ CP-16-2 250 H1K ADA4932-1YCPZ-RL1 −40°C to +105°C 16-Lead LFCSP_VQ CP-16-2 5,000 H1K ADA4932-1YCPZ-R71 −40°C to +105°C 16-Lead LFCSP_VQ CP-16-2 1,500 H1K ADA4932-2YCPZ-R21 −40°C to +105°C 24-Lead LFCSP_VQ CP-24-1 250 ADA4932-2YCPZ-RL1 −40°C to +105°C 24-Lead LFCSP_VQ CP-24-1 5,000 ADA4932-2YCPZ-R71 −40°C to +105°C 24-Lead LFCSP_VQ CP-24-1 1,500 D07752 -0 -10/0 8( 0) -J
![図 68.16 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 3 mm × 3 mm ボディ、極薄クワッド(CP-16-2) 寸法: mm 1 24 6 713191812 2.25 2.10 SQ1.950.60 MAX0.500.40 0.30 0.30 0.23 0.18 2.50 REF0.50BSC](https://thumb-ap.123doks.com/thumbv2/123deta/5668295.509543/27.893.197.685.164.928/ピンリードフレームチップスケールパッケージLFCSPVQボディクワッドCPBSC.webp)
