BH6172GU:パワーマネジメントLSI

(1)

携帯電話用パワーマネジメントICシリーズ

高効率

パワーマネジメント IC

BH6172GU

構造シリコンモノリシック集積回路

製品名携帯機器向け汎用パワーマネジメントＬＳＩ

形名

ＢＨ６１７２ＧＵ (Code name: VENUS)

外形寸法図

図１

ブロック図

図２

アプリケーション回路例

図１４～

機能・１ｃｈ５００ｍＡ、高効率ステップダウンコンバータ（Ｉ^２Ｃによる１６段階出力可変）

・５ｃｈＣＭＯＳタイプＬＤＯ（Ｉ^２Ｃによる１６段階出力可変、１５０ｍＡ×３、３００ｍＡ×２）

・外部イネーブルピンまたはＩ^２ＣによるＯＮ／ＯＦＦ制御

・Ｉ^２Ｃ互換Ｉ／Ｆ（デバイスアドレス“１００１１１１”）

・小型、２．６ｍｍ×２．６ｍｍのウェハーレベルＣＳＰパッケージ

・放電抵抗切換機能

※耐放射線設計はしておりません。

使用上の注意

応用回路例は推奨すべきものと確信しておりますが、ご使用にあたっては更に特性のご確認を十分に願います。

外付回路定数を変更してご使用になる時は、静特性のみならず過渡特性も含め外付部品及び当社ICのバラツキ等を考慮して十分なマージンを見て決定してください。

また、特許権に関しましては当社では十分な確認は出来ておりませんので御了承下さい。

本製品は、一般的な電子機器への使用を意図しています。

極めて高度な信頼性が要求され、その製品の故障や誤動作が直接人命に関わるような機器・装置へのご使用を検討される際は、

事前に弊社営業窓口までご相談願います。

本仕様に掲載しております応用回路等は製品の特性及び性能を引き出す上で正確かつ信頼できるものと確信しております。

(2)

絶対最大定格（Ｔａ＝２５℃）

項目記号範囲単位

最大電源電圧(VBAT)

VBATMAX

6.0

V

最大電源電圧(PBAT)

VPBATMAX

6.0

V

最大電源電圧(VUSB)

VUSBMAX

6.0

V

最大電源電圧(DVDD)

DVDDMAX

4.5

V

最大印加電圧1 (LX、FB、OUT1、OUT2、OUT3、

OUT4、OUT5、EN_LD1、EN_LD2、

EN_LD3、EN_LD4)

VINMAX1

VBAT + 0.3

V

最大印加電圧2

(NRST、CLK、DATA)

^VINMAX2

DVDD + 0.3

V

許容損失 Pd 900*¹

mW

動作温度範囲 Topr -35 ～ +85

℃

保存温度範囲 Tstg -55 ～ +125

℃

＊１この値はローム指定基板６０ｍｍ×６０ｍｍ実装時の値です。

実際のセット基板に実装した場合、その基板のサイズ、材質により許容損失値が変わります。

Ｔａ＝２５℃を超える温度で使用する場合、１℃につき１％低下します。

推奨動作範囲 (Ta=25C)

項目記号範囲単位

VBAT電源電圧 VBAT *² 2.20 ～ 5.50

V

PBAT電源電圧 VPBAT *² 2.20 ～ 5.50

V

VUSB電源電圧 VUSB *²*³ 2.20 ～ 5.50

^V

DVDD電源電圧

VDVDD

*⁴1.70 ～ 4.20 V

＊２ＶＢＡＴ、ＰＢＡＴ、ＶＵＳＢとＬＤＯまたはＳＷＲＥＧの設定電圧の関係によっては、

本仕様に記載されたスペックを満足できない場合があります。

＊３ＶＵＳＢ電源は必要に応じてＶＢＡＴ、ＰＢＡＴとショートして使用することが可能です。

＊４ＤＶＤＤ＜ＶＢＡＴ、ＰＢＡＴの条件で使用して下さい。

(3)

外形寸法図

A B C D E

1 2 3 4 5

(4)

ブロック図

SWREG

0.8-2.40V

VBAT1

PBAT

FB PGND LX

VBAT2

GND

LDO1

1.00-3.30V 0.1V step

LDO2

1.00-3.30V 0.1V step

LDO3

1.20-3.30V 0.1V step

LDO4

1.20-3.30V 0.1V step

LDO5

1.20-3.30V 0.1V step

OUT1

OUT2

OUT3

OUT4

OUT5 150mA

300mA 300mA 150mA 150mA

500mA

1uF 1uF 1uF 1uF 1uF

REFC REF

0.1uF 4.7uF

4.7uF 2.2uH

EN_LD1

EN_LD2

EN_LD3

EN_LD4

I2C IF

DATA CLK NRST DVDD

init 1.00V

init 2.60V

init 2.80V

init 1.80V

init 3.30V VUSB (OPEN) TEST

(OPEN) TEST2

4.7uF

1uF

(5)

パッケージＢＡＬＬ配置

C

OUT4 VBAT2

NRST

EN_LD3

EN_LD4 CLK

DATA TEST

LX PGND

VBAT1 TEST2

EN_LD2

OUT2

GND ^EN_LD1

REFC

VUSB OUT5

OUT3

OUT1

DVDD

FB

A PBAT

B D E

1 2 3 4 5

Bottom View

(6)

保護ダイオードマップ

ＢａｌｌＮｏ．ＰＩＮ名機能ＥＳＤダイオード

VBAT GND

B4 DATA Ｉ^２ＣＩ／ＦＤＡＴＡ入出力 O O

C4 CLK Ｉ^２ＣＩ／ＦＣＬＫ入力 O O

E1 VBAT1 ＶＢＡＴ電源１ - O

E4 VBAT2 ＶＢＡＴ電源２ - O

A5 PBAT ＳＷＲＥＧ部電源 - O

A4 LX ＳＷＲＥＧ用インダクタ接続端子 - O

A3 PGND ＳＷＲＥＧ部ＧＮＤ O -

B5 FB ＳＷＲＥＧ用フィードバック端子 O O

D4 NRST リセット入力（‘Ｌ’アクティブ） O O

D5 OUT1 ＬＤＯ１出力 O O

D1 OUT2 ＬＤＯ２出力 O O

E5 OUT3 ＬＤＯ３出力 O O

E3 OUT4 ＬＤＯ４出力 O O

A1 OUT5 ＬＤＯ５出力 - O

B1 REFC 基準電源出力 - O

C2 EN_LD1 ＬＤＯ１イネーブル入力 O O

D2 EN_LD2 ＬＤＯ２イネーブル入力 O O

D3 EN_LD3 ＬＤＯ３イネーブル入力 O O

C3 EN_LD4 ＬＤＯ４イネーブル入力 O O

A2 VUSB *1 ＵＳＢＶＢＵＳ電源 - O

C5 DVDD デジタル部電源 - O

C1 GND アナログ部ＧＮＤ O -

B3 TEST ＴＥＳＴピン (通常動作時は常時ＯＰＥＮ) O O

E2 TEST2 ＴＥＳＴピン (通常動作時は常時ＯＰＥＮ) O O

＊ＴＥＳＴ、ＴＥＳＴ２ピンは工場出荷工程にて使用します。.

通常使用時は常時オープンにて使用して下さい。

＊１必要に応じてＶＵＳＢとＶＢＡＴを外部ショートで使用することが可能です。

(アプリケーション例についてはＰ．３５～を参照ください)

(7)

用途例電源初期値最大負荷可変範囲 SWREG CORE VBAT/PBAT 1.00V 500mA 0.80-2.40V

LDO1 CORE VBAT 1.00V 150mA 1.00-3.30V

LDO 2 I/O1 VBAT 2.60V 150mA 1.00-3.30V

LDO3 MEMORY VBAT 2.80V 300mA 1.20-3.30V

LDO 4 I/O2 VBAT 1.80V 300mA 1.20-3.30V

LDO5 USB VBAT/VUSB 3.30V 150mA 1.20-3.30V

SWREG & LDO 出力電圧一覧

SWREG LDO1 LDO2 LDO3 LDO4 LDO5

出力電圧切換

0.80V 1.00V 1.00V 1.20V 1.20V 1.20V

0.85V 1.10V 1.10V 1.30V 1.30V 1.30V

0.90V 1.20V 1.20V 1.40V 1.40V 1.40V

0.95V 1.30V 1.30V 1.50V 1.50V 1.50V

1.00V 1.40V 1.40V 1.60V 1.60V 1.60V

1.05V 1.50V 1.50V 1.70V 1.70V 1.70V

1.10V 1.60V 1.60V 1.80V 1.80V 1.80V

1.15V 1.70V 1.70V 1.85V 1.85V 1.85V

1.20V 1.80V 1.80V 1.90V 1.90V 1.90V

1.365V 1.85V 1.85V 2.00V 2.00V 2.00V

1.40V 2.60V 2.60V 2.60V 2.60V 2.60V

1.50V 2.70V 2.70V 2.70V 2.70V 2.70V

1.65V 2.80V 2.80V 2.80V 2.80V 2.80V

1.80V 2.85V 2.85V 2.85V 2.85V 2.85V

1.85V 3.00V 3.00V 3.00V 3.00V 3.00V

2.40V 3.30V 3.30V 3.30V 3.30V 3.30V

(8)

電気的特性（特に指定のない限り、Ｔａ＝２５℃、ＶＢＡＴ＝ＰＢＡＴ＝３．６Ｖ、ＶＵＳＢ＝５．０Ｖ）

項目記号 Min. Typ. Max. 単位条件

●回路電流

ＶＢＡＴ回路電流１

（ＯＦＦ） IQVB1 - 0.4 1 μA

LDO1～5=OFF、

SWREG1=OFF NRST=L DVDD=0V ＶＵＳＢ回路電流１

（ＯＦＦ） IQUSB1 - 0 1 μA

ＶＢＡＴ回路電流２

（ＯＦＦ） IQVB2 - 0.4 1 μA

LDO1～5=OFF、

SWREG1=OFF NRST=L DVDD=0V VUSB=VBAT 外部接続

ＶＢＡＴ回路電流３

（スタンバイ） IQVB3 - 0.7 1.4 μA

LDO1～5=OFF、

SWREG1=OFF NRST=H DVDD=2.6V ＶＵＳＢ回路電流２

（スタンバイ） IQUSB2 - 0 1 μA

ＶＢＡＴ回路電流４

（スタンバイ） IQVB4 - 0.7 1.4 μA

LDO1～5=OFF、

SWREG1=OFF NRST=H DVDD=2.6V VUSB=VBAT 外部接続

(9)

ＶＢＡＴ回路電流５

（アクティブ） IQVB5 - 170 300 μA

LDO1～5=ON(no load、初期電圧) SWREG1=ON(no load、初期電圧)

NRST=H DVDD=2.6V ＶＵＳＢ回路電流３

（アクティブ） IQUSB3 - 35 70 μA

ＶＢＡＴ回路電流６

（アクティブ） IQVB6 - 200 350 μA

LDO1～5=ON(no load、初期電圧) SWREG1=ON(no load、初期電圧)

NRST=H DVDD=2.6V VUSB=VBAT 外部接続

(10)

電気的特性（特に指定のない限り、Ｔａ＝２５℃、ＶＢＡＴ＝ＰＢＡＴ＝３．６Ｖ、ＶＵＳＢ＝５．０Ｖ、ＤＶＤＤ＝２．６Ｖ）

●デジタルＩ／Ｏ電気的特性

NRST (CMOS入力)

入力‘Ｈ’レベル VIH1 0.7×

DVDD - DVDD+

0.3 V

端子電圧：ＤＶＤＤ

入力‘Ｌ’レベル VIL1 -0.3 - 0.3×

DVDD V

^{端子電圧：０Ｖ}

入力リーク電流 IIC1 0 0.3 1 μA EN_LD1,

EN_LD2, EN_LD3, EN_LD4 (NMOS入力)

入力‘Ｈ’レベル VIH2 1.44 - - V 入力‘Ｌ’レベル VIL2 - - 0.4 V 入力リーク電流 IIC2 -1 0 1 μA

電気的特性（特に指定のない限り、Ｔａ＝２５℃、ＶＢＡＴ＝ＰＢＡＴ＝３．６Ｖ、ＶＵＳＢ＝５．０Ｖ、ＤＶＤＤ＝２．６Ｖ）

項目記号規格

単位条件

Min. Typ. Max.

●デジタルＩ／Ｏ電気的特性 (デジタル端子：ＣＬＫ、ＤＡＴＡ) 入力‘Ｈ’レベル VIH3 0.8×

DVDD - DVDD+

0.3 V 入力‘Ｌ’レベル VIL3 -0.3 - 0.2×

DVDD V

入力リーク電流 IIC3 -1 0 1 μA

端子電圧：ＤＶＤＤ

ＤＡＴＡ出力‘Ｌ’電圧レベル

VOL - - 0.4 V

Ｉ

_ＯＬ

＝６ｍＡ

(11)

電気的特性Ｉ^２ＣバスＡＣ特性

項目記号 Min Max 単位

ＣＬＫ周波数 f_CLK 0 400 kHz

ＣＬＫ ‘Ｌ’区間 t_LOW 1.3 - μs

ＣＬＫ ‘Ｈ’区間 t_HIGH 0.6 - μs

バス開放時間 t_BUF 1.3 - μs

スタート条件ホールド時間 t_HD.STA 0.6 - μs スタート条件セットアップ時間 t_SU.STA 0.6 - μs

ＤＡＴＡ入力ホールド時間 t_HD.DAT 0 - ns

ＤＡＴＡ入力セットアップ時間 t_SU.DAT 100 - ns ストップ条件セットアップ時間 t_SU.STO 0.6 - μs

CLK

DATA (入力)

t_F t_HIGH t_LOW t_R

t_SU.STO t_SU.DAT

t_HD.DAT t_SU.STA t_HD.STA

t_BUF

図３バスタイミング１

CLK

DATA (入力)

t_WR ストップ条件

アクノリッジ出力

ライトデータ入力スタート条件

D_O

図４バスタイミング２

(12)

項目記号 Min Typ Max 単位条件

●ＳＷＲＥＧ

出力電圧 VOSW 0.94 1.00 1.06 V 初期値

Io=100mA

出力電圧切換

VOSW10

-

0.80

- V Io=100mA

VOSW11 0.85 VOSW12 0.90 VOSW13 0.95 VOSW14 1.00 VOSW15 1.05 VOSW16 1.10 VOSW17 1.15 VOSW18 1.20 VOSW19 1.365 VOSW1A 1.40 VOSW1B 1.50 VOSW1C 1.65 VOSW1D 1.80 VOSW1E 1.85 VOSW1F 2.40

放電抵抗１ R_DCHGSW1 - 1k - Ω SWPDSEL=’0’

放電抵抗２ R_DCHGSW2 - 10k - Ω SWPDSEL=’1’

出力電流 IO_SW - - 500 mA Vo=1.00V

効率 η_SW - 90 - ％

Io=100mA、Vo=2.40V、VBAT=3.2V

発振周波数 f_OSC - 1.7 - MHz Vo=1.00V

出力インダクタンス L_SWREG 1.5 2.2 - μH Ta= -30～75C

短絡電流Ｉ_ＳＨＴSW - 500 - mA Vo=0V

出力容量 C_SWREG 3.3 4.7 - μF Ta= -30～75C、

ＳＷＲＥＧＤＣバイアス時

(13)

●ＬＤＯ１

出力電圧 VOM1 0.970 1.000 1.030 V

初期値 Io=1mA@VBAT=4.5V Io=150mA@VBAT=3.4V

出力電流 VOM1C - - 150 mA Vo=1.0V

入出力電圧差 VOM1DP - 0.1 - V Io=50mA

入力安定度 ⊿VIM1 - 2 - mV VBAT=3.4～4.5V、Io=50mA Vo=1.0V

負荷安定度 ⊿VLM1 - 20 - mV Io=50μA～150mA、VBAT=3.6V Vo=1.0V

出力電圧切換

VOM10

-

1.00

- V Io=50mA

VOM11 1.10 VOM12 1.20 VOM13 1.30 VOM14 1.40 VOM15 1.50 VOM16 1.60 VOM17 1.70 VOM18 1.80 VOM19 1.85 VOM1A 2.60 VOM1B 2.70 VOM1C 2.80 VOM1D 2.85 VOM1E 3.00 VOM1F 3.30

放電抵抗１ R_DCHG11 - 1k - Ω LDO1PDSEL=’0’

放電抵抗２ R_DCHG12 - 10k - Ω LDO1PDSEL=’1’

リップル除去率 RRM1 - 60 - dB

V_R=-20dBV f_R=120Hz Io=50mA、Vo=2.6V BW=20Hz～20kHz

短絡電流Ｉ_ＳＨＴM1 - 180 - mA Vo=0V

出力容量 C_OUT1 - 1.0 - μF Ta= -30～75C LDO DCバイアス時

(14)

●ＬＤＯ２

出力電圧 VOM2 2.522 2.600 2.678 V

出力電圧切換

VOM20

-

1.00

- V Io=50mA

(15)

●ＬＤＯ３

出力電圧 VOM3 2.716 2.800 2.884 V

入力安定度 ⊿VIM3 - 2 - mV VBAT=3.4～4.5V、o=50mA Vo=2.8V

出力電圧切換

VOM30

-

1.20

- V Io=50mA

(16)

●ＬＤＯ４

出力電圧 VOM4 1.746 1.800 1.854 V

出力電圧切換

VOM40

-

1.20

- V Io=50mA

(17)

●ＬＤＯ５

出力電圧 VOM5 3.201 3.300 3.399 V

初期値 Io=1mA@VUSB=5.5V Io=150mA@VUSB=4.4V

入力安定度 ⊿VIM5 - 2 - mV VUSB=4.4～5.5V、Io=50mA Vo=3.3V

負荷安定度 ⊿VLM5 - 20 - mV Io=50μA～150mA、VUSB=5.5V Vo=3.3V

出力電圧切換

VOM50

-

1.20

- V Io=50mA

(18)

I²Cバスインターフェース

Ｉ^２Ｃ互換同期式シリアルＩ／Ｆとは、２線式のバス上に接続されたＬＳＩ間の通信を可能とするもので、

本ＬＳＩのレジスタ書き込みによる制御を可能とします。

２線の信号の内、ＤＡＴＡはシリアルデータ信号、ＣＬＫはシリアルクロック信号にそれぞれ該当し、

アイドル状態である、ないに関らずＤＶＤＤ電源へプルアップする必要があります。

１．スタート、ストップ条件

ＣＬＫ信号＝‘Ｈ’の時、ＤＡＴＡ信号を‘Ｈ’→‘Ｌ’とすることでスタート条件を、‘Ｌ’→‘Ｈ’とすることでストップ条件を発生します。全てのコマンドはスタート条件で開始し、ストップ条件にて終了させる必要があります。

リードアクセス中にストップ条件が成立した場合には、即座に動作を停止させ、スタンバイへと遷移します。

ライトアクセス中にストップ条件が成立した場合には、データの取り込みを中止し、直前の書き込みは無効となり、

スタンバイへと遷移します。スタート条件を２回以上連続して入力することはできません。

t

SU

.

STA

t

HD

.

STA

t

SU

.

STO

CLK

DATA

スタート条件ストップ条件

図５

２．データ通信

ＤＡＴＡ端子から入力できるデータはＣＬＫ＝‘Ｌ’の期間中に変更することができる。ＣＬＫ＝‘Ｈ’の時はスタートまたはストップ条件としてデコードされる。

t

_SU

.

DAT

t

_HD

.

DAT

CLK

DATA

データ変更データ変更

図６

(19)

３．アクノリッジ

データは８ビット単位で送受信される。受信側は全てのデータを正常に受信できたことを認識し、ＣＬＫの９クロック目にアクノリッジ信号として‘Ｌ’論理を出力します。送信側はアクノリッジ信号を受信可能とするため、９クロック目にバスを開放します。

ライトアクセス中は、８ビットのデータを受信する度にアクノリッジ信号を返すため、本ＬＳＩは常に受信側として動作します。

リードアクセス中は、スタート条件が成立し、アドレス確定後にアクノリッジ信号を返します。その後、リードデータを順次出力し、８ビットデータ出力完了後にバスを開放し、マスターからのアクノリッジ信号を待ちます。アクノリッジ信号を検出後、ストップ条件がなければ次のデータを出力します。出力するデータのアドレスはアドレスインクリメントしている場合には次のアドレスのデータを、アドレスインクリメントなしの場合には同じアドレスのデータを再度出力します。もし本ＬＳＩがアクノリッジ信号を受信できなかった時には、読み出し処理を中断し、ストップ条件によりスタンバイモードへと遷移します。

もしアクノリッジ信号、ストップ条件のいずれの信号も受信できなかった場合には、バスを開放状態のまま、待機します。

CLK

DATA

1 8 9

DATA

スタート条件

アクノリッジ出力

図７

４．デバイスアドレス

スタート条件発生後、７ビットのデバイスアドレスと１ビットの読み出し／書き込み認識ビットがＬＳＩに入力されます。上位７ビットはデバイスアドレスと呼ばれ、常時“１００１１１１”である必要があります。

最下位ビット（Ｒ／Ｗ：リードライト）は‘１’が書き込まれた時にはリードシーケンスとして動作し、‘０’

が書き込まれた時にはライトシーケンスとして動作します。

デバイスアドレスがあらかじめ定められた下記の値と一致しない場合には、いずれのシーケンスも動作しません。

1 0 0 1 1 1 1

デバイスアドレス

読み出し／書き込み認識ビット

MSB LSB

R/W

図８

本ＬＳＩのデバイスアドレスは“１００１１１１”となります。

(20)

５．ライト動作

特定のアドレスへ書き込むためには、スタート条件発生後、デバイスアドレスを入力し、Ｒ／Ｗビット（＝‘０’）、

指定したワードアドレス、ライトデータの順に入力します。

ストップ条件を認識すると、自動的にスタンバイモードへと遷移します。

アドレスインクリメントはＩＮＣビットが‘０’の時のみ有効となります。

x x x x x x x 0 W 6 W 5

W 4 W 3

W 2 W 1

W 0

D 7

D 6 D 5

D 4 D

3 D 2

D 1 D 0

M S B

L S B

A C K R W

I N C M S B

L S B

A C K

A C K デバイス

アドレス

ワードアドレス

ライトデータ

データライン

アドレスインクリメント 0

スタートライトストップ

図９

<アドレスインクリメント有効>

x x x x x x x 0 W 6 W 5 W 4 W 3 W

2 W 1 W 0

D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0

M S B

L S B

A C K R W

I N C

A C K スタートデバイス

アドレス

データライン

^D₇^D₆^D₅^D₄^D₃^D₂^D₁^D₀ ^D₅^D₄^D₃^D₂^D₁^D₀

A C K 0

ライトワード

アドレス（ｎ）

ライトデータ（ｎ）

ライトデータ（ｎ+１）

ライトデータ（ｎ+ｍ）

ストップ

アドレスインクリメント

アドレスインクリメント A

C K

A C K

アドレスインクリメント

<アドレスインクリメント無効>

x x x x x x x 0 W 6 W 5 W 4 W 3 W

2 W 1 W 0

D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0

M S B

L S B

A C K R W

I N C

A C K スタートデバイス

アドレス

データライン

^D₇^D₆^D₅^D₄^D₃^D₂^D₁^D₀ ^D₅^D₄^D₃^D₂^D₁^D₀

A C K 1

ライトワード

アドレス（ｎ）

ライトデータ（ｎ）

ストップ

A C K

図１０

ロールオーバー機能はアドレスインクリメントが有効の時のみ動作します。スタート条件の後、デバイスアドレスを入力し、Ｒ／Ｗビット（＝０）、ワードアドレス（ｎ）、書き込みデータ（ｎ）をそれぞれバイトライトと同様の手順で設定します。次に、アクノリッジが正常にであることを確認し、ストップ条件を発生させずに書き込みデータ（ｎ＋１）を設定します。

最終アドレス（０７ｈ）へ到達後、最初のアドレス（００ｈ）へとロールオーバーする。ストップ条件を発生し、アクセスを停止するまでこの動作を繰り返します。

(21)

Ｉ^２Ｃライト動作例 (アドレスインクリメントＯＦＦ) (アドレス００ｈ、データ３２ｈへの書き込み)

単一のアドレスへの書き込みを行う場合、以下のシーケンスとなります。

スタート => デバイスアドレス＋ライト設定 => ワードアドレス => データ => ストップこの時、アドレスインクリメントビット（＝ＩＮＣ）は‘Ｌ’、‘Ｈ’どちらでもかまいません。

CLK

DATA

スタート

0 0 1 1 1 1

A C K =

O K 0 0 0 0 0 0

ライト

1 0

A C K =

O K 0 0 1 1 0 0 1 0

A C K = O K

ストップ

I N C = O F F

デバイスアドレス = "1001111" ワードアドレス = "0000000" データ = "00110010"

Ｉ^２Ｃライト動作例 (アドレスインクリメントＯＮ) (アドレス０１ｈ、データ０４ｈ；

アドレス０２ｈ、データＡ０ｈ；

アドレス０３ｈ、データ６Ｅｈ；

アドレス０４ｈ、データ０Ｆｈ）

連続した複数のアドレスへの書き込みを行う場合、以下のシーケンス例となります。

スタート => デバイスアドレス＋ライト設定 => ワードアドレス => データ => データ => データ => データ =>

ストップ

この時、アドレスインクリメントビットは‘Ｌ’である必要があります。

ワードアドレスを指定する際は、書き込みを始めたい最初のアドレスを指定します。

0 1 0 0 0 0

AC K=

OK 1 0 1 1 1 0

1 1

AC K=

OK 0 0 0 0 1 1 1 1

データ = "10100000"

(ワードアドレス = "0000010")

データ = "00001111"

(ワードアドレス = "0000100")

0 0

データ = "01101110"

(ワードアドレス = "0000011")

AC K= OK

ストップ

CLK

DATA CLK

DATA

スタート

0 0 1 1 1 1

AC K=

OK 0 0 0 0 0 1

ライト

1 0

AC K=

OK 0 0 0 0 0 1 0 0

AC K= OK IN

C= ON

デバイスアドレス = "1001111" ワードアドレス = "0000001" データ = "00000100"

(ワードアドレス = "0000001")

(22)

Ｉ^２Ｃリード動作例 (アドレスインクリメントＯＮ)

(アドレス０１ｈ、０２ｈ、０３ｈ、０４ｈ、０５ｈからのデータリード)

リードを行う場合、リードを開始するアドレスを設定するため、初めにダミーライトをする必要があります。

この時、アドレスインクリメントビットは‘Ｌ’である必要があります。（複数アドレスをリードする場合）

リード完了後、ＡＣＫ＝ＮＧ（‘Ｈ’）を返し、ストップで終了します。

リードシーケンスは以下に示す通りとなります。

スタート => デバイスアドレス＋ライト設定 => ワードアドレス => ストップ =>

スタート => デバイスアドレス＋リード設定 => データリード＋ＡＣＫＯＫ => データリード＋ＡＣＫＯＫ=>

データリード＋ＡＣＫＯＫ=> データリード＋ＡＣＫＯＫ=> データリード＋ＡＣＫＮＧ => ストップ

CLK

DATA

スタート

0 0 1 1 1 1

AC K=

OK 0 0 0 1 0 0

リード

1 0

AC K=

OK 1 0 1 0 0 0 0 0

AC K= OK

デバイスアドレス = "1001111" データ = "00000100"

(ワードアドレス = "0000001")

データ = "10100000"

(ワードアドレス = "0000010")

1 1 0 1 1 1

AC K=

OK 0 0 1 1 1 1

0 0

AC K=

OK 0 0 0 0 0 0 0 0

データ = "01101110"

(ワードアドレス = "0000011")

データ = "00000000"

(ワードアドレス = "0000101")

0 0

データ = "00001111"

(ワードアドレス = "0000100")

AC K= NG

ストップ

CLK

DATA CLK

DATA

スタート

0 0 1 1 1 1

AC K=

OK 0 0 0 0 0 1

ライト

1 0

AC K= OK

ストップ

IN C= ON

デバイスアドレス = "1001111" ワードアドレス = "0000001"

0

(23)

レジスタマップ

アドレスレジスタ名 R/W 初期値 D7 D6 D5 D4 D3 D2 D1 D0

00h REGCNT R/W 00h - - LDO5ON LDO4ON LDO3ON LDO2ON LDO1ON SWREGON

01h SWADJ R/W 04h - - - - SWREGADJ [3:0]

02h LDOADJ1 R/W A0h LDO2ADJ [3:0] LDO1ADJ [3:0]

03h LDOADJ2 R/W 6Eh LDO4ADJ [3:0] LDO3ADJ [3:0]

04h LDOADJ3 R/W 0Fh - - - - LDO5ADJ [3:0]

05h PDSEL R/W 00h - - LDO5PD

SEL

LDO4PD SEL

LDO3PD SEL

LDO2PD SEL

LDO1PD SEL

SWPD SEL

06h PDCNT R/W 3Fh - - LDO5PD LDO4PD LDO3PD LDO2PD LDO1PD SWPD

07h EN_SEL R/W 00h - - - - ENLD4_EN ENLD3_EN ENLD2_EN ENLD1_EN

アドレス００ｈ～０７ｈのリセット条件はＮＲＳＴ端子＝‘Ｌ’となります。

* 使用していないレジスタに対しては必ず‘０’の書き込みをして下さい。（００ｈ～０７ｈ）

* 使用していないレジスタをリードした場合、全て‘０’であるとは限りません。（００ｈ～７Ｆｈ）

* 上記以外のアドレスへの書き込みは禁止です。（０８ｈ～７Ｆｈ）

(24)

アドレス 00h : REGCNT レジスタ (Read/Write)

アドレスレジスタ名 R/W Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 00h REGCNT R/W - - LDO5ON LDO4ON LDO3ON LDO2ON LDO1ON ^SWREGON

初期値 00h 0 0 0 0 0 0 0 0

Bit0: SWREGON ＳＷＲＥＧＯＮ／ＯＦＦ制御

“0”： OFF (初期値)

“1”： ON

Bit1: LDO1ON ＬＤＯ１ＯＮ／ＯＦＦ制御

“1”： ON

ENLD1_ENレジスタ＝‘１’の時、レジスタ制御が有効となります。

Bit2: LDO2ON ＬＤＯ２ＯＮ／ＯＦＦ制御

“1”： ON

Bit3: LDO3ON ＬＤＯ３ＯＮ／ＯＦＦ制御

“1”： ON

Bit4: LDO4ON ＬＤＯ４ＯＮ／ＯＦＦ制御

“1”： ON

Bit5: LDO5ON ＬＤＯ５ＯＮ／ＯＦＦ制御

“1”： ON

(25)

アドレス 01h : SWADJ レジスタ (Read/Write)

アドレスレジスタ名 R/W Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 01h SWADJ R/W - - - - SWREGADJ [3:0]

初期値

^04h

0 0 0 0 0 1 0 0

Bit [3:0]: SWREGADJ[3:0] ステップダウンコンバータ出力電圧切換

“0000”： 0.80V

“0001”： 0.85V

“0010”： 0.90V

“0011”： 0.95V

“0100”： 1.00V (初期値)

“0101”： 1.05V

“0110”： 1.10V

“0111”： 1.15V

“1000”： 1.20V

“1001”： 1.365V

“1010”： 1.40V

“1011”： 1.50V

“1100”： 1.65V

“1101”： 1.80V

“1110”： 1.85V

“1111”： 2.40V

(26)

アドレス 02h : LDOADJ1 レジスタ (Read/Write)

アドレスレジスタ名 R/W Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 02h LDOADJ1 R/W LDO2ADJ [3:0] LDO1ADJ [3:0]

初期値

A0h

1 0 1 0 0 0 0 0

Bit [3:0]: LDO1ADJ [3:0] ＬＤＯ１出力電圧切換

“0000”： 1.00V (初期値)

“0001”： 1.10V

“0010”： 1.20V

“0011”： 1.30V

“0100”： 1.40V

“0101”： 1.50V

“0110”： 1.60V

“0111”： 1.70V

“1000”： 1.80V

“1001”： 1.85V

“1010”： 2.60V

“1011”： 2.70V

“1100”： 2.80V

“1101”： 2.85V

“1110”： 3.00V

“1111”： 3.30V

Bit [7:4]: LDO2ADJ [3:0] ＬＤＯ２出力電圧切換

“0000”： 1.00V

“0001”： 1.10V

“0010”： 1.20V

“0011”： 1.30V

“0100”： 1.40V

“0101”： 1.50V

“0110”： 1.60V

“0111”： 1.70V

“1000”： 1.80V

“1001”： 1.85V

“1010”： 2.60V (初期値)

“1011”： 2.70V

“1100”： 2.80V

“1101”： 2.85V

“1110”： 3.00V

“1111”： 3.30V

(27)

アドレスレジスタ名 R/W Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 03h LDOADJ2 R/W LDO4ADJ [3:0] LDO3ADJ [3:0]

初期値 6Eh 0 1 1 0 1 1 1 0

Bit [3:0]: LDO3ADJ [3:0] ＬＤＯ３出力電圧切換

“0000”： 1.20V

“0001”： 1.30V

“0010”： 1.40V

“0011”： 1.50V

“0100”： 1.60V

“0101”： 1.70V

“0110”： 1.80V

“0111”： 1.85V

“1000”： 1.90V

“1001”： 2.00V

“1010”： 2.60V

“1011”： 2.70V

“1100”： 3.00V

“1101”： 2.85V

“1110”： 2.80V (初期値)

“1111”： 3.30V

Bit [7:4]: LDO4ADJ [3:0] ＬＤＯ４出力電圧切換

“0000”： 1.20V

“0001”： 1.30V

“0010”： 1.40V

“0011”： 1.50V

“0100”： 1.60V

“0101”： 1.70V

“0110”： 1.80V (初期値)

“0111”： 1.85V

“1000”： 1.90V

“1001”： 2.00V

“1010”： 2.60V

“1011”： 2.70V

“1100”： 2.80V

“1101”： 2.85V

“1110”： 3.00V

“1111”： 3.30V

(28)

アドレスレジスタ名 R/W Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 04h LDOADJ3 R/W - - - - LDO5ADJ [3:0]

初期値 0Fh 0 0 0 0 1 1 1 1

Bit [3:0]: LDO5ADJ [3:0] ＬＤＯ５出力電圧切換

“0000”： 1.20V

“0001”： 1.30V

“0010”： 1.40V

“0011”： 1.50V

“0100”： 1.60V

“0101”： 1.70V

“0110”： 1.80V

“0111”： 1.85V

“1000”： 1.90V

“1001”： 2.00V

“1010”： 2.60V

“1011”： 2.70V

“1100”： 2.80V

“1101”： 2.85V

“1110”： 3.00V

“1111”： 3.30V (初期値)

(29)

アドレス 05h : PDSEL レジスタ (Read/Write)

アドレスレジスタ名 R/W Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 05h PDSEL R/W - - LDO5PDSEL LDO4PDSEL LDO3PDSEL LDO2PDSEL LDO1PDSEL SWPDSEL

初期値 00h 0 0 0 0 0 0 0 0

Bit [0]: SWPDSEL ＳＷＲＥＧ放電抵抗値切換

“0” ：１ｋΩ (初期値)

“1” ：１０ｋΩ

Bit [1]: LDO1PDSEL ＬＤＯ１放電抵抗値切換

“0” ：１ｋΩ (初期値)

“1” ：１０ｋΩ

Bit [2]: LDO2PDSEL ＬＤＯ２放電抵抗値切換

“0” ：１ｋΩ (初期値)

“1” ：１０ｋΩ

Bit [3]: LDO3PDSEL ＬＤＯ３放電抵抗値切換

“0” ：１ｋΩ (初期値)

“1” ：１０ｋΩ

Bit [4]: LDO4PDSEL ＬＤＯ４放電抵抗値切換

“0” ：１ｋΩ (初期値)

“1” ：１０ｋΩ

Bit [5]: LDO5PDSEL ＬＤＯ５放電抵抗値切換

“0” ：１ｋΩ (初期値)

“1” ：１０ｋΩ

(30)

アドレス 06h : PDCNT レジスタ (Read/Write)

アドレスレジスタ名 R/W Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 06h PDCNT R/W - - LDO5PD LDO4PD LDO3PD LDO2PD LDO1PD SWPD

初期値 3Fh 0 0 1 1 1 1 1 1

Bit [0]: SWPD ＳＷＲＥＧ放電抵抗有効／無効切換

“0” ：Ｈｉ－Ｚ

“1” ：ディスチャージ有効 (初期値) Bit [1]: LDO1PD ＬＤＯ１放電抵抗有効／無効切換

“0” ：Ｈｉ－Ｚ

“1” ：ディスチャージ有効 (初期値) Bit [2]: LDO2PD ＬＤＯ２放電抵抗有効／無効切換

“0” ：Ｈｉ－Ｚ

“1” ：ディスチャージ有効 (初期値) Bit [3]: LDO3PD ＬＤＯ３放電抵抗有効／無効切換

“0” ：Ｈｉ－Ｚ

“1” ：ディスチャージ有効 (初期値) Bit [4]: LDO4PD ＬＤＯ４放電抵抗有効／無効切換

“0” ：Ｈｉ－Ｚ

“1” ：ディスチャージ有効 (初期値) Bit [5]: LDO5PD ＬＤＯ５放電抵抗有効／無効切換

“0” ：Ｈｉ－Ｚ

“1” ：ディスチャージ有効 (初期値)

(31)

アドレス 07h : EN_SEL レジスタ (Read/Write)

アドレスレジスタ名 R/W Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 07h EN_SEL R/W - - - - ENLD4_EN ENLD3_EN ENLD2_EN ENLD1_EN

初期値 00h 0 0 0 0 0 0 0 0

Bit [0]: ENLD1_EN ＬＤＯ１ＯＮ／ＯＦＦ端子／レジスタ制御切換 “0”：ＬＤＯ１ＥＮ＿ＬＤ１端子制御 (初期値)

“1”：ＬＤＯ１ＬＤＯ１ＯＮレジスタ制御

Bit [1]: ENLD2_EN ＬＤＯ２ＯＮ／ＯＦＦ端子／レジスタ制御切換 “0”：ＬＤＯ２ＥＮ＿ＬＤ２端子制御 (初期値)

“1”：ＬＤＯ２ＬＤＯ２ＯＮレジスタ制御

Bit [2]: ENLD3_EN ＬＤＯ３ＯＮ／ＯＦＦ端子／レジスタ制御切換 “0”：ＬＤＯ３ＥＮ＿ＬＤ３端子制御 (初期値)

“1”：ＬＤＯ３ＬＤＯ３ＯＮレジスタ制御

Bit [3]: ENLD4_EN ＬＤＯ４ＯＮ／ＯＦＦ端子／レジスタ制御切換 “0”：ＬＤＯ４ＥＮ＿ＬＤ４端子制御 (初期値)

“1”：ＬＤＯ４ＬＤＯ４ＯＮレジスタ制御

(32)

６．使用上の注意

a）ＤＡＴＡ、ＣＬＫ端子のプルアップについて

本ＬＳＩではＩ^２Ｃ規格動作を満たすため、ＤＡＴＡ、ＣＬＫ端子はそれぞれ外部でプルアップして使用する必要があります。プルアップ時の抵抗値の決定においては、バス容量を考慮する必要があります。

適切な抵抗値でない場合、例えば大きすぎる場合にはバス容量との関係により、Ｉ^２Ｃ規格を満たす立ち上がり時間が得られないこととなります。逆に小さすぎる場合にはマスターまたは他のスレーブデバイスのドライブ能力では‘Ｌ’ドライブレベルが不足となります。通常、多くの場合で１ｋΩ～１０ｋΩ程度が適正な値となります。

プルアップ抵抗値を決定する上で、Ｒ＝ｔ／Ｃの式に当てはめて計算することができます。

ｔ：Ｉ２ＣＡＣ特性を満たすＤＡＴＡ、ＣＬＫの立ち上がり時間Ｃ：ＤＡＴＡ、ＣＬＫライン上のそれぞれのバス容量値

例として、立ち上がり時間１００ｎｓ、バス容量１００ｐＦの条件を満たす抵抗値は以下のように求められる。

Ｒ＝１００ｎｓ／１００ｐＦ＝１ｋΩ

b）イネーブル端子（ＥＮ＿ＬＤ１～ＥＮ＿ＬＤ４）について

イネーブル端子を使用しない場合には必ずＧＮＤへショートして下さい。オープンとした場合には動作が不安定となる場合があります。

c）ＳＷＲＥＧ、ＬＤＯにはそれぞれ短絡保護回路を内蔵しています。出力短絡時には電流制限が働きますが、保護回路を動作させての連続使用、動作を前提とした使用は行わないで下さい。

d）出力電圧、出力電流によってはパッケージの許容損失を超えることがあります。使用条件を御検討の上、許容損失を考え、十分マージンを持った熱設計をして下さい。

７．推奨ＰＣＢ基板レイアウト

プリント基板のレイアウトはＳＷＲＥＧの設計で重要な部分を占めています。設計が適切ではないプリント基板を使用すると、ＥＭＩ、グラウンド・バウンス、配線での電圧降下などにより、ＳＷＲＥＧの性能と周辺回路の動作に影響を与えます。不適切な基板では、ＳＷＲＥＧ部に不正な信号が入力され、制御性と安定度が低下します。

a) ＳＷＲＥＧとインダクタおよびフィルタ・コンデンサは互いに近くに配置して配線長を極力短くします。これらの部品間では比較的大きなスイッチング電流が流れ、配線がアンテナの役割を果たすこととなります。この配置ルールに従うことにより、放射ノイズを低減することが可能です。入力コンデンサをＰＢＡＴおよびＰＧＮＤピンのごく近くに配置することにも特に配慮願います。

b) スイッチング電流が一方向にきれいに流れるように部品相互の位置を決めます。各スイッチング・サイクルの前半で、電流は入力フィルタ・コンデンサからＳＷＲＥＧとインダクタを通って出力フィルタ・コンデンサへと流れ、リターンがグラウンドに流れて電流ループが形成されます。サイクルの後半にＳＷＲＥＧを介してインダクタがグラウンドから引き込んだ電流は、出力フィルタ・コンデンサへと流れ、リターンはグラウンドへと戻り、第二の電流ループを形成します。２つのループを流れる電流がサイクルの前後半で同じ向きになるようにレイアウトすることにより、サイクル内での磁界の反転を防ぎ、放射ノイズの低減に寄与します。

e) 電圧帰還信号（ＦＢ）などノイズの影響を受けやすい信号は、ノイズを出す電源部品間の信号からなるべく離して配線して下さい。電圧帰還信号は常にＳＷＲＥＧの回路の近くを通るように配線し、また直接接続が必須ですが、、

ノイズを出す部品からは遠ざけて配線する必要があります。これにより、ＥＭＩノイズがＳＷＲＥＧの電圧帰還信号配線に乗ることを防ぐことができます。

(33)

VUSB EN_LD1 EN_LD2

SWREG LDO1 LDO2

LDO4 LDO5

ON/OFF制御例　1 （EN_LD* 端子起動 → EN_LD* 端子によりOFFシーケンス）

80μs

LDO3 REF_C DET(内部信号)

30μs

SEQON(内部信号)

I²C コマンド

VBAT

NRST

全てのＬＤＯ、ＳＷＲＥＧがＯＦＦの時、内部信号ＳＥＱＯＮは常に‘Ｌ’となります。その時、本デバイスはＯＦＦまたはスタンバイモード状態となっています。最初に起動するＬＤＯまたはＳＷＲＥＧの起動時間は内部基準電圧ＲＥＦ＿Ｃの立ち上がり時間に依存します。上図に示す時間は負荷によっても変動するものであり、目安として記載しています。

本ＬＳＩは外部ＥＮ＿ＬＤ１～ＥＮ＿ＬＤ４端子またはＩ^２Ｃレジスタのいずれからも起動できます。

ＥＮ＿ＬＤ１～ＥＮ＿ＬＤ４端子からのみ起動する場合、ＮＲＳＴ電圧及びＤＶＤＤ電源電圧の印加の必要はありませんが、

その際はＮＲＳＴ、ＤＡＴＡ、ＣＬＫ、ＤＶＤＤ端子をＧＮＤに接続して下さい。

Ｉ^２Ｃを使用しない場合、各ＬＤＯ１～４は初期電圧でのみ使用することが前提条件となります。

またＬＤＯ５、ＳＷＲＥＧは使用できません。

もし電圧を初期電圧から変更する必要がある場合には、Ｉ^２Ｃインターフェースは必須です。

ＳＷＲＥＧ、ＬＤＯ５に関しては、専用外部起動端子が設けられていないため、電圧変更と共にＩ^２Ｃの使用が必須となります。

ＬＤＯ５はＵＳＢ周辺機器向け３．３Ｖを供給する専用設計となっています。ＬＤＯ５の電源はＶＵＳＢとなっているため、

ＬＤＯ５を使用する場合には必ずＶＵＳＢへの電源印加が必要となります。

ＵＳＢ出力として使用する際に、ＶＵＳＢ電源をＶＢＡＴ電源へ外部ショートし、電池電圧が低下した場合などに３．３Ｖ出力を維持できないことがあり得るため、ＶＵＳＢ電源は外部５ＶＶＢＵＳ電源への接続を推奨します。

ＵＳＢ３．３Ｖ出力用としてではなく、ＬＤＯ１～４と同様に汎用出力として使用する場合には、外部でＶＢＡＴへショートして使用することに問題はありません。

(34)

VUSB

SWREGON(内部信号) EN_LD1

SWREG LDO1 LDO2

LDO4 LDO5

ON/OFF制御例　２（I2C レジスタ起動 → I2CレジスタによるOFFシーケンス）

80μs

LDO3 REF_C DET(内部信号)

30μs

SEQON(内部信号) VBAT

NRST

I²C コマンド

EN_LD2

30μs

I²C コマンド

本ＬＳＩは上図のようにＩ^２Ｃレジスタ制御で動作させることが可能です。起動に要する時間はＯＮ／ＯＦＦ制御１の時と同様です。

Ｉ^２Ｃレジスタによる起動を行う場合には、Ｉ^２Ｃロジック部の電源であるＤＶＤＤ電源を印加し、その後ＮＲＳＴ端子を‘Ｌ’→

‘Ｈ’へと変化させ、Ｉ^２Ｃを動作可能な状態にする必要があります。

ＬＤＯ１～４は初期値ではＥＮ＿ＬＤ１～４端子からの制御となっています。

いつでもＩ^２Ｃレジスタ制御へと切り替えることが可能です。

ＬＤＯ５、ＳＷＲＥＧはＩ^２Ｃレジスタによる起動のみとなっています。

本ＬＳＩには自動起動シーケンスの機能は搭載しておらず、ユーザが自由に外部より制御可能な仕様となっています。

(35)

ＢＨ６１７２ＧＵ推奨動作ＢＨ６１７２ＧＵを制御するに当たり、主に３種類の方法があります。

1. Ｉ^２Ｃ制御モード 2. Ｉ^２Ｃフリーモード

3. イネーブル端子＆Ｉ^２Ｃレジスタ制御複合モード

1-1(a) Ｉ^２Ｃ制御モード

ＥＮ＿ＬＤ１～４端子は未使用となるため、全てのイネーブル端子をＧＮＤへ接続してください。

ＳＷＲＥＧ、各ＬＤＯはそれぞれに対応するレジスタによって自由にＯＮ／ＯＦＦさせることが可能です。

Ｉ^２Ｃレジスタにより必要に応じて自由に起動シーケンスを形成することが可能。（タイミングにＩ^２Ｃ規格上の制約あり）

各出力電圧はＳＷＲＥＧ、各ＬＤＯ共に自由に変更可能です。

SWREG

0.8-2.40V

VBAT1 VBAT2

GND

LDO1

1.00-3.30V 0.1V step

LDO2

1.00-3.30V 0.1V step

LDO3

1.20-3.30V 0.1V step

LDO4

1.20-3.30V 0.1V step

LDO5

1.20-3.30V 0.1V step

OUT1

OUT2

OUT3

OUT4

150mA 300mA 300mA 150mA 150mA

500mA

1uF 1uF 1uF 1uF

REFC

REF

0.1uF

EN_LD1

EN_LD2

EN_LD3

EN_LD4

I

²

C IF

DATA

CLK

NRST DVDD

init 1.00V

init 2.60V

init 2.80V

init 1.80V

(OPEN) TEST2

4.7uF

to Battery Power

I2C Master

Digital Power

DATA

CLK VDD

PBAT

FB PGND LX 4.7uF

4.7uF 2.2uH DET

OUT5 1uF

to Battery Power or VBUS Power to Battery Power

(36)

1-1(b) 起動シーケンス例１

<条件例>

出力電圧 : SWREG=1.20V : LDO1=1.00V : LDO2=OFF : LDO3=2.60V : LDO4=1.80V : LDO5=2.80V

立ち上げシーケンス : LDO1, 3, 4 -> SWREG -> LDO5 立ち下げシーケンス : LDO5 -> SWREG -> LDO1, 3, 4

SWREG、LDO1～5：全チャンネル１ｋΩ ディスチャージ抵抗選択 SWREG、LDO1～5：全チャンネルディスチャージ抵抗有効

EN_LD1～4 イネーブル端子制御無効、LDO1～4 Ｉ^２Ｃレジスタ制御有効

<立ち上げシーケンス例>

VBAT、VUSB、PBAT=電源ＯＮ DVDD=電源ＯＮ

NRST=L -> H 印加

I²C: アドレス=01h、データ=08h : SWREG=1.20V 設定

I²C: アドレス=02h、データ=A0h : LDO1=1.00V、LDO2=2.60V 設定 I²C: アドレス=03h、データ=6Ah : LDO3=2.60V、LDO4=1.80V 設定 I²C: アドレス=04h、データ=0Ch : LDO5=2.80V 設定

I²C: アドレス=05h、データ=00h : SWREG、LDO1～5=全チャンネル１ｋΩ ディスチャージ抵抗設定 I²C: アドレス=06h、データ=3Fh : SWREG、LDO1～5=全チャンネルディスチャージ抵抗有効 I²C: アドレス=07h、データ=0Fh : LDO1～4=Ｉ^２ＣレジスタによるＯＮ／ＯＦＦ制御

I²C: アドレス=00h、データ=40h : BGR=ON（起動安定性向上のため、本コマンドの入力を推奨します）

ウェイト時間挿入

①I²C: アドレス=00h、データ=1Ah : LDO1、3、4=ON ウェイト時間挿入

②I²C: アドレス=00h、データ=1Bh : SWREG=ON ウェイト時間挿入

③I²C: アドレス=00h、データ=3Bh : LDO5=ON

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

<立ち下げシーケンス例>

①I²C: アドレス=00h、データ=1Bh : LDO5=OFF ウェイト時間挿入

②I²C: アドレス=00h、データ=1Ah : SWREG=OFF ウェイト時間挿入

③I²C: アドレス=00h、データ=00h : LDO1、3、4=OFF 上記ウェイト時間に規定はなし、最小０ｍｓでも可。

(37)

I²C コマンド I²C コマンド

VUSB

SWREGON(レジスタ) SWREG

ＯＮ／ＯＦＦシーケンス例　１（Ｉ

^２

Ｃ動作モード)

VBAT

NRST

LDO1ON(レジスタ) LDO1

LDO3ON(レジスタ) I²C コマンド

LDO3

I²C コマンド

DVDD

①

②

③ ①

②

③

図１５Ｉ^２Ｃ制御モードＯＮ／ＯＦＦシーケンス波形１

ＳＷＲＥＧ、ＬＤＯを全てＩ^２Ｃレジスタにより制御する場合、Ｉ^２Ｃ規格のＣＬＫ周波数（最大４００ｋＨｚ）により、各チャンネル間の生成できる最小間隔はおよそ２３ｕｓとなります。従って、この時間より短いタイミングは生成できないこととなります。

ＳＷＲＥＧ、ＬＤＯ共に起動時に外付けコンデンサの充電電流が流れます。

電源ラインのインピーダンスが高い場合は、この電流により電源電圧が変動しシステムに影響を与えることがありますので、設計時に配慮願います。

特にＳＷＲＥＧ、ＬＤＯを複数同時に起動する場合は必要に応じて起動に時間差を付けることをお勧めします。

(38)

1-2(a) 起動シーケンス例２

<条件例>

出力電圧 : SWREG=1.20V : LDO1=1.00V : LDO2=2.60V : LDO3=2.60V : LDO4=1.80V : LDO5=2.80V

立ち上げシーケンス : LDO1、2、3、4、5、SWREG 全て同時に起動立ち下げシーケンス : LDO1、2、3、4、5、SWREG 全て同時にＯＦＦ SWREG、LDO1～5=全チャンネル１ｋΩ ディスチャージ抵抗選択 SWREG、LDO1～5=全チャンネルディスチャージ抵抗有効

EN_LD1～4 イネーブル端子無効、ＬＤＯ１～４をＩ^２Ｃレジスタにより制御

<立ち上げシーケンス例>

VBAT、VUSB、PBAT=電源ＯＮ DVDD=電源ＯＮ

NRST=L -> H 印加

I²C: アドレス=01h、データ=08h : SWREG=1.20V 設定

I²C: アドレス=02h、データ=A0h : LDO1=1.00V、LDO2=2.60V 設定 I²C: アドレス=03h、データ=6Ah : LDO3=2.60V、LDO4=1.80V 設定 I²C: アドレス=04h、データ=0Ch : LDO5=2.80V 設定

I²C: アドレス=05h、データ=00h : SWREG、LDO1～5=全チャンネル１ｋΩ ディスチャージ抵抗設定 I²C: アドレス=06h、データ=3Fh : SWREG、LDO1～5=全チャンネルディスチャージ抵抗有効 I²C: アドレス=07h、データ=0Fh : LDO1～4=Ｉ^２ＣレジスタによるＯＮ／ＯＦＦ制御

I²C: アドレス=00h、データ=40h : BGR=ON（起動安定性向上のため、本コマンドの入力を推奨します）

ウェイト時間挿入

I²C: アドレス=00h、データ=3Fh : LDO1、2、3、4、5、SWREG=ON

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

<立ち下げシーケンス例>

I²C: アドレス=00h、データ=00h : LDO1、2、3、4、5、SWREG=OＦＦ上記ウェイト時間に規定はなし、最小０ｍｓでも可。

(39)

VUSB

SWREGON(レジスタ) SWREG

ＯＮ／ＯＦＦシーケンス例　２（Ｉ

^２

Ｃ動作モード）

VBAT

NRST

LDO3ON(レジスタ) ^I²^{C コマンド}

LDO3

I²C コマンド

I²C コマンド I²C コマンド I²C コマンド

DVDD

図１６Ｉ^２Ｃ制御モードＯＮ／ＯＦＦシーケンス波形２ＳＷＲＥＧ、ＬＤＯを複数同時に起動する場合、ラッシュカレントが増加します。

電源のインピーダンスを考慮し、電圧低下によりＢＨ６１７２ＧＵを含め、システムに影響を与えないように注意して下さい。

(40)

2-1(a) Ｉ^２Ｃフリーモード１

LDO1～4は常時それぞれに対応するイネーブル端子ＥＮ＿ＬＤ１～４によりＯＮ／ＯＦＦ制御が可能です。

外部アプリケーションＣＰＵやその他のデバイスなどから必要に応じて自由に起動シーケンスを形成することが出来ます。

出力電圧は全てＩ^２Ｃレジスタによってのみしか変更出来ないため、ＬＤＯ１～４は初期値でのみ使用可能です。

ＬＤＯ５、ＳＷＲＥＧはＩ^２Ｃレジスタでのみ動作可能なため、このアプリケーション例では常にＯＦＦとなります。

SWREG

0.8-2.40V

VBAT1

PBAT

(OPEN)FB PGND (OPEN)LX

VBAT2

GND

LDO1

1.00-3.30V 0.1V step

LDO2

1.00-3.30V 0.1V step

LDO3

1.20-3.30V 0.1V step

LDO4

1.20-3.30V 0.1V step

LDO5

1.20-3.30V 0.1V step

OUT1

OUT2

OUT3

OUT4

OUT5(OPEN) 150mA

300mA 300mA 150mA 150mA

500mA

1uF 1uF 1uF 1uF

REFC REF

0.1uF

EN_LD1

EN_LD2

EN_LD3

EN_LD4

I²C IF

DATA CLK NRST

DVDD

init 1.00V

init 2.60V

init 2.80V

init 1.80V

(OPEN) TEST2

4.7uF

Application CPU to Battery Power

GPIO etc.

1.00V

2.60V

2.80V

1.80V

図１７Ｉ^２Ｃフリーモードでのアプリケーション例１

BH6172GU:パワーマネジメントLSI

携帯電話用パワーマネジメントICシリーズ

高効率

パワーマネジメント IC

BH6172GU

ＢＨ６１７２ＧＵ (Code name: VENUS)

VBATMAX

V

VPBATMAX

V

VUSBMAX

V

DVDDMAX

V

VINMAX1

V

VINMAX2

V

mW

℃

℃

V

V

V

VDVDD

C

OUT4 VBAT2

NRST

EN_LD3

EN_LD4 CLK

DATA TEST

LX PGND

VBAT1 TEST2

EN_LD2

OUT2

GND EN_LD1

REFC

VUSB OUT5

OUT3

OUT1

DVDD

FB

A PBAT

B D E

1 2 3 4 5

Bottom View

用途例 電源 初期値 最大負荷 可変範囲 SWREG CORE VBAT/PBAT 1.00V 500mA 0.80-2.40V

LDO1 CORE VBAT 1.00V 150mA 1.00-3.30V

LDO 2 I/O1 VBAT 2.60V 150mA 1.00-3.30V

LDO3 MEMORY VBAT 2.80V 300mA 1.20-3.30V

LDO 4 I/O2 VBAT 1.80V 300mA 1.20-3.30V

LDO5 USB VBAT/VUSB 3.30V 150mA 1.20-3.30V

SWREG LDO1 LDO2 LDO3 LDO4 LDO5

出力電圧切換

0.80V 1.00V 1.00V 1.20V 1.20V 1.20V

0.85V 1.10V 1.10V 1.30V 1.30V 1.30V

0.90V 1.20V 1.20V 1.40V 1.40V 1.40V

0.95V 1.30V 1.30V 1.50V 1.50V 1.50V

1.00V 1.40V 1.40V 1.60V 1.60V 1.60V

1.05V 1.50V 1.50V 1.70V 1.70V 1.70V

1.10V 1.60V 1.60V 1.80V 1.80V 1.80V

1.15V 1.70V 1.70V 1.85V 1.85V 1.85V

1.20V 1.80V 1.80V 1.90V 1.90V 1.90V

1.365V 1.85V 1.85V 2.00V 2.00V 2.00V

1.40V 2.60V 2.60V 2.60V 2.60V 2.60V

1.50V 2.70V 2.70V 2.70V 2.70V 2.70V

1.65V 2.80V 2.80V 2.80V 2.80V 2.80V

1.80V 2.85V 2.85V 2.85V 2.85V 2.85V

1.85V 3.00V 3.00V 3.00V 3.00V 3.00V

2.40V 3.30V 3.30V 3.30V 3.30V 3.30V

端子電圧：ＤＶＤＤ

端子電圧：０Ｖ

端子電圧：ＤＶＤＤ

ＤＡＴＡ出力‘Ｌ’電圧レベル

Ｉ

＝６ｍＡ

Io=100mA、Vo=2.40V、VBAT=3.2V

t

.

t

^VINMAX2

^V

GND ^EN_LD1

用途例電源初期値最大負荷可変範囲 SWREG CORE VBAT/PBAT 1.00V 500mA 0.80-2.40V

^{端子電圧：０Ｖ}

スタート条件ストップ条件

データ変更データ変更

読み出し／書き込み認識ビット

<アドレスインクリメント有効>

<アドレスインクリメント無効>

^04h

ON/OFF制御例　1 （EN_LD* 端子起動 → EN_LD* 端子によりOFFシーケンス）

ON/OFF制御例　２（I2C レジスタ起動 → I2CレジスタによるOFFシーケンス）

ＯＮ／ＯＦＦシーケンス例　１（Ｉ

ＯＮ／ＯＦＦシーケンス例　２（Ｉ