Spartan-6 FPGA
コ ン フ ィ ギ ュ レーシ ョ ン
ユーザー
ガ イ ド
arising out of your use of the Documentation. Xilinx reserves the right, at its sole discretion, to change the Documentation without notice at any time. Xilinx assumes no obligation to correct any errors contained in the Documentation, or to advise you of any corrections or updates. Xilinx expressly disclaims any liability in connection with technical support or assistance that may be provided to you in connection with the Information.
THE DOCUMENTATION IS DISCLOSED TO YOU “AS-IS” WITH NO WARRANTY OF ANY KIND. XILINX MAKES NO OTHER WARRANTIES, WHETHER EXPRESS, IMPLIED, OR STATUTORY, REGARDING THE DOCUMENTATION, INCLUDING ANY WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, OR NONINFRINGEMENT OF THIRD-PARTY RIGHTS. IN NO EVENT WILL XILINX BE LIABLE FOR ANY CONSEQUENTIAL, INDIRECT, EXEMPLARY, SPECIAL, OR INCIDENTAL DAMAGES, INCLUDING ANY LOSS OF DATA OR LOST PROFITS, ARISING FROM YOUR USE OF THE DOCUMENTATION.
© Copyright 2009–2010 Xilinx, Inc. XILINX, the Xilinx logo, Virtex, Spartan, ISE, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. PCI, PCI Express, PCIe, and PCI-X are trademarks of PCI-SIG. All other trademarks are the property of their respective owners.
本資料は英語版 (v2.2) を翻訳 し た も ので、 内容に相違が生 じ る 場合には原文を優先 し ます。 資料に よ っ ては英語版の更新に対応 し ていない も のがあ り ます。 日本語版は参考用 と し て ご使用の上、 最新情報につ き ま し ては、 必ず最新英語版を ご参照 く だ さ い。 こ の資料に関す る フ ィ ー ド バ ッ ク お よ び リ ン ク な ど の問題につ き ま し ては、[email protected]ま でお知 ら せ く だ さ い。 いただ き ま し た ご意見を参考に早急に対応 さ せていただ き ます。 なお、 こ の メ ールア ド レ スへのお問い合わせは受け 付けてお り ません。 あ ら か じ めご了承 く だ さ い。
改訂履歴
次の表に、 こ の文書の改訂履歴を示 し ます。 日付 バージ ョ ン 説明 2009 年 6 月 24 日 1.0 初版 リ リ ース第 1 章 : 「高速度を重視 し たオプシ ョ ン」 で、 コ ン フ ィ ギ ュ レーシ ョ ンデー タ のサ イ ズ を 3.6Mb (XC6SLX16) に変更。20ページの 「集積度の異な る FPGA への移行」 で、 必要な コ ン フ ィ ギ ュ レーシ ョ ン メ モ リ のサ イ ズ を 2.6Mb (XC6SLX9) お よ び 3.6Mb (XC6SLX16) に変更。「不正な複製か ら FPGA ビ ッ ト ス ト リ ームの保護す る に は」 で、Spartan-6 デバ イ ス が AES 復号化 ロ ジ ッ ク を使用 し てい る こ と を明示。 第 2 章 : 表2-1の後の 「注意」 を削除。図2-2、図2-3、図2-6、図2-7、図2-12、 図2-20で、VCCO_2 の抵抗を 2.4kΩに変更。VFSお よ び VBATTポー ト を追加。 SUSPEND ピ ン を追加。 それぞれの図の注記で、 末尾に 4 つの説明を追加。図2-2お
よ び図2-6で、Spartan-6 FPGA VCCO_2 お よ びプ ラ ッ ト フ ォームフ ラ ッ シ ュ PROM VCCO電源入力に関す る 注記か ら 「2.5V ま たは 3.3V」 と い う 記述を削除。図2-12の 注記 12 お よ び図2-20の注記 10 に PLL ロ ッ ク 待機の記述を追加。図2-2で、 PROGRAM_B のプルア ッ プ電源を VCCO_2 に変更。図2-4か ら ス レーブ DIN を削 除。「SelectMAP コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス」 の最初の段落に SelectMAP が使用で き ないデバ イ ス に関す る 記述を追加。表2-3の BUSY の説明に ト グルに関す る 記述を追加。図2-6で、PROGRAM_B に 4.7kΩのプルア ッ プ抵抗を追 加。図2-6の注記14 に BUSY の記述を追加。図2-7の注記 2 に 「 コ ン フ ィ ギ ュ レー シ ョ ン中」 の記述を追加。表2-6お よ び表2-7の配置を変更。表2-6で、Winbond の SPI フ ラ ッ シ ュ の記述を削除。「CSI_B」 の最初の段落を変更。「RDWR_B」 を改訂。 図2-9の注記1 で、CSI_B が同期 ワー ド 中にデ ィ アサー ト で き ない こ と を明示。 図2-12で、3.3V を VCCO_2 に変更。「マ ス タ BPI コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ー フ ェ イ ス」 で、BPI イ ン タ ーフ ェ イ ス がサポー ト さ れないデバ イ スお よ びパ ッ ケージ を更新、CSG225 パ ッ ケージに A22 お よ び A23 がない こ と を明示、 ト ッ プブー ト パ ラ レル NOR フ ラ ッ シ ュ の記述を追加。表2-7で、HDC お よ び LDC の説明か ら BYTE# ポー ト の記述を削除。図2-20で、VCCO_1 お よ び BYTE# を VCCO_1 に接 続。 プルア ッ プ抵抗を FCS_B、FOE_B、FWE_B に追加。図2-20に注記 5 お よ び 6 を追加。「 コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク (CCLK) のボー ド レ イ ア ウ ト 」 で、 CCLK に関 し てダブルク ロ ッ キ ン グ を回避す る ため反射が起 き ない よ う にす る と い う 内容の メ モを削除。 第 4 章 : 「ICAP_SPARTAN6」 の第 1 段落の末尾の文を変更。 「STARTUP_SPARTAN6」 の第 1 段落で、EOS を コ ン フ ィ ギ ュ レーシ ョ ンに変更。 第 5 章 : こ の章全体を通 し て、 ロ ッ ク 状態の待機に DCM だけでな く PLL の記述 も 追 加。表5-1で、VFS、VBATT、RFUSE の行を追加、 メ モ 4 を追加、 ピ ン名の CMP_CS_B を CMPCS_B に変更 し 、 関連す る 説明を更新。「 コ ン フ ィ ギ ュ レーシ ョ ン 中の FPGA I/O ピ ンの設定」 を第 1 章か ら 、「多目的 コ ン フ ィ ギ ュ レーシ ョ ンピ ン
(Persist) の予約」 を第 2 章か ら 移動。「 コ ン フ ィ ギ ュ レーシ ョ ン中の FPGA I/O ピ ンの 設定」 で、 すべてのユーザー I/O ピ ンにオプシ ョ ンのプルア ッ プ抵抗があ る こ と を明 示。表5-2で メ モ 3 を追加。表5-3で、 メ モ 1 を追加 し 、 メ モ2 を改訂。表5-5で、 「 コ ン フ ィ ギ ュ レーシ ョ ン ビ ッ ト の総数」 列の値を変更。「デバ イ ス の電源投入 (手順 1)」 で、 第 2 段落お よ び第 3 段落を変更、 第 4 段落に -4 の記述を追加。表5-11で、 VFSお よ び VCCO_5 を追加、VFSお よ び VBATTの説明を変更、 「値」 列お よ び 「単 位」 列を削除、 メ モ 1、4、5 を追加、 メ モ2 を更新 し て VFSの記述を追加。図5-4の 下の 2 番目の段落を変更。「デバ イ ス ID の確認 (手順 5)」 の最後の段落を変更。「ス タ ー ト ア ッ プ (手順 8)」 の最初の段落で、 シーケ ン シ ャ ルス テー ト マシ ンの ク ロ ッ ク の記述を追加。表5-17で、DCM_LOCK の説明を改訂、 メ モ 3 の記述を 「ス タ ー ト ア ッ プ (手順 8)」 の本文に移動。表5-17の後に新 し い段落を追加。「暗号化キーの読み
(BOOTSTS)」 で、 レ ジ ス タ の リ セ ッ ト 方法の説明を変更。表5-48で、 ビ ッ ト 2 お よ び 8 を 「予約済み」 に変更。図5-16で、DOUT と DIN の間にバ ッ フ ァ を追加。 図5-16の前に、 新 し いバ ッ フ ァ に関す る 説明を追加。「ビ ッ ト ス ト リ ーム圧縮」 を追 加。 第 6 章 : 第 1 段落を変更。表6-1で、 手順 6 お よ び12 の 「 コ ン フ ィ ギ ュ レーシ ョ ン デー タ [15:0]」 の値を変更。表6-1の下の最初の文で、 手順の番号を変更。図6-2の前 の段落で、SelectMAP のデー タ 順序に関す る 文を追加。図6-2で、 タ イ ミ ン グ図を変 更。 第 7 章 : 「マルチブー ト の概要」 で、 最後の段落を変更、 「注意」 を削除。「フ ォール バ ッ ク 動作」 で、 多 く の記述を変更。「ICAP_SPARTAN6 を使用 し た再起動」 で、 最 初の段落の 「次のビ ッ ト ス ト リ ーム」 を 「MultiBoot ビ ッ ト ス ト リ ーム」 に変更。 コ マ ン ド シーケ ン ス の手順2を変更。表7-1で、 同期 ワー ド の値を入れ替え、 「説明」 列の 記述を変更、 メ モ1 お よ び 2 を追加。「 ウ ォ ッ チ ド ッ グ タ イ マ」 で、 始めの 3 つの段落 の最初の文を変更。 第 8 章 : 142ページで、1 番目の箇条書 き の ス ラ イ ス を フ レームに変更、4 番目の箇条 書 き を改訂、 ト ラ ン シーバ DRP がマ ス ク さ れない こ と を記述 し た箇条書 き を削除。 第 9 章 : 表9-1を変更。 2010 年 2 月 22 日 2.1 「ビ ッ ト ス ト リ ーム暗号化」 で、 サポー ト さ れてい る デー タ 幅を x1 お よ び x8 に変更。 「暗号化 さ れた ビ ッ ト ス ト リ ームの読み込み」 の第 3 段落で、 コ ン フ ィ ギ ュ レーシ ョ ン ビ ッ ト ス ト リ ームがデー タ 幅 x1 ま たは x8 の コ ン フ ィ ギ ュ レーシ ョ ンモー ド で提供で き る こ と を明示。SPI x2 お よ び x4、BPI x16、SelectMAP x16 のバ ス幅は暗号化 さ れ た ビ ッ ト ス ト リ ームでサポー ト さ れていない こ と を明示。
続 さ れ る プルア ッ プ抵抗の値 を 2.4kW か ら 330W に変更。図2-3お よ び図2-6で、 INIT_B お よ び VCCO_2 間で接続 さ れ る プルア ッ プ抵抗の値を 2.4kW か ら 4.7kW に 変更。図2-6で、RDWR_B お よ び CSI_B ポー ト を FPGA (GND に接続) に追加。 「マ ス タ ーモー ド 」 に、 コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク 周波数について記載 し た第二段 落お よ び第三段落を追加。「SelectMAP コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス」に、 SelectMAP についての注意点を追加。表2-3の RDWR_B の項目で、VREFについての 記述を追加。「CSI_B」の最初の段落で、CSI_B を同期 ワ ー ド の途中にデ ィ アサー ト し ない よ う にす る こ と を記載。「マ ス タ ー BPI コ ン フ ィ ギ ュ レ ーシ ョ ン イ ン タ ー フ ェ イ ス」 の 第 一 段 落 で、 箇 条 書 き を 追 加 し て 段 落 の 構 成 を 変 更。 こ の 箇 条 書 き で、 XC6SLX25/T デバ イ ス か ら BPI コ ン フ ィ ギ ュ レーシ ョ ンイ ン タ ーフ ェ イ ス のサポー ト が削除 さ れた こ と を記載。図2-22、図2-23、図2-24で、 「VCCO_0」 を 「VCCO_2」 に変更。「電源供給」 の第二段落を変更。表5-2で、 「Suspend 機能が未使用の場合」 と い う 記述お よ び注記 4 を追加。「 コ ン フ ィ ギ ュ レーシ ョ ン ピ ン」の第一段落で、 表の参 照先を表5-4か ら表5-3に変更。表5-3の タ イ ト ルに 「多目的」 を追加。「デバ イ ス の 電源投入 (手順 1)」 の第二段落で、 「LVCMOS25 8 mA SLOW」 を 「LVCMOS 8 mA SLOW」 に変更。表5-12で、CCLK 出力遅延のシ ン ボルを 「TICCK」 か ら 「TBPIICCK
ま たは TSPIICCK」 に変更 し 、注記 2 を追加。図5-4に続 く 段落で、 「VPOR」 を 「推奨動 作電圧値」 に変更。「ス タ ー ト ア ッ プ (手順 8)」で、 第四段落を追加 し て、LCK_CYCLE オプシ ョ ン を指定す る こ と で DCM お よ び PLL の ス タ ー ト ア ッ プ ま で待機す る こ と に ついて記載。図5-13の タ イ ト ルか ら 「DSP」 を削除。117ページの「ビ ッ ト ス ト リ ーム の圧縮」 に、 大 き な利点について 3 つの箇条書 き を追加。「フ ォ ールバ ッ ク 動作」の第 一段落で、 「ウ ォーム ブー ト 」 を 「マルチブー ト 」 に変更。「フ ォールバ ッ ク 動作」 の第 四段落で、 ビ ッ ト ス ト リ ーム を自動的に生成す る 方法について記載。表7-1の注記 2 に 文章を追加。「LCK_Cycle に必要な追加の メ モ リ 空間」 のセ ク シ ョ ン タ イ ト ルお よ び 本文で、 「DCM_WAIT」 を 「LCK_Cycle」 に変更。「POST_CRC_FREQ」 制約の記述 で、 リ ス ト さ れてい る 可能な値か ら 「66」 を削除。 「構文例」 か ら NCF の構文例を削 除。図9-4で、 「BPI UP」 を 「BPI」 に変更。図9-4についての説明の 7 項目目で、 「BPI UP、 ま たは BPI Down」 を 「ま たは BPI」 に変更。
改訂履歴. . . 2
このユーザー
ガ イ ド について
内容 . . . 13 その他の資料. . . 13 その他の リ ソ ース . . . 14第
1
章
:
コ ン フ ィ ギ ュ レーシ ョ ンの概要
概要 . . . 15 設計に関す る 考慮事項. . . 16 FPGA コ ン フ ィ ギ ュ レーシ ョ ンデー タ ソ ース. . . .16 マ ス タ ーモー ド . . . .16 ス レーブモー ド . . . .17 JTAG 接続 . . . .18 基本的な コ ン フ ィ ギ ュ レーシ ョ ン ソ リ ュ ーシ ョ ン. . . .18 低 コ ス ト を重視 し た ソ リ ュ ーシ ョ ン . . . .19 高速動作を重視 し たオプシ ョ ン. . . .19 PCI リ ン ク の有効化要件への準拠. . . .20 単独お よ び複数の コ ン フ ィ ギ ュ レーシ ョ ン イ メ ージ. . . .20 マルチブー ト/セーフア ッ プデー ト . . . .20 I/O 電圧要件. . . .20 不揮発性デー タ の格納 . . . .20 集積度の異な る FPGA への移行 . . . .21 製品寿命. . . .21 不正な複製か ら FPGA ビ ッ ト ス ト リ ーム を保護す る. . . .22 同 じ コ ン フ ィ ギ ュ レーシ ョ ン ビ ッ ト ス ト リ ーム を複数の FPGA に読み込む. . . .22 コ ン フ ィ ギ ュ レーシ ョ ン を決定す る 要素 . . . 22第
2
章
:
コ ン フ ィ ギ ュ レーシ ョ ン
イ ン タ ー フ ェ イ スの基本
JTAG イ ン タ ーフ ェ イ ス. . . 23 シ リ アル コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス. . . 24 マ ス タ ーシ リ アル . . . .26 ス レーブシ リ アルコ ン フ ィ ギ ュ レーシ ョ ン. . . .27 シ リ アル コ ン フ ィ ギ ュ レーシ ョ ンデー タ タ イ ミ ン グ. . . .29 SelectMAP コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス . . . 30 単一デバ イ ス の SelectMAP コ ン フ ィ ギ ュ レーシ ョ ン . . . .32 プ ラ ッ ト フ ォームフ ラ ッ シ ュ PROM の SelectMAP コ ン フ ィ ギ ュ レーシ ョ ン . . . .32 マ イ ク ロ プ ロ セ ッ サに よ る SelectMAP コ ン フ ィ ギ ュ レーシ ョ ン. . . .35 SelectMAP デー タ 読み込み. . . .36 CSI_B . . . .36 RDWR_B. . . .37 CCLK. . . .37 SelectMAP デー タ の連続読み込み. . . .37 SelectMAP デー タ の不連続読み込み . . . .39 SelectMAP のデー タ 順 . . . .40 SPI コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス . . . 41 マ ス タ ー SPI ベン ダー自動検出お よ びエ ラ ー処理機能 . . . .46 マ ス タ ー SPI の タ イ ミ ン グ波形 . . . .47コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク (CCLK) のボー ド レ イ ア ウ ト . . . 57
第
3
章
:
バウ ン ダ リ
スキ ャ ンおよび
JTAG
コ ン フ ィ ギ ュ レーシ ョ ン
概要 . . . 61 IEEE 1149.1 を使用 し た Spartan-6 デバ イ ス のバ ウ ン ダ リ ス キ ャ ン . . . 61 テ ス ト ア ク セ ス ポー ト (TAP) . . . .61 バ ウ ン ダ リ ス キ ャ ン タ イ ミ ン グパ ラ メ ー タ ー . . . .62 Spartan-6 デバ イ ス でのバ ウ ン ダ リ ス キ ャ ンの使用 . . . .63 設計に関す る 考察事項. . . 64 JTAG 信号の配線. . . .64 電源供給. . . .65 バ ウ ン ダ リ ス キ ャ ンに よ る コ ン フ ィ ギ ュ レーシ ョ ン. . . .65第
4
章
:
ユーザー
プ リ ミ テ ィ ブ
BSCAN_SPARTAN6 . . . 67 ICAP_SPARTAN6 . . . 68 STARTUP_SPARTAN6 . . . 69 DNA_PORT . . . 69 SUSPEND_SYNC. . . 70 POST_CRC_INTERNAL . . . 71第
5
章
:
コ ン フ ィ ギ ュ レーシ ョ ンの詳細
コ ン フ ィ ギ ュ レーシ ョ ン ピ ン. . . 73 コ ン フ ィ ギ ュ レーシ ョ ン中の FPGA I/O ピ ンの設定 . . . .74 多目的の コ ン フ ィ ギ ュ レーシ ョ ン ピ ン (Persist) の予約. . . .76 コ ン フ ィ ギ ュ レーシ ョ ンデー タ フ ァ イ ルの形式. . . 77 ビ ッ ト ス ト リ ームの概要. . . 77 同期 ワー ド/バス幅の自動検出 . . . .78 PROM フ ァ イ ルの生成. . . 79 シ リ アルデ イ ジーチ ェーン用の PROM フ ァ イ ル. . . .79 SelectMAP コ ン フ ィ ギ ュ レーシ ョ ン用の PROM フ ァ イ ル. . . .80 SPI/BPI コ ン フ ィ ギ ュ レーシ ョ ン用の PROM フ ァ イ ル. . . .80 ビ ッ ト の ス ワ ッ プ. . . .80 パ ラ レルバ ス のビ ッ ト 順. . . .81 コ ン フ ィ ギ ュ レーシ ョ ンの遅延 . . . .82 コ ン フ ィ ギ ュ レーシ ョ ンシーケ ン ス . . . 83 セ ッ ト ア ッ プ (手順 1 - 3) . . . .83 デバ イ ス の電源投入 (手順 1). . . .83 コ ン フ ィ ギ ュ レーシ ョ ン メ モ リ の ク リ ア (手順 2、 初期化) . . . .85 モー ド ピ ンのサンプル (手順 3) . . . .86 ビ ッ ト ス ト リ ームの読み込み (手順 4 ～ 7) . . . .86 同期化 (手順 4) . . . .86 デバ イ ス ID の確認 (手順 5) . . . .87 コ ン フ ィ ギ ュ レーシ ョ ンデー タ フ レームの読み込み (手順 6) . . . .88CRC (Cyclic Redundancy Check) (手順 7) . . . .88
ス タ ー ト ア ッ プ (手順 8) . . . .89
ビ ッ ト ス ト リ ーム暗号化. . . 91
AES の概要 . . . .92
暗号化 し た ビ ッ ト ス ト リ ームの作成 . . . .92
eFUSE . . . 94 eFUSE レ ジ ス タ. . . .94 eFUSE 制御レ ジ ス タ (FUSE_CNTL) . . . .94 JTAG 命令 . . . .96 VFS ピ ン . . . .96 RFUSE ピ ン. . . .97 VCCAUX ピ ン. . . .97 コ ン フ ィ ギ ュ レーシ ョ ン メ モ リ フ レーム . . . 97 コ ン フ ィ ギ ュ レーシ ョ ンパケ ッ ト . . . 98 パケ ッ ト の タ イ プ. . . .98 タ イ プ 1 パケ ッ ト . . . .99 タ イ プ 2 パケ ッ ト . . . .99 コ ン フ ィ ギ ュ レーシ ョ ン レ ジ ス タ . . . .100 CRC レ ジ ス タ . . . .101 FAR_MAJ レ ジ ス タ . . . .102 FAR_MIN レ ジ ス タ . . . .102 FDRI レ ジ ス タ. . . .102 FDRO レ ジ ス タ. . . .102 MASK レ ジ ス タ . . . .102 EYE_MASK レ ジ ス タ . . . .102 LOUT レ ジ ス タ. . . .103 CBC_REG レ ジ ス タ . . . .103 IDCODE レ ジ ス タ. . . .103 CSBO レ ジ ス タ. . . .103 コ マ ン ド レ ジ ス タ (CMD) . . . .103 制御レ ジ ス タ 0 (CTL) . . . .104 ス テー タ ス レ ジ ス タ (STAT) . . . .105 コ ン フ ィ ギ ュ レーシ ョ ンオプシ ョ ン レ ジ ス タ (COR1 お よ び COR2) . . . .106 サ スペン ド レ ジ ス タ (PWRDN_REG) . . . .107 フ レーム長レ ジ ス タ. . . .108 マルチフ レーム書 き 込みレ ジ ス タ. . . .108 コ ン フ ィ ギ ュ レーシ ョ ン ウ ォ ッ チ ド ッ グ タ イ マーレ ジ ス タ . . . .108 HC_OPT_REG レ ジ ス タ. . . .108 GENERAL レ ジ ス タ 1、2、3、4、 お よ び 5 . . . .109 MODE レ ジ ス タ . . . .110 CCLK_FREQ レ ジ ス タ. . . .111 PU_GWE レ ジ ス タ . . . .111 PU_GTS レ ジ ス タ. . . .111 ブー ト 履歴の ス テー タ ス レ ジ ス タ (BOOTSTS) . . . .111 SEU_OPT レ ジ ス タ. . . .112 ビ ッ ト ス ト リ ームの構成. . . 112 デフ ォ ル ト の初期 コ ン フ ィ ギ ュ レーシ ョ ンプ ロ セ ス . . . 113
Spartan-6 FPGA のデバ イ ス固有 ID (Device DNA) . . . 113
ID 値. . . .114 動作. . . .114 ID メ モ リ の仕様. . . .115 ID の拡張 . . . .115 JTAG に よ る デバ イ ス ID へのア ク セ ス . . . .116 iMPACT に よ る デバ イ ス ID へのア ク セ ス. . . .116 ビ ッ ト ス ト リ ームの圧縮. . . 116
第
6
章
:
リ ー ド バ ッ ク および
JTAG イ ン タ ーフ ェ イ ス か ら の コ ン フ ィ ギ ュ レーシ ョ ンレ ジ ス タ へのア ク セ ス . . . .124 コ ン フ ィ ギ ュ レーシ ョ ン レ ジ ス タ の読み出 し 手順 (JTAG). . . .126 コ ン フ ィ ギ ュ レーシ ョ ン メ モ リ の読み出 し 手順 (IEEE Std 1149.1 JTAG) . . . .127 リ ー ド バ ッ クデー タ の検証 . . . 132
第
7
章
:
リ コ ン フ ィ ギ ュ レーシ ョ ンおよび
マルチ ブー ト
マルチブー ト の概要 . . . 135 フ ォールバ ッ ク マルチブー ト. . . 136 フ ォールバ ッ ク 動作. . . .136 IPROG リ コ ン フ ィ ギ ュ レーシ ョ ン . . . 138 ICAP_SPARTAN6 を使用 し た リ ブー ト. . . .138 フ ォールバ ッ ク お よ び IPROG リ コ ン フ ィ ギ ュ レーシ ョ ンに関連す る ス テー タ ス レ ジ ス タ. . . 139 ウ ォ ッ チ ド ッ グ タ イ マー . . . 140 マルチブー ト イ メ ージ間に必要なデー タ 空間. . . 140 フ ラ ッ シ ュ セ ク タ ー、 ブ ロ ッ ク 、 ページの境界 . . . .140 LCK_Cycle に必要な追加の メ モ リ 空間 . . . .141第
8
章
:
リ ー ド バ ッ ク
CRC
POST_CRC 制約. . . 144 POST_CRC . . . .144 POST_CRC_INIT_FLAG . . . .145 POST_CRC_ACTION . . . .145 POST_CRC_FREQ . . . .145 構文例. . . .146 POST_CRC . . . .146 POST_CRC_INIT_FLAG . . . .146 POST_CRC_ACTION . . . .146 POST_CRC_FREQ . . . .146第
9
章
:
ア ド バン ス
コ ン フ ィ ギ ュ レーシ ョ ン
イ ン タ ー フ ェ イ ス
シ リ アルデ イ ジーチ ェ ーン. . . 147 混在シ リ アルデ イ ジーチ ェ ーン . . . 148 シ リ アルデ イ ジーチ ェーンのガ イ ド ラ イ ンお よ びデザ イ ンの考察 . . . .149 ス タ ー ト ア ッ プシーケ ン ス (GTS) . . . .149 ア ク テ ィ ブ DONE ド ラ イ バー . . . .149 すべての DONE ピ ン を接続. . . .149 DONE ピ ンの立ち上が り 時間. . . .149 ビ ッ ト ス ト リ ームのフ ォーマ ッ ト. . . .149 ギ ャ ン グシ リ アルコ ン フ ィ ギ ュ レーシ ョ ン . . . 150 複数デバ イ ス の SelectMAP コ ン フ ィ ギ ュ レーシ ョ ン. . . 152 パ ラ レルデ イ ジーチ ェ ーン. . . 153 ギ ャ ン グ SelectMAP . . . 154 SelectMAP の ABORT . . . 155 コ ン フ ィ ギ ュ レーシ ョ ンの ABORT シーケ ン ス . . . .155 リ ー ド バ ッ ク の ABORT シーケ ン ス. . . .156 ABORT ス テー タ ス ワー ド . . . .156 ABORT 後に コ ン フ ィ ギ ュ レーシ ョ ン ま たは リ ー ド バ ッ ク を再開 . . . .157JTAG コ ン フ ィ ギ ュ レーシ ョ ン/リ ー ド バ ッ ク. . . 160 TAP コ ン ト ロ ー ラ ーお よ びアーキ テ ク チ ャ. . . .160 バ ウ ン ダ リ ス キ ャ ンアーキ テ ク チ ャ . . . .163 バ ウ ン ダ リ ス キ ャ ンレ ジ ス タ . . . .163 命令レ ジ ス タ . . . .164 BYPASS レ ジ ス タ. . . .166 ID (IDCODE) レ ジ ス タ. . . .166 JTAG コ ン フ ィ ギ ュ レーシ ョ ン レ ジ ス タ. . . .166 USERCODE レ ジ ス タ. . . .166
USER1、USER2、USER3、USER4 レ ジ ス タ . . . .166
Spartan-6 デバ イ ス でのバ ウ ン ダ リ ス キ ャ ンの使用. . . .167
バ ウ ン ダ リ ス キ ャ ンに よ る コ ン フ ィ ギ ュ レーシ ョ ン. . . .167
こ の ユーザーガ イ ド では、Spartan®-6 FPGA の コ ン フ ィ ギ ュ レ ー シ ョ ン につい て 説明 し ま す。 Spartan-6 FPGA フ ァ ミ リ の 最 新 の 資 料 は、 ザ イ リ ン ク ス の ウ ェ ブ サ イ ト http://japan.xilinx.com/support/documentation/spartan-6.htmか ら 参照で き ます。
内容
こ のユーザーガ イ ド は、 次の各章か ら 構成 さ れてい ます。 • 第 1 章 「 コ ン フ ィ ギ ュ レーシ ョ ンの概要」 • 第 2 章 「 コ ン フ ィ ギ ュ レーシ ョ ンイ ン タ ーフ ェ イ ス の基本」 • 第 3 章 「バ ウ ン ダ リ ス キ ャ ンお よ び JTAG コ ン フ ィ ギ ュ レーシ ョ ン」 • 第 4 章 「ユーザープ リ ミ テ ィ ブ」 • 第 5 章 「 コ ン フ ィ ギ ュ レーシ ョ ンの詳細」 • 第 6 章 「 リ ー ド バ ッ ク お よ びコ ン フ ィ ギ ュ レーシ ョ ンの検証」 • 第 7 章 「 リ コ ン フ ィ ギ ュ レーシ ョ ンお よ びマルチブー ト 」 • 第 8 章 「 リ ー ド バ ッ ク CRC」 • 第 9 章 「ア ド バン ス コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス」 • 第 10 章 「ア ド バン ス JTAG コ ン フ ィ ギ ュ レーシ ョ ン」その他の資料
次の資料 も 、http://japan.xilinx.com/support/documentation/spartan-6.htmか ら ダ ウ ン ロ ー ド で き ま す。 • 『Spartan-6 フ ァ ミ リ 概要』 Spartan-6 フ ァ ミ リ の フ ァ ミ リ の特長 と 製品群の概要を説明 し てい ます。 • 『Spartan-6 FPGA デー タ シー ト : DC 特性お よ びス イ ッ チ特性』 Spartan-6 フ ァ ミ リ の DC 特性お よ びス イ ッ チ特性の仕様が記載 さ れてい ます。 • 『Spartan-6 FPGA パ ッ ケージお よ びピ ン配置仕様』 デバ イ ス/パ ッ ケージの組み合わせお よ び最大 I/O 数の表、 ピ ン定義、 ピ ン配置表、 ピ ン配置図、 機械的図面、 温度仕様が記載 さ れてい ます。• 『Spartan-6 FPGA ク ロ ッ ク リ ソ ースユーザーガ イ ド 』
Spartan-6 の各デバ イ ス で使用可能な DCM や PLL な ど の ク ロ ッ キ ン グ リ ソ ース について説 明 し てい ます。
• 『Spartan-6 FPGA ブ ロ ッ ク RAM リ ソ ースユーザーガ イ ド 』
Spartan-6 デバ イ ス のブ ロ ッ ク RAM の機能について説明 し てい ます。 • 『Spartan-6 FPGA コ ン フ ィ ギ ャ ブルロ ジ ッ ク ブ ロ ッ ク ユーザーガ イ ド 』 Spartan-6 の各デバ イ ス で使用可能な コ ン フ ィ ギ ャ ブル ロ ジ ッ ク ブ ロ ッ ク (CLB) の機能につ いて説明 し てい ます。 • 『Spartan-6 FPGA メ モ リ コ ン ト ロ ー ラ ーユーザーガ イ ド 』 Spartan-6 FPGA の メ モ リ コ ン ト ロ ー ラ ー ブ ロ ッ ク について説明 し てい ます。 メ モ リ コ ン ト ロ ー ラ ー ブ ロ ッ ク は、Spartan-6 FPGA と よ く 使用す る メ モ リ 規格を接続す る 際の イ ン タ ー フ ェ イ ス を簡略化す る エンベデ ッ ド マルチポー ト メ モ リ コ ン ト ロ ー ラ ーです。 • 『Spartan-6 FPGA GTP ト ラ ン シーバーユーザーガ イ ド 』 Spartan-6 LXT FPGA で使用可能な GTP ト ラ ン シーバーについて説明 し てい ます。 • 『Spartan-6 FPGA DSP48A1 ス ラ イ スユーザーガ イ ド 』
Spartan-6 FPGA の DSP48A1 ス ラ イ ス のアーキテ ク チ ャ について説明 し 、 コ ン フ ィ ギ ュ レー シ ョ ン例 も 記載 し てい ます。 • 『Spartan-6 FPGA PCB デザ イ ンお よ びピ ン配置ガ イ ド 』 PCB お よ び イ ン タ ーフ ェ イ ス レベルのデザ イ ン を決定す る 方法に焦点を当てた Spartan-6 デ バ イ ス の PCB デザ イ ン情報を提供 し ます。 • 『Spartan-6 FPGA パ ワーマネージ メ ン ト ユーザーガ イ ド 』 Spartan-6 デバ イ ス でのハー ド ウ ェ アに よ る さ ま ざ ま なパ ワーマネージ メ ン ト について、 Suspend モー ド に焦点を あ てて説明 し てい ます。
その他の リ ソ ース
その他の資料は、 ザ イ リ ン ク ス の ウ ェ ブサ イ ト を参照 し て く だ さ い。 http://japan.xilinx.com/support/documentation/index.htm シ リ コ ンや ソ フ ト ウ ェ ア、IP に関す る ア ンサーデー タ ベース を検索 し た り 、 テ ク ニ カルサポー ト の ウ ェ ブケース を開 く 場合は、 次の ウ ェ ブサ イ ト にア ク セ ス し て く だ さ い。 http://japan.xilinx.com/supportコ ン フ ィ ギ ュ レーシ ョ ンの概要
概要
Spartan®-6 FPGA デバ イ ス は、アプ リ ケーシ ョ ン固有の コ ン フ ィ ギ ュ レーシ ョ ンデー タ (ビ ッ ト ス ト リ ーム) を内部 メ モ リ に読み込んで コ ン フ ィ ギ ュ レーシ ョ ン を行い ます。 コ ン フ ィ ギ ュ レーシ ョ ンの方法は、Spartan-6 FPGA 自身が外部不揮発性 メ モ リ デバ イ ス か ら ビ ッ ト ス ト リ ーム を読み込 む方法 と 、 マ イ ク ロ プ ロ セ ッ サ、DSP プ ロ セ ッ サ、 マ イ ク ロ コ ン ト ロ ー ラ ー、PC、 ボー ド テ ス タ ー な ど か ら 読み込む方法があ り ます。 いずれの方法で も 、 コ ン フ ィ ギ ュ レーシ ョ ンに使用す る デー タ パス には大き く 2 つの種類があ り ます。1 つはシ リ アルデー タ パ ス で、 デバ イ ス ピ ン要件を最小限 に抑えたい場合に使用 し ます。も う 1 つは 8 ビ ッ ト ま たは 16 ビ ッ ト のデー タ パ ス で、高速パフ ォー マ ン ス、 業界標準の イ ン タ ーフ ェ イ スへの高速ア ク セ ス に使用 さ れ、 プ ロ セ ッ サや x8 ま たは x16 パ ラ レルフ ラ ッ シ ュ メ モ リ な ど の外部デー タ ソ ース に理想的です。 プ ロ セ ッ サやプ ロ セ ッ サペ リ フ ェ ラ ルの よ う に、 ザ イ リ ン ク ス FPGA は、 イ ン シ ス テ ム、 オンデ ィ マ ン ド で、 何度で も 再プ ロ グ ラ ムで き ます。 ザ イ リ ン ク ス FPGA コ ン フ ィ ギ ュ レ ーシ ョ ン デー タ は CMOS コ ン フ ィ ギ ュ レ ーシ ョ ン ラ ッ チ (CCL) に格納 さ れ る ため、 い っ たん電源を切断す る と コ ン フ ィ ギ ュ レーシ ョ ンが必要です。 ビ ッ ト ス ト リ ームは、 毎回専用の コ ン フ ィ ギ ュ レーシ ョ ンピ ンか ら デバ イ ス に読み込まれます。 こ れ ら の コ ン フ ィ ギ ュ レーシ ョ ンピ ンは、 次の よ う な コ ン フ ィ ギ ュ レーシ ョ ン モー ド で イ ン タ ーフ ェ イ ス と し て機能 し ます。 • JTAG コ ン フ ィ ギ ュ レーシ ョ ンモー ド • マ ス タ ーシ リ アル/SPI コ ン フ ィ ギ ュ レーシ ョ ンモー ド (x1、x2、x4) • ス レーブシ リ アルコ ン フ ィ ギ ュ レーシ ョ ンモー ド • マ ス タ ー SelectMAP/BPI コ ン フ ィ ギ ュ レーシ ョ ンモー ド (x8、x16) • ス レーブ SelectMAP コ ン フ ィ ギ ュ レーシ ョ ンモー ド (x8、x16) コ ン フ ィ ギ ュ レーシ ョ ンモー ド の詳細は、第 2 章 「 コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス の 基本」 を参照 し て く だ さ い。 コ ン フ ィ ギ ュ レーシ ョ ンモー ド は、 モー ド 入力ピ ン M[1:0] で レベルを設定 し て選択 し ま す。M1 お よ び M0 モー ド ピ ンは、 一定 し た DC 電圧レベルで設定す る 必要があ り ます。 こ れは、 プルア ッ プ ま たはプルダ ウ ン抵抗 (2.4kΩ) を使用す る か、GND ま たは VCCO_2 に直接接続 し て設定 し ま す。 モー ド ピ ンは、 コ ン フ ィ ギ ュ レーシ ョ ン中ま たは コ ン フ ィ ギ ュ レーシ ョ ン前に ト グルで き ませ んが、 コ ン フ ィ ギ ュ レーシ ョ ン後は ト グル可能です。 モー ド ピ ンの設定オプシ ョ ンは、第 2 章 「 コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス の基本」 を参照 し て く だ さ い。 「マ ス タ ー」お よ び 「ス レーブ」 と い う 表現は、 コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク (CCLK) の方向 を示 し ます。• マ ス タ ー コ ン フ ィ ギ ュ レーシ ョ ンモー ド では、Spartan-6 デバ イ スは内部オシ レー タ ーか ら の CCLK を 駆 動 す る か (デ フ ォ ル ト)、 ま た は 外 部 マ ス タ ー ク ロ ッ ク ソ ー ス の GCLK0/USERCCLK を駆動 し ます (オプシ ョ ン)。 周波数を選択す る には、BitGen オプシ ョ ン の-g ConfigRateを内部オシ レー タ ーに対 し て使用 し ます。詳細は、『 コ マ ン ド ラ イ ン ツー ルユーザーガ イ ド 』 (UG628) の 「BitGen」 を参照 し て く だ さ い。 コ ン フ ィ ギ ュ レーシ ョ ン完 了後は、 次の条件のいずれかが満た さ れてい る 場合を除 き 、 オシ レー タ ーはオ フ にな り ます。 • SEU 検出が使用 さ れてい ます。 • STARTUP プ リ ミ テ ィ ブで CFGMCLK が接続 さ れてい ます。 • 内部 ク ロ ッ ク ソ ース が Suspend モー ド で選択 さ れてい ます (オシ レー タ ーは WAKWUP シーケ ン ス中にのみオン)。 • 暗号化が有効にな っ てい ます。 CCLK は多目的ピ ンです。 コ ン フ ィ ギ ュ レーシ ョ ン前はオンチ ッ プのプルア ッ プ抵抗があ り ま せん。 コ ン フ ィ ギ ュ レーシ ョ ン後は PERSIST が使用 さ れてい る 場合を除 き 、 ユーザーピ ン と な り ます。 • ス レーブ コ ン フ ィ ギ ュ レーシ ョ ンモー ド の と き 、CCLK は入力です。 JTAG/バ ウ ン ダ リ ス キ ャ ン コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ スは、 モー ド ピ ンの設定にか かわ ら ず、 常に使用可能です。
設計に関する考慮事項
効率の良いシ ス テ ム を構築す る には、 ど の FPGA コ ン フ ィ ギ ュ レーシ ョ ン モー ド がシ ス テ ム要件 に合っ てい る のか を検討す る こ と が重要です。 いずれの コ ン フ ィ ギ ュ レーシ ョ ンモー ド で も 、 コ ン フ ィ ギ ュ レーシ ョ ン専用の FPGA ピ ンだけでな く その他のピ ン も 、一時的に コ ン フ ィ ギ ュ レーシ ョ ンに使用可能です。 コ ン フ ィ ギ ュ レーシ ョ ンが完了す る と 、 専用ピ ン でない ピ ンは汎用ピ ン と な り ます。 詳細は、第 5 章 「 コ ン フ ィ ギ ュ レーシ ョ ンの詳細」を参照 し て く だ さ い。 同様に、 使用す る コ ン フ ィ ギ ュ レーシ ョ ンモー ド に よ り 、FPGA I/O バン ク の電圧が制限 さ れ る こ と も あ り ます。 コ ン フ ィ ギ ュ レーシ ョ ンオプシ ョ ンはい く つかあ り 、 柔軟性があ り ますが、 各シ ス テ ムに最適な ソ リ ュ ーシ ョ ンがあ る のが一般的です。最適な コ ン フ ィ ギ ュ レーシ ョ ンオプシ ョ ン を 選択す る には、 全体的な設定、 速度、 コ ス ト 、 複雑 さ と いっ た要因を考慮す る 必要があ り ます。FPGA
コ ン フ ィ ギ ュ レーシ ョ ン
デー タ
ソ ース
Spartan-6 FPGA は柔軟性を最大限に考慮 し て設計 さ れてい ます。 コ ン フ ィ ギ ュ レーシ ョ ンデー タ は、FPGA 自身が PROM か ら 自動的に読み込む こ と も 、 プ ロ セ ッ サやマ イ ク ロ コ ン ト ロ ー ラ ーな ど の外部 イ ン テ リ ジ ェ ン ト デバ イ ス を使用 し て FPGA にダ ウ ン ロ ー ド す る こ と も で き ます。マス タ ー
モー ド
FPGA の自動 コ ン フ ィ ギ ュ レーシ ョ ンモー ド は 「マ ス タ ー」モー ド と 呼ばれてい ます (図1-1参照 )。 こ のモー ド では、FPGA コ ン フ ィ ギ ュ レーシ ョ ンデー タ を さ ま ざ ま な タ イ プの不揮発性 メ モ リ に格納 し ま す。 マ ス タ ーモー ド では、 通常、コ ン フ ィ ギ ュ レ ーシ ョ ン ビ ッ ト ス ト リ ームは FPGA と 同 じ ボー ド 上の外部不揮発性 メ モ リ にあ り ます。FPGA に よ り 、CCLK と 呼ばれ る コ ン フ ィ ギ ュ レ ーシ ョ ン ク ロ ッ ク 信号 (内部オシ レ ー タ ーか ら の ク ロ ッ ク 信号、 ま たは外部マ ス タ ーク ロ ッ ク ソ ース の GCLK0/USERCCLK) が提供 さ れ、 ま た コ ン フ ィ ギ ュ レーシ ョ ンプ ロ セ ス が制御 さ れま す。コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク 周波数は、 bitgen -g configrateオプシ ョ ン を使用 し てマ ス タ ーモー ド で制御可能です。 デフ ォ ル ト 値は、2MHz です。 選択 し たオプシ ョ ンに関係な く 、 マ ス タ ーモー ド での コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク は 1MHz か ら 開始 し ます。FPGA はビ ッ ト ス ト リ ーム内で ク ロ ッ ク 動作を実行す る ため、 コ ン フ ィ ギ ュ レー シ ョ ン レー ト 設定を読み出 し 、 適宜変更 し ます。
ス レーブ
モー ド
FPGA の コ ン フ ィ ギ ュ レーシ ョ ン を外部か ら 制御す る コ ン フ ィ ギ ュ レ ーシ ョ ン モー ド を 「ス レ ー ブ」 モー ド と 総称 し ます。 こ の場合 も 、 デー タ パ スはシ リ アルま たはバ イ ト 幅の ど ち ら も 使用で き ま す。 ス レ ーブモー ド では、 プ ロ セ ッ サ、 マ イ ク ロ コ ン ト ロ ー ラ ー、DSP プ ロ セ ッ サ、 テ ス タ ー な ど の外部 イ ン テ リ ジ ェ ン ト デバ イ ス を使用 し 、FPGA に コ ン フ ィ ギ ュ レーシ ョ ンデー タ を ダ ウ X-Ref Target - Figure 1-1図 1-1 : マス タ ー コ ン フ ィ ギ ュ レーシ ョ ン モー ド
DATA[7:0]
D[7:0]
FCS_B
Parallel NOR
Flash
D0
CLK
DIN
CCLK
Spartan-6 FPGA
DATA_IN
DATA_OUT
MOSI
CSO_B
SPI Serial
Flash XilinxPlatform Flash
PROMSELECT
CLOCK
DIN
CCLK
ADDR[n:0]
CE#
A[n:0]
OE#
WE#
FOE_B
D[7:0]
CLK
D[7:0]
CCLK
Spartan-6 FPGA
(1)Xilinx XCFxxP
Platform Flash
PROM
8 8/16(a) Master Serial/SPI Mode
(b) Master Serial/SPI Mode with SPI Flash
(c) Master SelectMAP/BPI Mode
with Parallel NOR Flash
(d) Master SelectMAP/BPI Mode
n+1 UG380_c1_01_060109
XCFxxS
XCFxxP
XCFxxP
DATA[15:8]
D[15:8]
Serial
Byte-Wide
BYTE#
LDC
Spartan-6 FPGA
Spartan-6 FPGA
FWE_B
Note: The remaining Spartan-6 FPGAs support XCFxxP Platform Flash PROMs via Master SelectMAP mode. The master serial and the master SPI configuration modes are combined and use the same mode selection. The master SelectMAP and the master BPI configuration modes are combined and use the same mode selection.
リ にプ ロ セ ッ サの コ ー ド と 一緒に格納す る こ と も で き ます。 ま た、 ハー ド デ ィ ス ク に保存 し た り 、 ネ ッ ト ワー ク やブ リ ッ ジ接続を使用 し てネ ッ ト ワー ク 上に保存 し てお く こ と も 可能です。 ス レ ーブ SelectMAP モー ド は、 単純な x8 ま たは x16 ビ ッ ト 幅のプ ロ セ ッ サペ リ フ ェ ラ ル イ ン タ ーフ ェ イ ス で、 チ ッ プセ レ ク ト 入力 と 読み出 し/書 き 込み制御入力を含みます。 ス レーブ シ リ ア ルモー ド は、 ク ロ ッ ク と シ リ アルデー タ 入力のみで構成 さ れ る 単純なモー ド です。
JTAG
接続
4 本の信号線で構成 さ れ る JTAG イ ン タ ー フ ェ イ ス は、 オ ン ボー ド テ ス タ ー と デバ ッ グ用ハー ド ウ ェ アに よ く 使用 さ れます。Spartan-6 FPGA に対応 し た下記のザ イ リ ン ク ス プ ロ グ ラ ミ ン グケー ブル も 、 プ ロ ト タ イ プダ ウ ン ロ ー ド お よ びデバ ッ グ用に JTAG イ ン タ ーフ ェ イ ス を使用 し ます。 最 終的にアプ リ ケーシ ョ ンで使用す る コ ン フ ィ ギ ュ レーシ ョ ンモー ド にかかわ ら ず、JTAG コ ン フ ィ ギ ュ レーシ ョ ンパ ス を含めてお く と デザ イ ン開発が容易にな り ます。第 3 章 「バ ウ ン ダ リ ス キ ャ ンお よ び JTAG コ ン フ ィ ギ ュ レーシ ョ ン」も 参照 し て く だ さ い。 • プ ラ ッ ト フ ォームケーブル USB II http://japan.xilinx.com/products/devkits/HW-USB-II-G.htm • パ ラ レルケーブル IV http://japan.xilinx.com/products/devkits/HW-PC4.htm基本的な コ ン フ ィ ギ ュ レーシ ョ ン
ソ リ ュ ーシ ョ ン
基本オプシ ョ ン には、 ザ イ リ ン ク ス プ ラ ッ ト フ ォ ーム フ ラ ッ シ ュ PROM ま たはサー ド パーテ ィ X-Ref Target - Figure 1-2図 1-2 : ス レーブ コ ン フ ィ ギ ュ レーシ ョ ン モー ド
DIN
CCLK
SERIAL_DATA
CLOCK
Spartan-6 FPGA
Processor,
Microcontroller
TDI
TMS
DATA_OUT
CLOCK
Spartan-6 FPGA
JTAG Tester,
Processor,
Microcontroller
TCK
TDO
MODE_SELECT
DATA_IN
D[7:0]
RDWR_B
CCLK
CSI_B
DATA[7:0]
SELECT
READ/WRITE
CLOCK
Spartan-6
FPGA
Processor,
Microcontroller
(c) Slave SelectMAP Mode
(a) Slave Serial Mode
(b) JTAG
UG380_c1_02_051109Serial
SelectMAP
8,16D[15:8]
DATA[15:8]
数の FPGA ピ ン を使用 し 、 柔軟性のあ る I/O 電圧がサポー ト さ れてい ます。 ま た SPI PROM はザ イ リ ン ク ス JTAG ベー ス のプ ロ グ ラ ミ ン グ ソ フ ト ウ ェ ア で あ る iMPACT でサポー ト さ れてい ま す。 詳細は、ISE ヘルプの 「iMPACT ヘルプ」 を参照 し て く だ さ い。 http://japan.xilinx.com/support/documentation/sw_manuals/xilinx11/isehelp_start.htm
低 コ ス ト を重視 し た ソ リ ュ ーシ ョ ン
ど の コ ン フ ィ ギ ュ レーシ ョ ン方法が最 も 低 コ ス ト にな る かは、 アプ リ ケーシ ョ ンに よ っ て異な り ま す。 • シ ス テ ムに使用可能な不揮発性 メ モ リ が既にあ る 場合、 ビ ッ ト ス ト リ ーム イ メ ージ を シ ス テ ム メ モ リ に格納で き ます。 ま た、 ハー ド ド ラ イ ブに保存 し た り 、 ネ ッ ト ワー ク 接続を介 し てダ ウ ン ロ ー ド で き ます。 その際には、 ダ ウ ン ロ ー ド モー ド を ス レーブ SelectMAP モー ド 、 ス レー ブシ リ アルモー ド 、 ま たは JTAG のいずれかにす る 必要があ り ます。 • アプ リ ケーシ ョ ン で不揮発性 メ モ リ が必要な場合、 メ モ リ は統合可能です。 た と えば、FPGA コ ン フ ィ ギ ュ レーシ ョ ンビ ッ ト ス ト リ ームはボー ド のプ ロ セ ッ サコ ー ド と 共に格納で き ます。 使用す る プ ロ セ ッ サが FPGA にエ ンベデ ッ ド さ れてい るMicroBlaze™ の場合、FPGA コ ン フ ィ ギ ュ レ ーシ ョ ン デー タ と MicroBlaze プ ロ セ ッ サの コ ー ド を同 じ 不揮発性 メ モ リ デバ イ ス に格納で き ます。• Spartan-6 FPGA には SPI シ リ アル フ ラ ッ シ ュ メ モ リ お よ びパ ラ レル NOR フ ラ ッ シ ュ メ モ リ か ら 直接 コ ン フ ィ ギ ュ レ ーシ ョ ンす る オプシ ョ ン も あ り ま す。 詳細は、第 2 章 「 コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス の基本」を参照 し て く だ さ い。 その他に も アプ リ ケーシ ョ ン ノ ー ト XAPP973 『 Virtex-5 FPGA での BPI PROM の間接プ ロ グ ラ ム』 お よ びア プ リ ケー シ ョ ン ノ ー ト XAPP974『Spartan-3A FPGA で SPI シ リ アル Flash PROM の間接プ ロ グ ラ ム』 を参照 し て く だ さ い。
高速動作を重視 し たオプ シ ョ ン
アプ リ ケーシ ョ ンに よ っ ては、 ロ ジ ッ ク を短時間で動作可能にす る 必要があ り ます。FPGA の コ ン フ ィ ギ ュ レーシ ョ ン時間は、 各モー ド や方法に よ っ て異な り ます。 コ ン フ ィ ギ ュ レーシ ョ ン時間 と は、 コ ン フ ィ ギ ュ レーシ ョ ン自体にかか る 時間 と 初期化に必要な時間を合計 し た も ので、 デバ イ ス のサ イ ズお よ び コ ン フ ィ ギ ュ レーシ ョ ン ロ ジ ッ ク の速度に依存 し ます。 た と えば、4 ビ ッ ト デー タ バ ス を 使用 し て 33MHz で コ ン フ ィ ギ ュ レ ー シ ョ ン す る 場合、Spartan-6 XC6SLX16 FPGA が 3.6Mb の コ ン フ ィ ギ ュ レーシ ョ ンデー タ を読み込むのに約 28ms 要 し ます。 • 同一 ク ロ ッ ク 周波数で比較す る と 、パ ラ レルコ ン フ ィ ギ ュ レーシ ョ ン モー ド は複数ビ ッ ト が 1 度にプ ロ グ ラ ム さ れ る ためシ リ アルモー ド よ り も 高速です。 • デ イ ジー チ ェーン接続 し た複数の FPGA を コ ン フ ィ ギ ュ レーシ ョ ンす る よ り 、1 つの FPGA を コ ン フ ィ ギ ュ レーシ ョ ンす る ほ う が短時間ですみ ます。 複数の FPGA を使用 し たデザ イ ン で コ ン フ ィ ギ ュ レ ーシ ョ ン時間を短縮す る には、 個々の FPGA を並行 し て コ ン フ ィ ギ ュ レ ー シ ョ ンす る 必要があ り ます。 • マ ス タ ーモー ド では、CCLK コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク 信号が FPGA 内部で生成 さ れ ます。 デフ ォ ル ト では、CCLK 周波数は低 く 設定 さ れてい ますが、ConfigRate ビ ッ ト ス ト リ ー ムオプシ ョ ン を使用 し て高 く で き ます。 サポー ト さ れ る 最大 CCLK 周波数は、 接続 さ れてい る 不揮発性 メ モ リ の読み出 し 速度の仕様に依存 し ます。 高速 メ モ リ を使用す る と 、 よ り 高速な コ ン フ ィ ギ ュ レーシ ョ ン が可能です。FPGA の CCLK 出力周波数はプ ロ セ ス、 電圧、 お よ び 温度に よ っ て変動 し ます。 コ ン フ ィ ギ ュ レーシ ョ ン レー ト の最速値は、 『Spartan-6 FPGA デー タ シー ト 』に記載 さ れてい る よ う に、CCLK 周波数の最小値に よ っ て異な り ます。 ボー ド 上に• ボー ド 上に外部 ク ロ ッ ク があ る 場合、 マ ス タ ー モー ド の コ ン フ ィ ギ ュ レーシ ョ ン中に外部 ク ロ ッ ク ソ ー ス を接続 し て使用す る 機能が あ り ま す。 ザ イ リ ン ク ス プ ラ ッ ト フ ォ ー ム フ ラ ッ シ ュ を使用 し なが ら 、 外部 ク ロ ッ ク ソ ース を用いて FPGA を ス レーブモー ド で コ ン フ ィ ギ ュ レーシ ョ ンす る こ と も 可能です。 コ ン フ ィ ギ ュ レーシ ョ ン中に外部 ク ロ ッ ク ソ ース を使用す る こ と で、 マ ス タ ーお よ びス レーブの両モー ド で コ ン フ ィ ギ ュ レーシ ョ ン時間を予測可能にで き ます。
PCI
リ ン クの有効化要件への準拠
PCI™ ロ ーカルバ ス仕様の リ ビ ジ ョ ン 3.0 ( 「PCI 仕様」) では、 さ ま ざ ま な電源お よ び リ セ ッ ト の 要件が定義 さ れてい ます。 こ れ ら の要件に よ っ て、FPGA の イ ンプ リ メ ン テーシ ョ ンで、 長期にわ た り 信頼性お よ びボー ド の相互運用性を保つために解決 し なければな ら ない新た なデザ イ ンの課題 が生 じ ます。PCI アプ リ ケーシ ョ ンで リ ン ク がア ク テ ィ ブにな る ま での時間を考慮 し 、 指定時間内 に FPGA の コ ン フ ィ ギ ュ レーシ ョ ン を完了す る こ と が重要です。 サー ド パーテ ィ の フ ラ ッ シ ュ デ バ イ ス には、 こ う し た時間的制約を満た し ていない も のが多 く あ り ます。単独お よび複数の コ ン フ ィ ギ ュ レーシ ョ ン
イ メ ージ
FPGA アプ リ ケーシ ョ ンでは、シ ス テ ムに電源投入 さ れ る と き にのみ FPGA が読み込まれ る のが一 般的です。 し か し 、 ア プ リ ケーシ ョ ン に よ っ ては、 シ ス テ ム動作中に、 フ ァ ン ク シ ョ ン ご と に異な る FPGA ビ ッ ト ス ト リ ーム を使用 し て FPGA を複数回読み込む必要のあ る も のがあ り ます。た と えば、POST (Power On Self Test) を イ ンプ リ メ ン ト す る ための ビ ッ ト ス ト リ ーム を FPGA に読み込んだ後、 最 終アプ リ ケーシ ョ ンで 2 つ目のビ ッ ト ス ト リ ームが読み込み可能です。 多多 く のテ ス ト 装置アプ リ ケーシ ョ ンでは、 ハー ド ウ ェ ア補助に よ る テ ス ト を実行す る ため異な る ビ ッ ト ス ト リ ームが FPGA に読み込まれます。 こ の方法を使用す る と 1 つの小型 FPGA で大型の ASIC やゲー ト ア レ イデバ イ ス と 同等の機能を イ ンプ リ メ ン ト で き ます。 詳細は、第 7 章 「 リ コ ン フ ィ ギ ュ レーシ ョ ンお よ びマルチブー ト 」 を参照 し て く だ さ い。マルチ ブー ト
/
セー フ
ア ッ プデー ト
高度なアプ リ ケーシ ョ ンでは複数のビ ッ ト ス ト リ ーム イ メ ージ を格納で き ます。 イ メ ージの 1 つを ユーザーアプ リ ケーシ ョ ンでア ッ プグ レー ド し 、リ アル タ イ ムシ ス テ ムのア ッ プグ レー ド を実行で き ます。ブー ト エ ラ ーが発生 し た場合は、初期 イ メ ージか ら シ ス テ ム を回復 さ せ る こ と も 可能です。I/O
電圧要件
選択 し た FPGA コ ン フ ィ ギ ュ レーシ ョ ン モー ド に よ り 、 FPGA アプ リ ケーシ ョ ン に対す る 制約が 生 じ ます。 特に コ ン フ ィ ギ ュ レーシ ョ ンバン ク に使用可能な I/O 電圧が制限 さ れてい ます。 た と えば、SPI や BPI モー ド では、 通常 3.3V デバ イ ス (それ よ り も 低い電圧は許容) であ る サー ド パーテ ィ の フ ラ ッ シ ュ メ モ リ コ ン ポーネ ン ト が使用 さ れ ます。 つ ま り 、 メ モ リ に接続 さ れてい る バン ク の I/O 電圧は入力電圧に準ず る 必要があ り ます。不揮発性デー タ の格納
一部の FPGA ア プ リ ケーシ ョ ン では、 デー タ が外部不揮発性 メ モ リ に格納 さ れ ま す。Spartan-6 FPGA は こ の よ う な アプ リ ケーシ ョ ン用に有効な機能を提供 し ます。• Spartan-6 FPGA は外部シ リ アル (SPI) ま たはパ ラ レルフ ラ ッ シ ュ PROM (BPI) か ら 直接 コ ン フ ィ ギ ュ レーシ ョ ンで き ます。 • フ ラ ッ シ ュ PROM のア ド レ ス、 デー タ 、 制御ピ ンは、 コ ン フ ィ ギ ュ レーシ ョ ン中 FPGA か ら 借用で き ます。 コ ン フ ィ ギ ュ レーシ ョ ン後、 こ れ ら の ピ ンは元に戻 さ れて FPGA の読み出 し/ 書 き 込み用に使用 さ れます。 • FPGA コ ン フ ィ ギ ュ レーシ ョ ン ビ ッ ト ス ト リ ームお よ びアプ リ ケーシ ョ ンの不揮発性デー タ で同 じ PROM を共有で き 、 全体的なシ ス テ ム コ ス ト を削減 し ます。
集積度の異な る
FPGA
への移行
Spartan-6 FPGA のパ ッ ケージの フ ッ ト プ リ ン ト お よ びピ ン配置は、 同一フ ァ ミ リ 内で集積度の異 な る デバ イ ス間の移行がで き る よ う 設計 さ れてい ます。 FPGA アプ リ ケーシ ョ ンではほかの不揮発性デー タ を フ ラ ッ シ ュ メ モ リ に格納で き る ため、大型の ス ト レージデバ イ ス が必要です。 異な る 集積度のデバ イ ス間のデザ イ ン移行をサポー ト す る には、 タ ーゲ ッ ト パ ッ ケージの最大デバ イ ス に対応で き る だけの十分な コ ン フ ィ ギ ュ レーシ ョ ン メ モ リ が必要です。 た と えば、Spartan-6 XC6SLX9 デバ イ ス を使用 し て い る 場合、2.6Mb の コ ン フ ィ ギ ュ レ ーシ ョ ン メ モ リ が必要です。 Spartan-6 XC6SLX16 デバ イ ス の場合は、3.6Mb 必要です。 ダ ウ ン ロ ー ド で コ ン フ ィ ギ ュ レーシ ョ ンす る アプ リ ケーシ ョ ン では、圧縮 さ れていない FPGA ビ ッ ト ス ト リ ームの最大予測量に十分な メ モ リ 容量が必要です。 FPGA が自動的に コ ン フ ィ ギ ュ レーシ ョ ンす る アプ リ ケーシ ョ ンでは、PROM の フ ッ ト プ リ ン ト お よ びそれに対応 し た FPGA コ ン フ ィ ギ ュ レーシ ョ ン モー ド を使用 し て移行を簡単にす る こ と がで き ます。 た と えば、 ザ イ リ ン ク スプ ラ ッ ト フ ォーム フ ラ ッ シ ュ では、XCFxxS シ リ アルフ ァ ミ リ を使用 し て 1Mb か ら 4Mb へ、XCFxxP パ ラ レルフ ァ ミ リ を使用 し て 8Mb か ら 32Mb へ移行で き ま す。1 つのア プ リ ケーシ ョ ン で フ ラ ッ シ ュ が 2 つ使用 さ れてい る 場合は、 プ ラ ッ ト フ ォ ーム フ ラ ッ シ ュ のサブ フ ァ ミ リ ご と に 2 つの異な る フ ッ ト プ リ ン ト を使用す る 必要があ り ます。XCFxxP フ ラ ッ シ ュ フ ァ ミ リ には 1.8V の コ ア電源電圧入力が必要で、XCFxxS には 3.3V が必要です。 ど ち ら の フ ァ ミ リ で も 3.3V I/O が提供 さ れます。 SPI シ リ アル フ ラ ッ シ ュベン ダーは幅広い移行範囲に対応で き ますが、 マルチパ ッ ケージフ ッ ト プ リ ン ト が必要です。 た と えば、Atmel DataFlash SPI シ リ アルフ ラ ッ シ ュ フ ァ ミ リ では、JEDEC お よ び EIAJ 版の 8 ピ ン SOIC パ ッ ケージ と 8 コ ネ ク タ の CASON パ ッ ケージに対応す る 1 つの フ ッ ト プ リ ン ト を使用 し 、1 ～ 64Mb の範囲で移行がサポー ト さ れてい ま す。Numonyx SPI シ リ アルフ ラ ッ シ ュ は、8 ピ ンお よ び 16 ピ ン を組み合わせた SOIC フ ッ ト プ リ ン ト を使用す る ほかに、 複数の SPI フ ラ ッ シ ュベン ダーのデバ イ ス と の互換性 も あ り ます。 同様に、 パ ラ レ ルフ ラ ッ シ ュ で も 、 一般的な、 複数のベン ダーが提供す る パ ッ ケージ フ ッ ト プ リ ン ト で広範囲にわた る 集積度に対応で き ます。 こ こ では例を挙げて概説す る に と ど ま り ますが、 詳 細は使用 し てい る フ ラ ッ シ ュ の仕様を参照 し て く だ さ い。製品寿命
アプ リ ケーシ ョ ンの製品寿命を考慮す る 必要があ り ます。 一般的に、 ベン ダーか ら 提供 さ れてい る メ モ リ はザ イ リ ン ク ス のプ ラ ッ ト フ ォーム フ ラ ッ シ ュ PROM と 比較す る と 製品寿命が短 く な っ て い ます。 た と えば、5 年以上製造 さ れ る 産業向け アプ リ ケーシ ョ ン を設計す る 場合、 ザ イ リ ン ク ス のプ ラ ッ ト フ ォーム フ ラ ッ シ ュ PROM の製品寿命の方が長 く な り ます。不正な複製か ら
FPGA
ビ ッ ト ス ト リ ームを保護する
プ ロ セ ッ サ コ ー ド と 同様に、FPGA の機能を定義す る ビ ッ ト ス ト リ ームは電源投入時に FPGA に 読み込まれます。 結果 と し て、 他企業が こ のビ ッ ト ス ト リ ーム を入手 し てデザ イ ン を不正に複製 し て し ま う 可能性 も あ り ます。 プ ロ セ ッ サの よ う に、FPGA ビ ッ ト ス ト リ ーム と その中に埋め込ま れてい る IP コ ア を保護す る 方 法はい く つかあ り ます。 中で も 、 独自の Device DNA を用い る 「認証」と 呼ばれ る 手法が最 も 効果 的です。 詳細は、第 5 章 「 コ ン フ ィ ギ ュ レーシ ョ ンの詳細」で説明 し ます。 ま た、XC6SLX75/T、 XC6SLX100/T、 お よ び XC6SLX150/T デバ イ ス には、 オ ン チ ッ プの AES (Advanced Encryption Standard) 復号化 ロ ジ ッ ク があ り 、 デザ イ ン を高度なセキ ュ リ テ ィ で保護 し ます。同 じ コ ン フ ィ ギ ュ レーシ ョ ン
ビ ッ ト ス ト リ ームを複数の
FPGA
に読み込む
通常、 シ ス テ ム内では 1 つの FPGA に 1 つの コ ン フ ィ ギ ュ レーシ ョ ンビ ッ ト ス ト リ ームがあ り ま す。 コ ン フ ィ ギ ュ レ ーシ ョ ン デ イ ジーチ ェ ー ン を 利用す る と 、1 つの コ ン フ ィ ギ ュ レ ーシ ョ ン PROM に複数の異な る FPGA ビ ッ ト ス ト リ ー ム イ メ ージ を格納で き ま す。 し か し 、 ア プ リ ケー シ ョ ンにあ る すべての FPGA のパーツ番号 と ビ ッ ト ス ト リ ーム が同 じ 場合、 ビ ッ ト ス ト リ ーム イ メ ージは 1 つだけでか ま い ません。 ま た、 同 じ ビ ッ ト ス ト リ ーム を、 複数の同一 FPGA に読み込む こ と がで き る ギ ャ ン グ コ ン フ ィ ギ ュ レーシ ョ ン も あ り ます。コ ン フ ィ ギ ュ レーシ ョ ン を決定する要素
シ ス テ ムに最適な コ ン フ ィ ギ ュ レーシ ョ ン ソ リ ュ ーシ ョ ン を決定す る 要素は数多 く 存在 し 、 さ ま ざ ま な詳細を考慮す る 必要があ り ます。 適切な コ ン フ ィ ギ ュ レーシ ョ ン を選択 し てお く と 、 後で対処 し な く てはな ら ない問題が少な く な り ます。 特に、 コ ン フ ィ ギ ュ レーシ ョ ン専用ピ ン と コ ン フ ィ ギ ュ レーシ ョ ン後に再利用可能な ピ ンの違いを 理解 し てお く こ と が必要です。 詳細は、 コ ン フ ィ ギ ュ レーシ ョ ンに関す る セ ク シ ョ ン を参照 し て く だ さ い。 ま た、 デー タ フ ァ イ ル形式お よ びビ ッ ト ス ト リ ームのサ イ ズ も 考慮す る 必要があ り ます。 ビ ッ ト ス ト リ ームのサ イ ズはデバ イ スサ イ ズに よ っ て異な り 、 ビ ッ ト ス ト リ ームの生成に も 複数の形式があ り ます。 FPGA は コ ン フ ィ ギ ュ レーシ ョ ン中、 内部 メ モ リ の初期化か ら I/O の有効化ま で、 あ る 一定のシー ケ ン ス を実行 し ます。 こ のプ ロ セ ス は コ ン フ ィ ギ ュ レーシ ョ ン シーケ ン ス と 呼ばれます。 電源投入 か ら FPGA コ ン フ ィ ギ ュ レーシ ョ ンの完了 と ス タ ー ト ア ッ プ ま での タ イ ミ ン グ を理解す る には、 こ のシーケ ン ス と サブシーケ ン ス の理解が必要です。Spartan-6 LX75、LX75T、LX100、LX100T、LX150、 お よ び LX150T の FPGA には、AES 暗号 化な ど の高度なセキ ュ リ テ ィ 保護機能があ り ます。 こ の機能は、 ビ ッ ト ス ト リ ームの保護に非常に 有益です。
コ ン フ ィ ギ ュ レーシ ョ ン
イ ン タ ー フ ェ イ ス
の基本
こ の章 で は、Spartan®-6 FPGA デバ イ ス で最 も 頻繁に使用 さ れ る コ ン フ ィ ギ ュ レ ー シ ョ ン ソ リ ュ ーシ ョ ンについて説明 し ます。 い く つかの手法を挙げ、 適切な接続、 終端、 信号定義、 基本的 な タ イ ミ ン グについて説明 し ます。第 9 章 「ア ド バン ス コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス」 では、 エ ラ ー回復の詳細や、 こ こ で簡単に ま と めた も のを さ ら に詳細に説明 し てい ます。 Spartan-6 デバ イ ス は、Extended Spartan-3A フ ァ ミ リ でサポー ト さ れてい る コ ン フ ィ ギ ュ レーシ ョ ン モー ド にすべて対応 し て い ま す。 た だ し 、Extended Spartan-3A フ ァ ミ リ には、 コ ン フ ィ ギ ュ レーシ ョ ンモー ド を定義す る モー ド ピ ンが M[2:0] と 3 つあ る のに対 し て、Spartan-6 デバ イ ス で は M[1:0] の 2 つのみです。 モー ド ピ ンの説明は、表2-1を参照 し て く だ さ い。 イ ン タ ーフ ェ イ ス の タ イ ミ ン グ情報の詳細は、 デー タ シー ト DS162 『Spartan-6 FPGA デー タ シー ト : DC 特性お よ び ス イ ッ チ特性』 を参照 し て く だ さ い。JTAG
イ ン タ ー フ ェ イ ス
JTAG 向けの特定モー ド はあ り ませんが、 デバ イ スへの電源投入後に使用可能な コ ン フ ィ ギ ュ レー シ ョ ン イ ン タ ーフ ェ イ ス と し て JTAG イ ン タ ーフ ェ イ ス があ り ます。 詳細は、第 3 章 「バ ウ ン ダ リ ス キ ャ ンお よ び JTAG コ ン フ ィ ギ ュ レーシ ョ ン」 を参照 し て く だ さ い。 表 2-1 : Spartan-6 FPGA の コ ン フ ィ ギ ュ レーシ ョ ン モー ド コ ン フ ィ ギ ュ レーシ ョ ン M[1:0] バス幅 CCLK の方向 マ ス タ ーシ リ アル/SPI 01 1、2、4(1) 出力 マ ス タ ー SelectMAP/BPI(2) 00 8、16 出力 JTAG(3) xx 1 入力 (TCK) ス レーブ SelectMAP(2) 10 8、16 入力 ス レーブシ リ アル(4) 11 1 入力 注記 : 1. デ ュ アルお よ び ク ア ッ ド SPI モー ド を使用 し ます。 2. パ ラ レ ルコ ン フ ィ ギ ュ レーシ ョ ンモー ド のバ ス は、 コ ン フ ィ ギ ュ レーシ ョ ン ロ ジ ッ ク に よ っ て自動的に 検出 さ れます。3. Spartan-6 デバ イ ス には、 モー ド ピ ンの設定にかかわ ら ず FPGA で常に使用可能な、4 線式の JTAG (IEEE 1149.1 規格) ポー ト も あ り ます。
シ リ アル
コ ン フ ィ ギ ュ レーシ ョ ン
イ ン タ ー フ ェ イ ス
シ リ アル コ ン フ ィ ギ ュ レーシ ョ ンモー ド では、CCLK の 1 サ イ ク ルで 1 コ ン フ ィ ギ ュ レーシ ョ ン ビ ッ ト を読み込み、FPGA を コ ン フ ィ ギ ュ レーシ ョ ン し ます。 • マ ス タ ーシ リ アルモー ド では、CCLK は出力です。 • ス レーブシ リ アルモー ド では、CCLK は入力です。 シ リ アル コ ン フ ィ ギ ュ レ ーシ ョ ン のシ ミ ュ レ ーシ ョ ンモデルが利用で き ま す。 詳細は、 『合成/シ ミ ュ レーシ ョ ンデザ イ ンガ イ ド 』 (UG626) を参照 し て く だ さ い。 図2-1に、Spartan-6 FPGA の基本的なシ リ アルコ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス を示 し ます。 シ リ アルモー ド で FPGA を コ ン フ ィ ギ ュ レーシ ョ ンす る には次の 4 つのモー ド があ り ます。 • マ ス タ ーシ リ アルコ ン フ ィ ギ ュ レーシ ョ ン • 一般的な構成では、プ ラ ッ ト フ ォーム フ ラ ッ シ ュ (XCFxxP) な ど の PROM を使用 し ます。 • ス レーブシ リ アルコ ン フ ィ ギ ュ レーシ ョ ン • 一般的な構成では、 デー タ お よ び ク ロ ッ ク を提供す る プ ロ セ ッ サを使用 し ます。 • シ リ アルデ イ ジーチ ェーン コ ン フ ィ ギ ュ レーシ ョ ン • PROM ま たはプ ロ セ ッ サか ら 、 複数の FPGA を順に異な る イ メ ージで コ ン フ ィ ギ ュ レー シ ョ ン し ます (第 9 章 「ア ド バン ス コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス」 参照)。 • ギ ャ ン グシ リ アルコ ン フ ィ ギ ュ レーシ ョ ン • PROM ま たはプ ロ セ ッ サか ら 、 複数の FPGA を並行 し て同 じ イ メ ージで コ ン フ ィ ギ ュ レーシ ョ ン し ます (第 9 章 「ア ド バン ス コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス」 参 照)。 こ の章では、 マ ス タ ーお よ びス レーブシ リ アルコ ン フ ィ ギ ュ レーシ ョ ンについて説明 し てい ます。 デ イ ジーチ ェ ーンお よ びギ ャ ン グ コ ン フ ィ ギ ュ レ ーシ ョ ン については第 9 章 「ア ド バン ス コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス」 を参照 し て く だ さ い。X-Ref Target - Figure 2-1
図 2-1 : Spartan-6 FPGA のシ リ アル コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ー フ ェ イ ス DOUT DONE CCLK PROGRAM_B INIT_B DIN M[1:0] UG380_c2_01_042909
表2-2で、 シ リ アル コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス の各ピ ンについて説明 し ます。 表 2-2 : Spartan-6 FPGA のシ リ アル コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ー フ ェ イ スで使用する ピ ン ピ ン名 タ イ プ 専用/多目的 説明 M[1:0] 入力 多目的 コ ン フ ィ ギ ュ レーシ ョ ン モー ド を決定す る モー ド ピ ンです (表2-1参照)。 CCLK 入力ま たは 出力 多目的 JTAG を除 く 、 すべての コ ン フ ィ ギ ュ レーシ ョ ン モー ド での コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク ソ ース です (64ページの 「設計に関す る 考察事 項」 参照) DIN 入力 多目的 シ リ アルコ ン フ ィ ギ ュ レーシ ョ ンデー タ 入力で、 CCLK の立ち上が り エ ッ ジに同期 し ます。 DOUT 出力 多目的 デ イ ジー チ ェーンの下位デバ イ ス に対す る シ リ アルデー タ 出力です。CCLK の立ち下が り エ ッ ジ でデー タ を供給 し ます。 DONE 双方向、 オープン ド レ イ ン、 ま たは ア ク テ ィ ブ 専用 コ ン フ ィ ギ ュ レーシ ョ ンの完了を示すア ク テ ィ ブ High の信号です。 0 = FPGA コ ン フ ィ ギ ュ レーシ ョ ン未完了 1 = FPGA の コ ン フ ィ ギ ュ レーシ ョ ン完了 ソ フ ト ウ ェ ア設定の詳細は、 『 コ マ ン ド ラ イ ン ツールユーザーガ イ ド 』 (UG628) の「BitGen」を 参照 し て く だ さ い。 INIT_B 入力 ま たは 出力、 オープン ド レ イ ン 多目的 モー ド ピ ンのサンプル前は入力 と な り 、Low に保 持す る こ と で コ ン フ ィ ギ ュ レーシ ョ ン を遅延 さ せ る こ と がで き ます。 モー ド ピ ンのサンプル後はオープン ド レ イ ンの ア ク テ ィ ブ Low 入力 と な り 、 コ ン フ ィ ギ ュ レー シ ョ ン中の CRC エ ラ ーの有無を示 し ます。 0 = CRC エ ラ ー 1 = CRC エ ラ ーな し SEU 検出が有効にな っ てい る 場合、 リ ー ド バ ッ ク CRCエ ラ ー が 検 出 さ れ る と 、 オ プ シ ョ ン で INIT_B が Low に駆動 さ れます。 PROGRAM_B 入力 専用 ア ク テ ィ ブ Low の非同期フルチ ッ プ リ セ ッ ト で す。
マス タ ー
シ リ アル
図2-2に示す よ う に、マ ス タ ーシ リ アルモー ド では、ザ イ リ ン ク ス のプ ラ ッ ト フ ォーム フ ラ ッ シ ュ PROM か ら FPGA を コ ン フ ィ ギ ュ レーシ ョ ンで き ます。 図2-2について説明 し ます。 1. 内部ピ ン終端お よ び HSWAPEN の影響を受け る ピ ンについては、74ページの表5-2を参照 し て く だ さ い。2. デ イ ジーチ ェーン コ ン フ ィ ギ ュ レーシ ョ ンモー ド では、DOUT を下位 FPGA の DIN に接続 し て く だ さ い。
3. CCLK ネ ッ ト にはテブナン並列終端が必要です。詳細は、57ページの 「 コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク (CCLK) のボー ド レ イ ア ウ ト 」 を参照 し て く だ さ い。
X-Ref Target - Figure 2-2
図 2-2 : マス タ ーシ リ アルモー ド の コ ン フ ィ ギ ュ レーシ ョ ン
Platform Flash
XCFxxS
UG380_c2_02_070210 VCCINT DIN D0 VCCINT GND MOSI CSO_B DOUT CCLK HSWAPEN VCCO_0 VCCO_1 INIT_B CLK TMS TCK TDI CE OE/RESET VCCO VCCO_2 M1 M0 TMS TDO TCK TDI PROGRAM_B DONE GND VCCJ CF CEO TDO PROGRAM_B VREF TMS TCK TDO TDI N.C. N.C. 1 14 (JTAG Interface)Xilinx Cable Header
Spartan-6
FPGA
VCCO_2 VCCO_2 4.7 kΩ VCCO_2 VCCO_2 VCCAUX VCCO_2 VCCAUX VCCO_2 4.7 kΩ VCCO_0 VCCO_1 VCCO_2 330ΩRefer to the Notes following this figure for related information. VCCAUX VCCAUX VFS VBATT VFS VBATT SUSPEND
![表 2-2 で、 シ リ アル コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス の各ピ ンについて説明 し ます。 表 2-2 : Spartan-6 FPGA のシ リ アル コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ー フ ェ イ スで使用する ピ ン ピ ン名 タ イ プ 専用 / 多目的 説明 M[1:0] 入力 多目的 コ ン フ ィ ギ ュ レーシ ョ ン モー ド を決定す る モー ド ピ ンです ( 表 2-1 参照 ) 。 CCLK 入力ま たは](https://thumb-ap.123doks.com/thumbv2/123deta/8552747.931512/25.892.234.826.176.918/レーシーフについてレーシイプ専用多目説明レーシモー.webp)
![図 2-8 : x8 または x16 SelectMAP デー タ の連続的な読み込みPROGRAM_BINIT_BCCLKCSI_BRDWR_BD[0:n] UG380_c2_08_042909](https://thumb-ap.123doks.com/thumbv2/123deta/8552747.931512/38.892.148.760.251.547/図2また6SelectMAPデータの連続的な読み込みPROGRAMBINITBCCLKCSIBRDWRBD0nUG38c28429.webp)
![図 2-9 : フ リ ー ラ ン ニ ング CCLK 手法を使用 し た SelectMAP デー タ の不連続読み込みPROGRAM_BINIT_BCCLKCSI_BRDWR_BDATA[0:n] UG380_c2_09_042909(2)(4)(5)(6)(7)(8)(9)(10)(11)(12)(13)(1)(3)](https://thumb-ap.123doks.com/thumbv2/123deta/8552747.931512/39.892.148.755.338.571/ーランニングCCLK手法使用しSelectMAPデータ不連続読込みPROGRAMBINITBCCLKCSIBRDWRBDATA.webp)
