11
計測制御工学 第
5回講義
基準電流源・基準電圧源
小林春夫
群馬大学大学院理工学府 電子情報部門
[email protected]下記から講義使用
pdfファイルをダウンロードしてください。
出席・講義感想もここから入力してください。
https://kobaweb.ei.st.gunma-u.ac.jp/lecture/lecture.html 2021
年
5月
17日
(月
)2/47
発表内容
●
起: 基準信号の重要性の気付き
●
承: 研究事例
- 基準電圧・電流源研究 - 時間デジタイザ回路研究
●
転: 不易流行
●
結: まとめ
3/47
発表内容
●
起: 基準信号の重要性の気付き
● 承: 研究事例
- 基準電圧・電流源研究 - 時間デジタイザ回路研究
● 転: 不易流行
● 結: まとめ
4/47
DA変換器とは
Digital-to-Analog Converter (DAC) :
● デジタル信号をアナログ信号に変換する回路
● 単位基準電圧(または電流、電荷)の
入力デジタル値(整数値
)倍を出力する回路
回路センスを感じる
5/47
パイプライン
ADCの構成と動作
Vin=35.7
D1=3
Vout=30.0
Vin-Vout = 5.7 Vin,2=57
D2=5
Dout=3×10+5=35 ADC1
入力Vin 出力D1 30.0≦ Vin <40.0 3
入力Vin,2 出力D2 50.0≦ Vin,2 <60.0 5 ADC2
出力
アナログ入力
6/47
パイプライン
ADCの内部の
ADC/DACVin=35.7
D1=3
Vout=30.0
Vin-Vout = 5.7 Vin,2=57.0
D2=5
アナログ入力
精度不要 精度必要
なぜ?
7/47
内部
ADC1で精度不要
Vin=35.7
D1=4
Vout=40.0
Vin-Vout = - 4.3 Vin,2= - 43.0
D2= - 5
Dout=4×10 – 5 = 35 ADC1
入力Vin 出力D1 30.0≦ Vin <40.0 3
入力Vin,2 出力D2
-40.0≦ Vin,2 <-50.0 -5 ADC2
出力
アナログ入力
不正解
!正解
!ADC2
の入力レンジ冗長性で対応可能
8/47
内部
DAC1で精度必要
Vin=35.7
D1=3
Vout=30.8
Vin-Vout = 4.9 Vin,2=49
D2=4
Dout=3×10 + 4 = 34 ADC1
入力Vin 出力D1 30.0≦ Vin <40.0 3
入力Vin,2 出力D2 40.0≦ Vin,2 <50.0 4 ADC2
出力
アナログ入力
誤差
!不正解
不正解
9/47
ADC
の線形性を考える
「
ADC全体の線形性の基準は内部
DACの線形性である」
(東京都市大名誉教授 堀田正生先生)
遷移点 アナログ値を
内部
DACで
生成
10/47
アナログフィルタ特性調整は基準周波数が必要
バンドパスフィルタ中心周波数の調整
基準周波数(時間)が必要 アナログフィルタ回路の
キーコンポーネント:
アナログ積分回路
時定数の調整必要
11/47
発表内容
●
起: 基準信号の重要性の気付き
●
承: 研究事例
- 基準電圧・電流源研究 - 時間デジタイザ回路研究
●
転: 不易流行
●
結: まとめ
12/47
基準電圧源はシステムの北極星
システムの基準電圧源は、システム
精度の基準となるもの。
システム内に複数の基準は設けない。
一つの基準にたいして、システム内の全てのアナログ部精度がトレースする様に設計。
北 極 星
基準電圧源は、システム精度における北極星
ADC1 ADCn
DAC1 DACn
システム
基準電圧源
参考 群馬大学 中谷隆之先生 資料
13/47
IC設計での温度特性の重要性
自動販売機メーカーの技術者
「広い範囲の温度で電子回路の特性保証する必要あり。
学会論文・発表で少しでも温度特性に言及していると 少しは信用する気になる。」
沖縄の炎天下 北海道の氷点下
● 「温度特性を調べてなければ信用できない」と指摘される
● 信頼性: ICはジャンクション温度
10℃上昇で寿命半分
● 車載用ICでも温度特性は重要
14/47
MOS
温度特性
温度が高くなる
MOSは寝起きが悪くなる
若者の生活習慣
!?夜: なかなか寝ない (なかなかオフしない)
朝: なかなか起きない (なかなかオンしない)
15/47
温度不感 基準電圧源
Insensitive to temperature
[1] L. Sha, A. Kuwana, H. Kobayashi, “ Reference Voltage Generation Circuit Insensitive to Temperature”, Taiwan and Japan Conference on Circuits and Systems (TJCAS), Nikko, Japan (Aug. 2019)
2019
年6月の
VLSI Circuit Sympで特殊デバイス使用をした発表有
標準
CMOSで 正と負の温度特性を実現できることを発見
16/47
温度不感 基準電流源の基本アイデア
17/47
JEDAT
社の
AnaCellを用いた設計
●
JEDAT/群馬大共著論文
2019年
6月
Design Automation Conferenceで発表
● 安定性解析、スタートアップ回路も日光での国際会議で共同発表
18/47
電源電圧不感 改良永田電流源
オリジナル 永田電流源
改良
永田電流源
1960
年代
日立製作所 永田穣氏
(パイポーラ
Tr)ピーキング電流源
19/47
改良永田電流源 試作・測定
● 電源電圧不感
● 温度変動に弱い
20/47
温度にも不感 さらなる改良永田電流源
[2] T. Hosono, N. Kushita, Y. Shibasaki, T. Ida, M. Hirano, N. Tsukiji, A. Kuwana, H. Kobayashi, Y. Moroshima, H. Harakawa, T. Oikawa
"Improved Nagata Current Mirror Insensitive to Temperature as well as Supply Voltage“, Taiwan and Japan Conference on Circuits and Systems (TJCAS), Nikko, Japan (Aug. 2019)
深みのある回路技術へ
21/47
発表内容
● 起: 基準信号の重要性の気付き
●
承: 研究事例
- 基準電圧・電流源研究 - 時間デジタイザ回路研究
往古来今、之を宙と謂い 時間 四方上下、之を宇と謂う。 空間
淮南子
22/47
時間デジタイザ回路
Time-to-Digital Converter
(
TDC)
in1
in2 n Dout
Convert
in1 in2
ΔT Dout
0101110...
(
n bit Digital Code)
2
つのディジタル信号間の時間差
ΔTをディジタル値に変換
出力のディジタル値より
ΔTを測定可能
23/47
フラッシュ型 時間デジタイザの構成と動作
t t
D Q
t t t
D Q D Q D Q
START
STOP
a b c d
ΔT START
STOP D1 D2 D3 D4
時間分解能:
tEncoder
Dout+Dt1 +Dt2 +Dt3 +Dt4 +Dt5
STOP START
a b c d
t D1 = 1
D2 = 1 D3 = 0 D4 = 0 t
t t
ΔT
の大きさに比例した
デジタル値
Doutを出力 時間分解能
t●
●
ΔT
高エネルギー加速器研究機構 素粒子原子核研究所
新井康夫氏による発明
24/47
遅延素子τの製造ばらつき
「絶対(平均値)ばらつき」
入力レンジに影響
調整には 外部から基準時間信号が必要
「相対ばらつき」
非線形性
周りの遅延素子の遅延値と同じかを見る
「自分の周り」が基準
外部から基準時間信号不要
•
今回は「相対ばらつき」に着目
論 より 証拠
論 より 証拠
25/47
通常測定モード
t1 t2
D Q
t3 t4
D Q D Q D Q D Q D Q
MU START X
STOP Test mode
“0” or “1” D Q
エンコーダ
tN-1 tN
時間差信号を 入力
デジタル出力値を得る
25
26/47
自己校正機能 時間デジタイザ
Test mode
“0” or “1”
t1 t2
D Q
t3 t4
D Q D Q D Q D Q D Q
MU START X
STOP
D Q
エンコーダ
tN-1 tN
N
個
ヒストグラムエンジン
27/47
ヒストグラム法による測定
S1
S2
N1
N2
Area ratio
# of dots ratio N1 N2
S1 S2
Random dots (Monte Carlo Method)
28/47
モンテカルロ法
=サイコロ遊び
「神は サイコロ遊びなどされない」
Albert Einstein
量子力学を批判
「アインシュタインよ、神が何をなさるかなど 注文をつけるべきではない」
Niels Henrik David Bohr
量子力学の育ての親
我々は神ではないので
サイコロ遊び(モンテカルロ法)を使用
29/47
遅延ばらつきなし(理想状態)のヒストグラム
# of “1” output
Code
22 20 18 16 22 20 18 16 20 18 16 0 500 1000 1500 2000 2500
テストモード
30002つの入力
START, STOPが 全く相関のないクロックの場合
時間デジタイザで、
十分時間をかけて出力データをたくさんとると 全出力デジタルコードのヒストグラムは等しくなる
● モンテカルロ法の一種
● 時間信号なので容易に実現可能
電圧信号では実現大変
30/47
ヒストグラム法による遅延ばらつきの測定・補正
ヒストグラム
時間デジタイザ出力コード
t2
D t
t3
D
t4
D
t5
D
t1
t D t Dt2 t Dt3 t Dt4
遅延配列とばらつき
D Q D Q D Q
時間デジタイザ回路の非線形を測定値に基づき デジタル演算で補正
ヒストグラム値と遅延値は比例
31/47
自己校正前後の時間デジタイザ入出力特性
0 5 10 15 20 25
0 2000 4000 6000 8000 10000 12000 14000
出 力 デ ジ タ ル 値
入力信号時間差(ns)
PSoCTDC
出力特性
校正前TDC
出力校正後TDC
アナログ
FPGAでの試作・測定
個別遅延素子用 可変容量配列
32/47
発表内容
● 起: 基準信号の重要性の気付き
● 承: 研究事例
- 基準電圧・電流源研究 - 時間デジタイザ回路研究
●
転: 不易流行
● 結: まとめ
33/47
変わる、変わらなければならない
● 生き残る者。
強い者ではない、賢い者でもない。
変化できる者だけが生き残る。
(チャールズ・ダービン 進化論)
日本で首相の国会演説でも引用
● 万物は流転する。
(ギリシャ哲学者 ヘラクレイトス)
34/47
日本の古典にも
● 祇園精舎の鐘の音、諸行無常の響きあり。
(平家物語)
●
ゆく河の流れは絶えずして、
しかももとの水にあらず。
淀みに浮かぶうたかたは、
かつ消えかつ結びて、
久しくとどまりたるためしなし。
(鴨長明 方丈記)
35/47
が、何かが足りない
応用科学学会講演会での
北森俊行先生(東大名誉教授)のご指摘
● 時を経ても、条件が変わっても
「変わらないもの」を見つけると本質が分かる。
● 「常に変わっている」ということが
本質であることもあるかもしれないが。。。
北森先生
36/47
変わらないもの
● 航海: 北極星
● 数学: 写像での不動点
● 物理学: 不変量を見つけるとわかる。
エネルギー保存則、質量保存則
● 計測標準: ジョセフソン電圧標準、セシウム周波数標準
● アナログ集積回路内: 基準電圧源、基準電流源
(チップ間、電源電圧変動、温度変動に依存せず一定)
基準電流源を 次々にコピー
f(x0)=x0
不動点
x037/47
不易流行
(松尾芭蕉)
● 不易:変わらないもの、変えてはいけないもの
● 流行:時代に応じて変わらなければならないもの
● 「不易を知らざれば基立ちがたく、
流行を知らざれば風新たならず」
芭蕉と曾良 奥の細道
38/47
芭蕉 都市伝説
● 芭蕉は幕府隠密だった
!?-
徳川家(日光)礼賛の傾向
-三重県伊賀市出身
-
奥の細道は各藩の様子を探るため?
旅費は幕府から?
● 日光での回路とシステム分野の初の国際会議
Taiwan and Japan Conferenceon Circuits and Systems 2019
年
8月 栃木県日光市にて開催
群馬大学がホスト役
https://kobaweb.ei.st.gunma-u.ac.jp/tjcas2019/
39/47
究極の不易「物理量」
SI 単位系
(International System of Units)メートル
m,キログラム
kg,秒
s,アンペア
A,ケルビン
K,モル
mol,カンデラ
cd対応する物理量
長さ、質量、時間、電流、熱力学温度、物質量、光度
定義(
2018年に変更決議、
2019年
5月から実施)
セシウム
133原子振動数
ΔνCs 9192631770 Hz真空における光速度
c 299792458 m/sプランク定数
h 6.62607015×
10−34 J s電気素量
e 1.602176634×
10−19 Cボルツマン定数
k 1.380649×
10−23 J/Kアボガドロ定数
NA 6.02214076×
1023 mol−1周波数
540×
1012 Hz単色光の発光効率
Kcd 683 lm/Wメートル原器は
1960年に廃止
キログラム原器は
2019年に廃止
40/47
工学センスの重要性
小惑星探査機「はやぶさ」 16桁 指輪の制作工房
3桁
砲丸の工場 10桁
陸上競技場のトラック
5桁 タイヤメーカー 企業秘密
モノづくりにおいて精度が重要
(桜井進氏)
円周率の工学設計での使用桁数
π = 3.14159 26535 89793 23846 26433 83279 50288 …
逆に言えば、現状そのアプリケーションではそれ以上の精度不要
41/47
発表内容
● 起: 基準信号の重要性の気付き
● 承: 研究事例
- 基準電圧・電流源研究 - 時間デジタイザ回路研究
● 転: 不易流行
●
結: まとめ
42/47
ものづくり と 基準
● 「ものづくり」 は 「ばらつき」 との戦い
「基準」がしっかりしていると 「ばらつき」 を抑制できる
● アナログ
/ミクストシグナル回路での
(自動)調整技術、(自己)校正技術
「基準」を明確にする
43/47
まとめ
● アナログ集積回路設計で基準信号に目を向ける アナログ集積回路設計への視野が広がる
● 温度不感の基準電圧源・電流源の研究紹介
まだまだ純粋アナログ回路研究開発の余地あり
● 時間デジタイザ回路の線形性化の研究紹介
Regression to origin:新しい時代のテクノロジ
, EDA,アプリケーション下での アナログ回路研究
古人の跡を求めず、古人の求めたるところを求めよ
(松尾芭蕉)
Simple Reference Current Source
Insensitive to Power Supply Voltage Variation -Improved Minoru Nagata Current Source -
Mayu Hirano,
Nobukazu Tukiji, Haruo Kobayashi Gunma University, JAPAN
S05-6 Analog Circuits Ⅰ 15:00‐15:15 PM
Oct.26, 2016
ICSICT2016
Oct. 25-28 2016
Research Objective 2/38
2020/5/5
Objective
• Development of
simple reference current source
insensitive to power supply voltage variation
Our Approach
• Peaking current source invented by
Dr. Minoru Nagata (Japanese) in 1966.
• Using multiple current peaks and their sum.
Outline 3/38
Research Background
Nagata Current Mirror Circuit Improved circuit (Zach’s Circuit)
Proposed MOS Reference Current Source
Circuit Configuration and Operation SPICE Simulated Characteristics
Component Variation Effects
2020/5/5
Conclusion
Proposed Bipolar Reference Current Source Temperature Effect
Outline 4/38
Research Background
Nagata Current Mirror Circuit Improved circuit (Zach’s Circuit)
Proposed MOS Reference Current Source
Circuit Configuration and Operation SPICE Simulated Characteristics
Component Variation Effects
Proposed Bipolar Reference Current Source Conclusion
Temperature Effect
Research Background 5/38
2020/5/5
Most analog ICs require
Reference current / voltage source
Bandgap reference circuit
✓ Complicated
✓ Large chip area.
Stable against PVT variation
☹
Nagata current mirror
✓ Simple
✓ Only effective for voltage variation P: Process
V: Supply voltage T: Temperature
Outline 6/38
Research Background
Nagata Current Mirror Circuit Improved circuit (Zach’s Circuit)
Proposed MOS Reference Current Source
Circuit Configuration and Operation SPICE Simulated Characteristics
Component Variation Effects
Proposed Bipolar Reference Current Source Conclusion
Temperature Effect
Original Nagata Current Mirror 7/38
𝑉𝐷𝐷 𝑅
MOS Nagata Current Mirror Circuit
𝐼𝐼𝑁 𝐼𝑂𝑈𝑇
, 𝑉𝐷𝐷
Peaking current characteristics
Peak
At peak vicinity
Small output current change against input current change
Simple Widely used. Ex: in DC-DC converter ICs
Circuit Configuration and Operation(1) 8/38
2020/5/5
MOS Nagata Current Mirror
𝐼𝐼𝑁: 𝑠𝑚𝑎𝑙𝑙
𝑅𝐼𝐼𝑁: 𝑠𝑚𝑎𝑙𝑙 𝐼𝐼𝑁 = 𝐼𝑂𝑈𝑇
𝐼𝐼𝑁 𝐼𝑂𝑈𝑇
Current Mirror
Circuit Configuration and Operation(2) 9/38
2020/5/5
VGS2+ -
M1 M2
MOS Nagata Current Mirror Circuit
𝐼𝐼𝑁: 𝑙𝑎𝑟𝑔𝑒 𝑅𝐼𝐼𝑁: 𝑙𝑎𝑟𝑔𝑒
𝑉𝐺𝑆2 𝑏𝑒𝑐𝑜𝑚𝑒𝑠 𝑠𝑚𝑎𝑙𝑙𝑒𝑟
𝐼𝐼𝑁 𝐼𝑂𝑈𝑇
10/38
IIN-IOUT Characteristics
2020/5/5
𝐼𝐼𝑁 𝐼𝑂𝑈𝑇
𝐼𝐼𝑁 𝑚𝑎𝑥
𝐼𝑂𝑈𝑇 𝑚𝑎𝑥 narrow
✓ Peak vicinity is narrow Improved point
Wider
𝐼𝐼𝑁 𝑚𝑎𝑥 = 1
4𝑅2𝐾1 1 + 𝜆𝑉𝐷𝑆1
𝐼𝑂𝑈𝑇 𝑚𝑎𝑥 = 𝑊 𝐿Τ 2
4 𝑊 𝐿Τ 1 ∙ 1 4𝑅2𝐾1
1 + 𝜆𝑉𝐷𝑆2 (1 + 𝜆𝑉𝐷𝑆1)
・・・
1・・・
2𝐾1 = 1
2𝜇𝐶𝑜𝑥 𝑊 𝐿 1
𝜆:
11/38
Outline
Research Background
Nagata Current Mirror Circuit Improved circuit (Zach’s Circuit)
Proposed MOS Reference Current Source
Circuit Configuration and Operation SPICE Simulated Characteristics
Component Variation Effects
2020/5/5
Proposed Bipolar Reference Current Source Conclusion
Temperature Effect
12/38
Previous Improved Circuit
Parallel Resistors
Large chip area
Problem
Zachary Zehner Nosker Obtained Ph.D.
from Gunma Univ.
Kobayashi Lab.
Inventor
Zach’s circuit
13/38
Outline
Research Background
Nagata Current Mirror Circuit Improved circuit (Zach’s Circuit)
Proposed MOS Reference Current Source
Circuit Configuration and Operation SPICE Simulated Characteristics
Component Variation Effects
2020/5/5
Proposed Bipolar Reference Current Source Conclusion
Temperature Effect
14/38
Proposed MOS Reference Current Source
2020/5/5
Simple design
15/38
Proposed MOS Reference Current Source
2020/5/5
Multiples of Nagata current mirrors with different peaks and their sum.
16/38
MOS Reference Current Source Details
2020/5/5
Current source VDD, Resistor
17/38
Cascode
Cascode Configuration
2020/5/5
output current change
Output voltage VOUT
Total output current IOUT_Total Change!
Change!
Keep Away
Cascode
18/38
MOS Reference Current Source Operation
2020/5/5
total current
𝑉𝐷𝐷 𝐼𝑂𝑈𝑇
Almost constant
wide
Simple
Reference Current Source
19/38
Advantage of Proposed Circuit
𝐼𝑂𝑈𝑇
𝐼𝑂𝑈𝑇 𝑡𝑜𝑡𝑎𝑙
𝐼𝑂𝑈𝑇 2
𝐼𝑂𝑈𝑇 3 𝐼𝑂𝑈𝑇 4
Proposed Original
Narrow
𝐼𝑂𝑈𝑇
𝐼𝑂𝑈𝑇 5
Wide!!
𝑉𝐷𝐷 𝑉𝐷𝐷
20/38
Analysis of Proposed Circuit
2020/5/5
𝐼𝐼𝑁 𝑚𝑎𝑥 = 1
4𝑅𝑛−12 𝐾1 1 + 𝜆𝑉𝐷𝑆1 𝐼𝑂𝑈𝑇 𝑚𝑎𝑥 = 𝐾𝑛
4𝐾1 ∙ 1
4𝑅𝑛−12 𝐾1
1 + 𝜆𝑉𝐷𝑆𝑛 (1 + 𝜆𝑉𝐷𝑆1)
= 𝑊 𝐿Τ 𝑛
4 𝑊 𝐿Τ 1 ∙ 1 + 𝜆𝑉𝐷𝑆𝑛 𝐼𝐼𝑁 𝑚𝑎𝑥
(IOUT)max
Change resistor values and MOSFET sizes
Adjusted
(IIN)max
・・・
3・・・
421/38
Outline
Research Background
Nagata Current Mirror Circuit Improved circuit (Zach’s Circuit)
Proposed MOS Reference Current Source
Circuit Configuration and Operation SPICE Simulated Characteristics
Component Variation Effects
2020/5/5
Proposed Bipolar Reference Current Source Conclusion
Temperature Effect
22/38
SPICE Simulation Circuit
2020/5/5
LTspice
TSMC 0.18um MOS model
23/38
SPICE Simulated Characteristics
2020/5/5
𝐼𝑂𝑈𝑇_𝑡𝑜𝑡𝑎𝑙 ~ 4.56𝜇𝐴
Constant over wide range of power supply (𝑉𝐷𝐷)
24/38
Outline
Research Background
Nagata Current Mirror Circuit Improved circuit (Zach’s Circuit)
Proposed MOS Reference Current Source
Circuit Configuration and Operation SPICE Simulated Characteristics
Component Variation Effects
Proposed Bipolar Reference Current Source Conclusion
Temperature Effect
25/38
Influence of Resistor Variation
2020/5/5
𝟏𝟐. 𝟏𝒌 𝟓𝟓𝟎𝒌
𝟔. 𝟔𝒌 𝟗. 𝟗𝒌
𝟐𝟒. 𝟐𝒌
All resistance values : uniformly shifted by ±10%
450k
5.4k 8.1k 9.9k 19.8k
26/38
𝐼𝑂𝑈𝑇_𝑡𝑜𝑡𝑎𝑙
= 4.56 𝜇𝐴
𝐼𝑂𝑈𝑇
Simulation Result
2020/5/5
𝑉𝐷𝐷
𝐼𝑂𝑈𝑇_𝑡𝑜𝑡𝑎𝑙
= 4.10 𝜇𝐴
Resistance value Variation
+10%
No variation -10%
𝐼𝑂𝑈𝑇_𝑡𝑜𝑡𝑎𝑙
= 5.14 𝜇𝐴
Resistance value Variation [%] +10 -10 Total output current
change rate [%] 2.4 1.6
27/38
MOS Fast and Slow Models
2020/5/5
MOS model Threshold 𝑉
Typical 0.369
Fast 0.332
Slow 0.406
Change threshold voltage by ±10%
28/38
Simulation Results with Fast & Slow Models
2020/5/5
𝐼𝑂𝑈𝑇_𝑡𝑜𝑡𝑎𝑙
= 4.56 𝜇𝐴
𝐼𝑂𝑈𝑇
Typical Fast
𝑉𝐷𝐷
𝐼𝑂𝑈𝑇_𝑡𝑜𝑡𝑎𝑙
= 4.72 𝜇𝐴
Slow
𝐼𝑂𝑈𝑇_𝑡𝑜𝑡𝑎𝑙
= 4.41 𝜇𝐴
MOS model Fast Slow
Total output current
change rate [%] 4.4 2.5
29/38
Outline
Research Background
Nagata Current Mirror Circuit Improved circuit (Zach’s Circuit)
Proposed MOS Reference Current Source
Circuit Configuration and Operation SPICE Simulated Characteristics
Component Variation Effects
2020/5/5
Proposed Bipolar Reference Current Source Conclusion
Temperature Effect
30/38
Proposed Bipolar Reference Current Source
2020/5/5
31/38
Simulation Result
2020/5/5
Constant over wide range of power supply (𝑉𝐷𝐷)
32/38
Outline
Research Background
Nagata Current Mirror Circuit Improved circuit (Zach’s Circuit)
Proposed MOS Reference Current Source
Circuit Configuration and Operation SPICE Simulated Characteristics
Component Variation Effects
Proposed Bipolar Reference Current Source Conclusion
Temperature Effect
33/38
Temperature Effect (1)
2020/5/5
𝐼𝑂𝑈𝑇_𝑡𝑜𝑡𝑎𝑙
𝑉𝐷𝐷
30℃ 50℃ 100℃
0℃
Proposed MOS circuit
Proposed reference current source dose not consider temperature variation effect
1
℃
UP about 0.023𝜇𝐴 UP34/38
Temperature Effect
Proposed Bipolar transistor circuit
Proposed reference current source dose not consider temperature variation effect
1
℃
UP about 0.015𝜇𝐴 UP35/38
Outline
Research Background
Nagata Current Mirror Circuit Improved circuit (Zach’s Circuit)
Proposed MOS Reference Current Source
Circuit Configuration and Operation SPICE Simulated Characteristics
Component Variation Effects
2020/5/5
Proposed Bipolar Reference Current Source Conclusion
Temperature Effect
1/36
Excellent
Excellent Excellent
Excellent Excellent
Good
Good Good
Fair
Fair
Not good
Not good
2/36
3/36
Kobayashi Lab.
Gunma University
Silicon Verification of
Improved Nagata Current Mirrors
ASO Inc.
Gunma University
S24-4 Analog Circuits I (Room J) 11:00 – 11:15 Nov. 2, 2018
M. Hirano, N. Kushita, Y. Moroshima, H. Harakawa, T. Oikawa, N. Tsukiji, T. Ida,
〇
Yukiko Shibasaki, H. KobayashiOutline 2/35
• Research Background
• Nagata current mirror circuit
• Improved circuit
• Design guideline
• Design & implementation
• Measurement
• Evaluation
• Conclusion
Outline 3/35
• Research Background
• Nagata current mirror circuit
• Improved circuit
• Design guideline
• Design & implementation
• Measurement
• Evaluation
• Conclusion
Research Background 4/35
Most analog ICs require
Reference current / voltage source
Stable against PVT variation
Nagata current mirror
✔
Simple✔
Constant current for voltage variations✔
Widely used in analog ICsP
:
ProcessV
:
Supply voltage T:
TemperatureOutline 5/35
• Research Background
• Nagata current mirror circuit
• Improved circuit
• Design guideline
• Design & implementation
• Measurement
• Evaluation
• Conclusion
Original Nagata Current Mirror 6/35
MOS Nagata Current Mirror Circuit
Peaking current characteristics
𝐼𝐼𝑁𝜆 = 1
4𝑅2𝐾1 1 + 𝜆𝑉𝐷𝑆1 𝐼𝑂𝑈𝑇𝜆 = 𝑊 𝐿Τ 2
4 𝑊 𝐿Τ 1 ∙ 𝐼𝐼𝑁 1 + 𝜆𝑉𝐷𝑆2
・
Reserch Objective 7/35
Improved point
Improvement
𝑉𝐷𝐷 𝐼𝑂𝑈𝑇
Peaking current
characteristics Peaking current characteristics of improved circuit
Peak vicinity is narrow Wider
Outline 8/35
• Research Background
• Nagata current mirror circuit
• Improved circuit
• Design guideline
• Design & implementation
• Measurement
• Evaluation
• Conclusion
Overview of Improved Circuit 9/35
Improved circuit Peaking current characteristics of improved circuit
✔
Simple design✔
Using multiple current mirror circuit✔
Different current peaks𝐼𝑜𝑢𝑡_𝑡𝑜𝑡𝑎𝑙
10/35
Theoretical Formula
IIN5λ IOUT5λ
IIN4λ IIN3λ IIN2λ IOUT4λ
IOUT3λ
IOUT2λ
Condition for saturation region expression
R′n−1 < VTH IIN
VOUT > VDD − R IIN − VTH
IINnλ = 1
4R′n−12 K1(1 + λVDS1)
IOUTnλ = W LΤ n
W LΤ 1 IINnλ(1 + λVDSn)
Current equation of improved circuit
(𝑛 = 2,3,4,5 R′n−1 = R1+ R2+ ⋯ + Rn−1)
𝐼𝑜𝑢𝑡_𝑡𝑜𝑡𝑎𝑙
11/35
Outline
• Research Background
• Nagata current mirror circuit
• Improved circuit
• Design guideline
• Design & implementation
• Measurement
• Evaluation
• Conclusion
12/35
Analysis of Peak Characteristics
Attention peak characteristics
𝑥: 𝑦 = 1: 3
• 𝑥 = 0~𝐼𝐼𝑁_𝑃𝐸𝐴𝐾
= 1
4𝑅2𝐾1
• 𝑦 = 𝐼𝐼𝑁_𝑃𝐸𝐴𝐾~𝐼′𝐼𝑁
= 𝐼𝐼𝑁′ − 𝑥
= 1
𝑅2𝐾1 − 1 4𝑅2𝐾1
= 3𝑥 Collinear
approximation
Establish design guideline using this ratio
13/35
Overview of Design Guideline
Current decrease
=
increase✔
Determine 𝐼𝑂𝑈𝑇 = 𝐴✔
Determine 𝐼𝐼𝑁 of each peak✔
Derive 𝑅, 𝑅Using the ratio (𝐼𝑁, L , W from theoretical formula𝑥 ∶ 𝑦 = 1 ∶ 3) Design process4 peaks
14/35
Outline
• Research Background
• Nagata current mirror circuit
• Improved circuit
• Design guideline
• Design & implementation
• Measurement
• Evaluation
• Conclusion
15/35
Parameters by Theoretical Equation
𝑊1[𝜇𝑚] 1.5 𝑊2[𝜇𝑚] 0.42 𝑊3[𝜇𝑚] 1.7 𝑊4[𝜇𝑚] 6.8 𝑊5[𝜇𝑚] 27.1 𝑊6[𝜇𝑚] 27.1
𝑅1[𝑘Ω] 3.3 𝑅2[𝑘Ω] 3.3 𝑅3[𝑘Ω] 6.5 𝑅4[𝑘Ω] 13.2 𝑅𝐼𝑁[𝑘Ω] 400
𝐿 = 0.35[𝜇𝑚] in all cases
SPICE simulation result
Parameters
Error by linear approximation and MOS model Fine adjustment
16/35
𝐿 = 0.35[𝜇𝑚] in all cases
Adjusted parameters
Adjusted Parameters
𝑊1[𝜇𝑚] 1.5 𝑊2[𝜇𝑚] 0.42 𝑊3[𝜇𝑚] 1.7 𝑊4[𝜇𝑚] 6.8 𝑊5[𝜇𝑚] 25.5 𝑊6[𝜇𝑚] 25.5
𝑅1[𝑘Ω] 3.2 𝑅2[𝑘Ω] 3.2 𝑅3[𝑘Ω] 6.4 𝑅4[𝑘Ω] 22.4 𝑅𝐼𝑁[𝑘Ω] 400
𝐼𝑂𝑈𝑇[𝜇𝐴]
𝑉𝐷𝐷[𝑉]
𝐹𝑜𝑢𝑟𝑡ℎ 𝑇ℎ𝑖𝑟𝑑
𝑆𝑒𝑐𝑜𝑛𝑑 𝐹𝑖𝑟𝑠𝑡 𝐼𝑂𝑈𝑇_𝑡𝑜𝑡𝑎𝑙
SPICE simulation result
Wider
17/35
Fabricated Chip
Circuit Type T1 T2 T3 T4 T5
# of peaks 4 4 4 3 4
𝑊 𝐿Τ 𝑊 𝐿Τ 𝑇1 1.5 × 𝑊 𝐿Τ 𝑇1 2 × 𝑊 𝐿Τ 𝑇1 𝑊 𝐿Τ 𝑇4 𝑊 𝐿Τ 𝑇5 R 𝑅′𝑛−1𝑇1 𝑅′𝑛−1𝑇1 𝑅′𝑛−1𝑇1 𝑅′𝑛−1𝑇4 𝑅′𝑛−1𝑇5
Fabricated circuit parameters
✔
5 chips (#1,…,#5)✔
4 sets (A,…,D) per one chip✔
5 circuit (T1,…,T5) per one side20 samples per circuit type
4 ( A,…,D ) x 5(#1,…,#5) Fabricated chip
TSMC 0.35𝜇𝑚 CMOS
18/35
Circuit Diagram of T1/T2/T3
4 current peaks
19/35
Circuit Diagram of T4 & T5
T4 T5
3 current peaks 5 current peaks
20/35
Outline
• Research Background
• Nagata current mirror circuit
• Improved circuit
• Design guideline
• Design & implementation
• Measurement
• Evaluation
• Conclusion
21/35
Measurement Method
✔
Output voltage VOUT = 1V, 2V, 3V✔
Input voltage VIN = 0 ~ 5.0 VMeasured the total output current IOUT
𝑉𝐼𝑁 𝐼𝐼𝑁 𝑉𝑂𝑈𝑇 𝐼𝑂𝑈𝑇
Measurement environment Photo of prototype chip
22/35
IOUT Measurement Results (#1) VOUT = 3V
T1
T2
T3
T4
𝐼[𝜇𝐴]𝑜𝑢𝑡 T5
10 8 6 4 2 0 0
10 8 6 4 2 0 12
10 8 6 4 2 0 12
10 8 6 4 2 0 12 14
1816 1412 108 64 20 -2
𝐼𝑜𝑢𝑡[𝜇𝐴]𝐼𝑜𝑢𝑡[𝜇𝐴] 𝐼𝑜𝑢𝑡[𝜇𝐴]𝐼𝑜𝑢𝑡[𝜇𝐴]
1 2 3 4 5
0 1 2 3 4 5
0 1 2 3 4 5
0 1 2 3 4 5
0 1 2 3 4 5
𝑉𝑑𝑑[𝑉]
T5