パワー・デバイス特性入門
松田順一
群馬大学
場所 群馬大学理工学部(桐生キャンパス)総合研究棟506号室
日時 2018年6月19日(火) 16:00〜17:30
平成30年度 集積回路設計技術・次世代集積回路工学特論公開講座
第329回群馬大学アナログ集積回路研究会
概要(1)
Ⅰ パワーMOSFET
(1)材料基本特性
抵抗、特性オン抵抗、ブレークダウン電圧(2)MOSFET基本電気特性
しきい値電圧、電流式とチャネル抵抗(3)パワーMOSFETのオン抵抗
VD(Vertical Diffused)-MOSFETのオン抵抗、U-MOSFETのオン抵抗(4)スイッチング特性
ゲート電荷、ターンオン特性、特性ゲート電荷とFOM値、ターンオンとターンオフ過渡特性、スイッチング損失(5)過渡変化(dV
D/dt)によるターンオン
容量性ターンオン、バイポーラ・ターンオンⅡ IGBT
(1)IGBTの構造
(2)IGBTの動作と出力特性
(3)IGBT等価回路
概要(2)
(4)ブロッキング特性
対称型IGBT、非対称(パンチスルー)型IGBT(5)オン状態の特性
オン状態モデル、オン状態キャリア分布と電圧降下(対称型IGBT、非対称型IGBT、トランスペアレント・エミッタIGBT)(6)スイッチング特性
ターンオン特性(フォワード・リカバリ)、ターンオフ特性(インダクタ負荷)、ターンオフ期間のエネルギー損失(7)ラッチアップ抑制
ディープP+追加、ゲート酸化膜厚薄化(8)トレンチ・ゲートIGBT
構造、オン状態キャリア分布と電圧降下、スイッチング特性、ラッチアップ耐性(9)高温動作
オン状態特性の温度依存性、ラッチアップ特性の温度依存性 (注)主に下記の文献を参考に本資料を作成した。B. Jayant Baliga, “Fundamentals of Power Semiconductor Devices,” Springer Science + Business Media, 2008.
参考文献と付録
抵抗
a
c
b
V
I
b
a
R
bc
a
bc
a
nq
R
s B
1
(R
s:シート抵抗)
電界
ドリフト速度
単位面積当たりの電荷
素電荷量
キャリア密度
:キャリア移動度
:
:
:
'
:
:
E
v
Q
q
n
d B
nq
B
1
1
'1
1
Q
nqc
c
R
B B s
(
ρ:抵抗率, σ:導電率)
V
a
bc
nq
a
V
bc
nq
E
bc
nq
v
bc
nq
I
B B B d
断面積 単位体積当たりの電荷 コンダクタンス=(1/抵抗) (R ⇒ ρに電流の流れる方向の抵抗体の 長さを掛けて断面積で割る)特性オン抵抗
特性オン抵抗
⇒デバイスがオンした時の単位面積当たりの抵抗
𝑅
𝑜𝑛, 𝑠𝑝=
𝑅
𝑜𝑛, 𝑐𝑒𝑙𝑙1/(𝑝𝑍)
= 𝑅
𝑜𝑛, 𝑐𝑒𝑙𝑙(𝑝𝑍)
(A-B間の抵抗)
1 1 A Z p BR
on,cell 1セル1セル当たりのオン抵抗
単位面積当たりのセル数
1/(𝑝𝑍)
𝑅
𝑜𝑛, 𝑐𝑒𝑙𝑙単位面積当たり
1/(𝑝𝑍)
個のセルが並列接続
特性オン抵抗
パワーデバイス各セルのオン抵抗と
𝑅
𝑜𝑛, 𝑠𝑝PN階段接合ブレークダウン電圧と空乏層幅
0 WDx
p
n
ND Va 空乏層 x における電界 x における電圧 空乏層幅Wと印加電圧Vaの関係
W
x
qN
x
E
D S D
)
(
22
1
)
(
x
qN
W
x
x
V
D S D
2 12
D a S DqN
V
W
(ビルトイン電位無視)1
0
WDdx
ブレークダウン条件 Si) (for 10 8 . 1 ) cm ( 1 35E7 F
WC,PP: ブレークダウン時の空乏層幅(cm)
10
60
.
2
10 78 ,
D PP CN
W
(V)
10
24
.
5
13 3 4
D PPN
BV
BVPP : ブレークダウン電圧 ) cm ( 3 D N(cm)
10
80
.
1
11 7 8 ,
D PP CN
W
(V)
10
00
.
3
15 3 4
D PPN
BV
EC,PP: ブレークダウン時の電界(臨界電界)(V/cm)
10
02
.
4
3 18 ,PP D CN
E
(V/cm)
10
35
.
3
4 18 ,PP D CN
E
Siの場合 4H-SiCの場合(平型PN階段接合)
(付録1参照)
(注)Siの比誘電率を 11.7 として計算,1E+00 1E+01 1E+02 1E+03 1E+04 1E+05 1E+06
1E+13 1E+14 1E+15 1E+16 1E+17
BV PP (V) Doping Concentration (cm-3)
ブレークダウン電圧と空乏層幅の濃度依存性
Si 4H-SiC ブレークダウン電圧の濃度依存性平型PN階段接合
1E-01 1E+00 1E+01 1E+02 1E+03 1E+041E+13 1E+14 1E+15 1E+16 1E+17
WC,PP (μ m) Doping Concentration (cm-3) Si 4H-SiC ブレークダウン時空乏層幅の濃度依存性
平型PN階段接合
1E+05 1E+06 1E+07
1E+13 1E+14 1E+15 1E+16 1E+17
EC,PP (V /c m) Doping Concentration (cm-3)
ブレークダウン時の電界(臨界電界)の濃度依存性
平型PN階段接合
Si 4H-SiC ブレークダウン時の電界(臨界電界)の濃度依存性4H-SiC(約1桁高い)>Si
臨界電界
理想特性オン抵抗とブレークダウン電圧の関係(1)
)
cm
(Ω
4
2 3 2 , C S PP ideal sp onE
BV
R
BV
PP: 平型PN階段接合ブレークダウン電圧 (V)
理想特性オン抵抗とブレークダウン電圧の関係(ドリフト領域の抵抗のみ考慮)
μ: 移動度(cm
2V
-1s
-1)
E
C: 臨界電界(V/cm)
ε
S: 半導体誘電率(F/cm)
)
cm
(Ω
10
93
.
5
)
channel
-n
(
9 2.5 2 ,ideal PP sp onBV
R
)
cm
(Ω
10
63
.
1
)
channel
-p
(
8 2.5 2 ,ideal PP sp onBV
R
Si の低ドリフト濃度の場合(<10
15cm
-3)
)
cm
(Ω
10
96
.
1
)
channel
-n
(
12 2.5 2 ,ideal PP sp onBV
R
4H-SiC の低ドリフト濃度の場合(<10
15cm
-3)
(付録2参照)
Devices
Power
for
Merit
of
Figure
s
Baliga'
:
3 C s
E
1E-07 1E-04 1E-01 1E+02
1E+02 1E+03 1E+04
Ron -sp ,ide al (Ω c m 2) Breakdown Voltage BVPP (V)
理想特性オン抵抗とブレークダウン電圧の関係(2)
N-type 4H-SiC N-type Si μ と ECの濃度依存性考慮N型とP型Siの理想特性オン抵抗と
ブレークダウン電圧の関係
1.0E-06 1.0E-05 1.0E-04 1.0E-03 1.0E-02 1.0E-01 1.0E+00 10 100 1000 Ron -s p, ide al (Ω c m 2 ) Breakdown Voltage BVPP (V) P-type Si N-type Si μ と ECの濃度依存性考慮N型Siと4H-SiCの理想特性オン抵抗と
ブレークダウン電圧の関係の比較
理想特性オン抵抗:MOSFETしきい値電圧
フラットバンド電圧
しきい値電圧
OX O MS FBC
Q
V
MS: 仕事関数差による電位差(ゲートと基板間) QO: 界面固定電荷(単位面積当たり) COX: ゲート酸化膜容量(単位面積当たり) F F FB THV
V
2
2
OX A SC
N
q
2
: フェルミ電位(基板) F
i A Fn
N
q
kT
ln
ni: 真性キャリア密度 q: 素電荷量 T: 絶対温度 k: ボルツマン定数 NA: 基板不純物濃度 εS: 半導体誘電率 F gate F MS
,
OX OX OXt
C
:ゲートのフェルミ電位(N+ポリSiゲート: -0.56V) gate F ,
εOX: 酸化膜誘電率 tOX: ゲート酸化膜厚 ゲートと基板を短絡したとき 半導体中が中性になるように ゲートに印加する電圧 (基板バイアス係数) 空乏層に ゲート酸化膜に 表面(界面)をMOSFET電流式とチャネル抵抗
Z
dx
x
Q
dR
Zc
dx
q
x
n
dR
bc
a
nq
R
n ni ni ni(
)
1
)
(
1
1
dx 領域のチャネル抵抗 dR(4頁参照)
(
)
)
(
x
C
V
V
V
x
Q
n
OX GS
TH
xにおける単位面積当たりのチャネル電荷
CHL
x
dx
dV ゲート ソース メタル 空乏層 N+ソース P基板 N+ドレイン ドレイン メタル P+Z
: MOSFETのチャネル幅
μ
ni: 反転層移動度
V
DSV
GSdR
I
dV
DSx における電流 I
DSと電圧 dV の関係(オームの法則)
V
V
V
x
dV
C
Z
dx
I
DS
ni OX GS
TH
(
)
I
DS ) (x V
22
1
DS DS TH GS CH OX ni DSV
V
V
V
L
Z
C
I
線形領域の電流式 (I
DSdx の式を x
: 0~L
CHで積分)
飽和領域の電流式
22
1
T GS OX ni DSV
V
L
Z
C
I
dI
DSdV
DS
0
チャネル抵抗(V
DS: 小)
CH
CHV
V
Z
C
L
R
VD-MOSFETのオン抵抗
CD SUB D JFET A CH N CS ONR
R
R
R
R
R
R
R
R
CH R CS R N R JFET R A R D R SUB R CD R ゲート ドレイン ソース P-ベース N+ N-ドリフト N+基板オン状態の抵抗 R
ON RCS:
ソース・コンタクト抵抗 RN+:
ソースN+抵抗 RCH:
チャネル抵抗 RD:
ドリフト抵抗 RJFET:
JFET抵抗 RA:
蓄積抵抗 RSUB:
基板抵抗 RCD:
ドレイン・コンタクト抵抗VD-MOSFETの特性オン抵抗 R
ON,SP
R
R
R
R
R
R
R
R
A
R
CH A JFET D SUB CD N CS SP ON,
2
1セルの面積A特性オン抵抗 値 (Ωcm2) 割合 RCH,SP 2.06E-05 6.4% RA,SP 3.18E-05 9.9% RJFET,SP 1.34E-05 4.2% RD,SP 2.27E-04 71.0% RSUB,SP 2.56E-05 8.0% RON,SP_total 3.20E-04 100.0% 0E+00 1E-04 2E-04 3E-04 4E-04 5E-04 6E-04 0.0 2.0 4.0 6.0 8.0 Spe ci fic O n -r esis tan ce (Ω cm 2 ) WG(μm)
VD-MOSFETの特性オン抵抗(BV
DS
=60V)
RON,SP_total RCH,SP RD,SP RA,SP RJFET,SP特性オン抵抗の各成分(JFET幅変化)
⇒ RON,SP_total=3.20×10-4 (Ω cm2) at W G=3.0 (μm), Wcell=4.6 (μm)全特性オン抵抗最小値での
各特性オン抵抗の値と割合
全特性オン抵抗最小値(WGに対し最小値が存在する)特性オン抵抗 値 (Ωcm2) 割合 RCH,SP 2.60E-05 0.7% RA,SP 6.68E-05 1.8% RJFET,SP 9.68E-06 0.3% RD,SP 3.61E-03 96.5% RSUB,SP 2.56E-05 0.7% RON,SP_total 3.74E-03 100.0% 0E+00 1E-03 2E-03 3E-03 4E-03 5E-03 0.0 2.0 4.0 6.0 8.0 Spe ci fic O n -r esis tan ce (Ω cm 2 ) WG(μm)
VD-MOSFETの特性オン抵抗(BV
DS
=200V)
RON,SP_total RCH,SP RD,SP RA,SP RJFET,SP特性オン抵抗の各成分(JFET幅変化)
⇒ RON,SP_total=3.74×10-3 (Ω cm2) at W G=4.2 (μm), Wcell=5.8 (μm)全特性オン抵抗最小値での
各特性オン抵抗の値と割合
全特性オン抵抗最小値(WGに対し最小値が存在する)U-MOSFETのオン抵抗
CH R CS R N R A R D R SUB R CD R ゲート ドレイン ソース P-ベース N+ N-ドリフト N+基板 CD SUB D A CH N CS ONR
R
R
R
R
R
R
R
オン状態の抵抗 R
ON RCS:
ソース・コンタクト抵抗 RN+:
ソースN+抵抗 RCH:
チャネル抵抗 RD:
ドリフト抵抗 RA:
蓄積抵抗 RSUB:
基板抵抗 RCD:
ドレイン・コンタクト抵抗U-MOSFETの特性オン抵抗 R
ON,SP
R
R
R
R
R
R
R
A
R
CH A D SUB CD N CS SP ON,
2
1セルの面積A特性オン抵抗 値 (Ωcm2) 割合 RCH,SP 1.12E-05 0.3% RA,SP 1.15E-05 0.3% RD,SP 3.57E-03 98.6% RSUB,SP 2.56E-05 0.7% RON,SP_total 3.61E-03 100.0% 特性オン抵抗 値 (Ωcm2) 割合 RCH,SP 1.12E-05 4.4% RA,SP 1.15E-05 4.6% RD,SP 2.03E-04 80.5% RSUB,SP 2.56E-05 10.2% RON,SP_total 2.52E-04 100.0%
U-MOSFETの特性オン抵抗(BV
DS
=60, 200V)
特性オン抵抗成分 (BV
DS=200V)
特性オン抵抗成分 (BV
DS=60V)
tT=0.8 (μm), WT=0.8 (μm), Wcell=2.5 (μm) VG=5V, VTH=1.38V, tSUB=200 (μm) t=12.4 (μm) t=3.0 (μm)ターンオン期間のゲート電荷
1 t 0 t2 t3 t4 GS V QG GD Q GP V TH V 1 GS Q QGS2 GS Q t t t G I ) (t iG ) (t vGS ) (t iD ) (t vD DS V SW Q D I ゲートへ定電流印加 ソース ゲート ドレイン
GD SP
GDC
C
,
GS SP
GSC
C
,
DS SP
DSC
C
, CGS:ゲート・ソース間容量 をセル面積で割った値 CGD:ゲート・ドレイン間容量 をセル面積で割った値 CDS:ドレイン・ソース間容量 をセル面積で割った値 QGS1: しきい値前ゲート電荷 QGD: ゲート・ドレイン電荷 QGS: ゲート電荷 QGS2: しきい値後ゲート電荷 QSW: ゲート・スイッチング電荷 QG: 全ゲート電荷 2 1 GS GS GSQ
Q
Q
GD GS SWQ
Q
Q
2
0 10 20 30 40 50 0 100 200 300 400 500
0E+00 2E-08 4E-08 6E-08 8E-08 1E-07
vD (V) jD (A/ cm 2 ) Time (s) 0 1 2 3 4 5 6
0E+00 2E-08 4E-08 6E-08 8E-08 1E-07
v GS (V) Time (s)
VD-MOSFETターン・オン特性
(BV
DS
=60Vのサンプル)
JON=300 A/cm2μm
6
.
4
CellW
μm
0
.
3
GW
x
JP
0
.
6
μm
V
TH
1
.
38
V
μm
2
.
0
ILOXt
j
Dと v
Dの時間変化
VDS=40 V JG=10 A/cm2v
GSの時間変化
μm
35
.
0
CHL
(JFET領域の濃度 > ドリフト領域の濃度)0 10 20 30 40 50 0 100 200 300 400 500
0E+00 2E-08 4E-08 6E-08 8E-08 1E-07
VDS (V) JD (A/ cm 2 ) Time (s) 0 1 2 3 4 5 6
0.0E+00 2.0E-08 4.0E-08 6.0E-08 8.0E-08 1.0E-07
V GS (V) Time (s) JON=300 A/cm2
μm
5
.
2
CellW
μm
8
.
0
TW
V
TH
1
.
38
V
μm
8
.
0
Tt
μm
6
.
0
JPx
μm
2
.
0
ILOXt
j
Dと v
Dの時間変化
VDS=40 VU-MOSFETターン・オン特性
(BV
DS
=60Vのサンプル)
JG=10 A/cm2v
GSの時間変化
μm
35
.
0
CHL
μm
200
SUBt
FOM(2) VD-MOSFET U-MOSFET 単位 RON*QGD 134 38 mΩ・nC RON*QSW 141 44 mΩ・nC RON*QG 405 255 mΩ・nC 特性ゲート電荷(1) VD-MOSFET U-MOSFET 単位 QGS1 1.64E-07 1.98E-07 Ccm-2 QGS2 2.32E-08 2.06E-08 Ccm-2 QGS 1.87E-07 2.18E-07 Ccm-2 QGD 4.19E-07 1.52E-07 Ccm-2 QSW 4.43E-07 1.73E-07 Ccm-2 QG 1.27E-06 1.01E-06 Ccm-2
特性ゲート電荷とFOM値
(1) 各ゲート電荷をセル面積で割った値 (2) FOMの中の RONはセル当たりの全抵抗値にセル面積を掛けた値特性ゲート電荷をVD-MOSFETとU-MOSFETで比較
FOMをVD-MOSFETとU-MOSFETで比較
BV
DS=60Vのサンプル
JON=300 A/cm2 VDS=40 V JG=10 A/cm2 VGS=5 Vスイッチング特性
負荷インダクタンス 寄生インダクタンスS
1S
2R
GC
GDC
GS フリー ホイール ダイオードS
1: オン⇒MOSFETターンオン
V
GSV
DS負荷インダクタンスにエネルギー蓄積
D
S
G
パワー MOSFETi
DS
2: オン⇒MOSFETターンオフ
(i
D増大)
フリーホイール・ダイオード⇒オン
I
Li
Gv
Dv
Gターンオンとターンオフ過渡特性
1 t 0 t2 t3 t4 GS V GP V TH V t t t ) (t vG ) (t iD ) (t vD DS V ) ( GP ON V V L I ) ( GS ON V V VGP: ゲート・プラトー電圧 5 t 0 t6 t7 GS V GP V TH V t t t ) (t vG ) (t iD ) (t vD DS V L I ) ( GS ON V V ) ( GP ON V V ゲート・プラトー 期間 ゲート・プラトー 期間 CGDを充電 CGDを放電スイッチング損失
① ② ① ② ①と②それぞれで損失(Q1とQ2で損失)Q
3ゲート充放電による損失エネルギー(各セル当たり)
22
1
2
1
GS IN GS G OFF ONE
Q
V
C
V
E
Q
1Q
2V
DS1V
DS2Q
3Q
3: パワーMOSFET
2 5 7 2 1 3 2 2 22
1
2
1
L ON DS L DS L GS IN L ON off turn D D on turn D D GS G Tf
Q
V
i
v
dt
i
v
dt
DR
I
f
C
V
I
V
t
t
I
V
t
t
DR
I
P
L DS L DS GSR
V
I
V
V
2 1,
全損失電力(各セル当たり)
ターンオン⇒
transient on turn D D on turni
v
dt
E
ターンオフ⇒
transient off turn D D off turni
v
dt
E
オン状態での損失エネルギー(各セル当たり)
スイッチング時の導通による損失エネルギー(各セル当たり)
2 L ONI
DR
D
: デューティ比
vD vG iDR
L f: スイッチング周波数 ほぼゲートプラトー期間でのエネルギー損失dV
D
/dt耐性(容量性ターンオン)(1)
C
GDC
GS G D SR
C
L
制御FET 同期 整流 FET 制御 回路負荷
降圧DC-DCコンバータ
制御FET: 高速スイッチング必要 ⇒制御FETオンオフ時の早い電圧変化が同期整流FETへ影響 同期整流FET: 低オン抵抗(低入力容量)必要t
dt
dV
C
C
C
t
v
D GS GD GD G
)
(
制御FETの高速ターンオン
⇒同期整流FETのドレイン電圧変化によるゲート電圧変化 (寄生インダクタンスによる電圧のリンギングを無視) IN GS GD GD MAX GV
C
C
C
v
, (ゲート・ソース容量のインピーダンス ≪ ゲート抵抗 RG ) ⇒ゲートに誘起される最大電圧 VIN: 入力電圧 TH MAX GV
v
,
V
IN ⇒同期整流FETターンオン ⇒入力電源がオン状態の制御FETと 誤動作の同期整流FETを介して短絡 ⇒制御と同期整流FETの破壊 入力 電源 ⇒電流パス① ① ②dV
D
/dt耐性(容量性ターンオン)(2)
制御FETの高速ターンオン
⇒同期整流FETのドレイン電圧変化によるゲート電流変化 (ゲート・ソース容量のインピーダンス ≫ ゲート抵抗 RG)
dt
dV
C
t
i
GD(
)
GD D
dt
dV
C
R
i
R
v
D GD G GD G G ⇒ゲートに誘起される電圧 TH GV
v
⇒同期整流FETターンオン ⇒入力電源がオン状態の制御FETと 誤動作の同期整流FETを介して短絡 ⇒制御と同期整流FETの破壊 GD G TH DC
R
V
dt
dV
max誤動作しない最大の同期整流FETの
ドレイン電圧変化
⇒スイッチング電源の最大周波数決定
誤動作回避⇒ C
GDの低減
dV
D
/dt耐性(寄生バイポーラ・ターンオン)(1)
dt
dV
C
t
i
D(
)
DB D DBC
PBR
ソース メタル N-ドリフト 空乏層 N+ P-ベース ゲート N+基板S
G
D
DBC
PBR
寄生NPN トランジスタ急峻なドレイン電圧変化による変位電流
DB PB bi DC
R
V
dt
dV
max上記 i
Dによるp-ベース内の電圧が
N
+とp-ベース間のビルトイン電位 V
biに到達
⇒寄生NPNトランジスタがオン
(BV
CBO⇒BV
CEO(BVの低下)⇒デバイスの破壊)
Z
L
R
PB
SQ,PB Nドレイン電圧変化の最大値
ρ
SQ,PB: P-ベース領域のシート抵抗
変位電流 変位 電流dV
D
/dt耐性(寄生バイポーラ・ターンオン)(2)
ソース メタル N-ドリフト N+ P-ベース領域 ゲート N+基板 P+領域dV
D/dtによる寄生バイポーラ・ターンオンの対策
Z
L
Z
L
R
PB
SQ,PB 1
SQ,P 2ρ
SQ,P+: P
+領域のシート抵抗
⇒P-ベース領域の抵抗低減(P
+領域の追加)
L1 L2P-ベース領域の抵抗低下
(注)高温動作時に寄生バイポーラ・トランジスタのターンオンは顕著
高温 ⇒ビルトイン電圧の低下 ⇒シート抵抗の増加により、p-ベース領域での電圧降下増大IGBTの構造
対称型IGBT(ノンパンチスルー型) 非対称型IGBT(パンチスルー[フィールド・ストップ]型) エミッタ コレクタ N-バッファ層 P+領域 N-ドリフト(ベース)領域 ディープ P+ N+ N+ ゲート PJFET
P エミッタ コレクタ P+領域 N-ドリフト(ベース)領域 N+ N+ ゲート PJFET
P NP+ NP+ ND xJP+ ND NB NCS NCS xJC xJP+ xJC ドーピング濃度(対数) ドーピング濃度(対数) ディープ P+ ディープ P+ ディープ P+ J1 J1 J2 J2 使用基板:N型(ブロッキング電圧に応じた濃度と厚み) P+領域(コレクタ):ウエハの裏面からP+拡散 N-バッファとN-ドリフト領域:エピタキシャル成長 (ブロッキング電圧に応じた濃度と厚み) 使用基板:P+型(コレクタ)IGBTの動作と出力特性
I
CV
GEV
CEBV
R,ASV
GE=0
BV
R,SBV
F オン状態 逆方向 ブロッキング状態 順方向 ブロッキング状態IGBT出力特性
大きなゲート電圧(MOSFET線型領域) 低いゲート電圧(MOSFET飽和領域) ・ブロッキング特性(PNPオープン・ベース・ブレークダウン電圧) ・オン状態特性 IGBTの特性⇒PiNダイオード特性 IGBTの特性⇒飽和電流特性(∵ベース電流飽和) (短絡回路保護に有効) 対称型耐圧:N-ベース領域の厚みと少数キャリア・ライフタイム起因 非対称型耐圧:N-ベースの低濃度領域の厚み起因 順方向ブロッキング:J2逆バイアス、J1順バイアス 逆方向ブロッキング:J1逆バイアス、J2順バイアス 対称型耐圧: 順方向ブロッキングの場合と同じ 非対称型耐圧:J1で高耐圧をサポート不可⇒DC用途 ・スイッチング損失(ターンオフ) スイッチング損失とオン状態電圧降下⇒トレードオフの関係IGBT等価回路
エミッタ コレクタ P+領域 N-ドリフト領域 P+ N+ N+ P+ ゲート PJFET
P ③MOSFET ① PNPバイポーラ・トランジスタ①
③
②
② 寄生サイリスタ等価回路
(寄生サイリスタ有り)
等価回路
(寄生サイリスタ無し)
C
PNP
R
SE
NPN
MOSFET
PNP
MOSFET
C
E
寄生サイリスタの動作を完全に抑えることが重要
(ディープP
+⇒ラッチアップ抑制)
対称型順方向ブロッキング特性(1)
オープン・ベース・ブレークダウン条件
1
E TM
PNP
L C PNP CI
I
I
P
TL
l
cosh
1
γE(≒1): J1の注入効率 αPNP: ベース接地電流利得 αT: ベース輸送ファクター(1) M: キャリア増倍係数 PNP L CI
I
1
D C S NqN
V
W
l
2
VC: コレクタ電圧 LP: ベース領域の正孔の拡散長(V)
10
24
.
5
13 34
D PPN
BV
n PP CBV
V
M
1
1
n=6: P+/Nダイオードの場合 ∵)
cm
(
3 DN
⇒ Nドリフト層(中性領域)の正孔の拡散長に起因 N-P+ P+ 空乏領域 WN l E(y) IE αPNPIC IC IL J1 J2 ND Em y 中性領域 VC0 50 100 150 200 250 300 350 0 2 4 6 8 10 12 14 D ri ft R eg ion Wid th (μm )
Drift Region Doping Concentration (1013cm-3)
対称型順方向ブロッキング特性(2)
0 200 400 600 800 1000 1200 1400 1600 100 125 150 175 200 225 250 Op en B ase B rea kd own V oltag e (V)Drift Region Width (μm)
3 14 cm 10 1 N ②
オープン・ベース・ブレークダウン電圧と
ドリフト領域長さの関係(N
D:パラメータ)
オープン・ベース・ブレークダウン電圧:1200V ①(対称型順方向ブロッキング特性)
3 14 cm 10 25 . 1 D N ① 3 13 cm 10 5 . 2 N ⑤ 3 13 cm 10 0 . 5 D N ④ ④ ③ ② ⑤ドリフト領域幅とドーピング濃度の関係
(マージンをみて1300Vでプロット)最小ドリフト領域幅(190μm)の時の
ドーピング濃度⇒6×10
13cm
-3(最適値)
αT 増大に起因 M 増大に起因 NDが低いとLpが大きくなりαTが増大 NDが高いと高電界によりキャリア発生増大非対称型順方向ブロッキング特性(1)
1
E TM
PNP
E L C PNP CI
I
I
I
NB P NB
TL
W
,cosh
1
PNP L CI
I
1
オープン・ベース・ブレークダウン条件
DNB NB nE AE nE NB P AE nE NB P EN
W
D
N
L
D
N
L
D
, ,
∵
n PP NPTBV
V
M
1
1
n=6: P+/Nダイオードの場合 ⇒ Nバッファ層(中性領域)の 正孔の拡散長に起因 ⇒ P+コレクタからNバッファ層への 正孔の注入効率に起因 (NDNBが上昇するとγEは低下) (NDNBが上昇⇒LP,NB低下⇒αT低下) N-空乏領域 WN E(y) IE αPNPIC IC IL J1 J2 ND Em NNB WNB y P+ P+ 中性領域 VC DP,NB: Nバッファ層の少数キャリアの拡散係数 NAE: P+コレクタ領域のドーピング濃度 DnE: P+コレクタ領域の少数キャリアの拡散係数 LnE: P+コレクタ領域の少数キャリアの拡散長 NDNB: Nバッファ層のドーピング濃度 LP,NB: Nバッファ層の少数キャリアの拡散長 (Nバッファ層内での空乏層広がり無視)非対称型順方向ブロッキング特性(2)
0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 0 200 400 600 800 1000 1200 1400 1600 18001E+16 1E+17 1E+18
αT , γE Op en B ase B rea kd own V oltag e (V)
Buffer Layer Doping Concentration (cm-3)
3 13
cm
10
5
DN
μm
100
NW
K
300
T
μs
1
0
P
2 12
2
S N D N m N m CW
qN
W
E
W
E
E
V
S N D mW
qN
E
E
1ノンパンチスルー電圧:V
NPN 2 22
2
2
S N D N C D S D m S NPTW
qN
W
V
qN
qN
E
V
αT γEμm
10
NBW
オープン・ベース・ブレークダウン電圧導出
① オープン・ベース・ブレークダウン条件から M を導出② M の式からV
NPTを導出
オープン・ベース・ブレークダウン電圧の Nバッファ層ドーピング濃度依存性③ V
NPTの式から V
Cを導出
∵
オン状態の特性
エミッタ コレクタ P+領域 N-ドリフト領域 P+ N + ゲート P PiN ダイオード MOSFET PiN ダイオード MOSFET IC IE エミッタ コレクタ SATI
TH GV
V ≫
FV
V
C FI
CI
TH GV
V
MOSFET飽和領域 MOSFET線形領域 TH GV
V
p IC IE A A ゲートPiNダイオード+MOSFET モデル
IGBTのPiN領域のキャリア分布と電圧降下
N-n=p P+ J1 y
a a a a a C HLL
d
L
y
L
d
L
y
qL
J
y
p
y
n
cosh
2
sinh
sinh
cosh
2
)
(
)
(
酸化膜 ゲート コレクタ -d d 2d 0 NW
n pLog
蓄積層 DN
opn
オン状態のキャリア分布 (懸垂線)キャリア分布
PiN部分の電圧降下
a
qV kT a a a Me
L
d
L
d
L
d
L
d
F
2 4tanh
25
.
0
1
tanh
a i a C PiN FL
d
F
n
qD
d
J
q
kT
V
2
ln
2
, Da: 両極性拡散係数
τHL: 高レベル・ライフタイム a PiN F d L V , : 最小 at
D
D
n
p
D
D
D
a
2
n p n
pat
N-ドリフト領域では、電子密度nと正孔密度pは等しく、 それらは不純物密度ND(平衡状態の電子密度)より対称型IGBTのオン特性
(MOSFET線型モデル)
0.01 0.1 1 10 100 1000 0 1 2 3 4 5 C olle ct or C u rr en t D en sit y (A/ cm2 ) Collector Voltage (V) 0 200 400 600 800 1000 0 1 2 3 4 5 C olle ct or C u rr en t D en sit y (A/ cm 2 ) Collector Voltage (V)nm
50
OXt
μs
10
HL
2 -1 -1s
V
cm
200
ni
μm
15
p
V 15 G V Knee V V 10 V 8 V 6μm
200
NW
V 15 G V V 10 8V 6V MOSFET 1200V耐圧 (0.3Ωcm2) 消費電力密度 100W/cm2μm
5
.
1
CHL
Vknee: PiN電流がコレクタ電圧の指数関数になっていることに起因 コレクタ電流密度のコレクタ電圧依存性(線形スケール) コレクタ電流密度のコレクタ電圧依存性(対数スケール) 2 ,IGBT
1
.
28
V
at
G
10V,
C
100
A/cm
FV
J
V
(MOSFET 1200V耐圧⇒VDS=30V at IDS=100A/cm2)V
22
.
1
,
A/cm
82
2 ,
F IGBT CV
J
2W/cm
100
:
)
(
10V,
at
V
消費電力密度
P
ブロッキング電圧: 1200V, VTH=5V ブロッキング電圧: 1200V, VTH=5V対称型IGBTのオン状態のキャリア分布(PNP領域)
N-ベース P+ J1 コレクタp
n
p
0 0n
Nn
0 Np
0 キャリア 密度(Log)
AEN
p
nJ
pJ
CJ
0
y
y
電流 密度 Ny
yP Pn
0 高レベル注入時のキャリアと電流密度分布(at J1)μm
200
NW
J
C
100
A/cm
2 対称型IGBTのN-ベース領域内の正孔密度分布(PNP領域) 3 18cm
10
1
AEN
1E+13 1E+14 1E+15 1E+16 1E+17 1E+18 0 50 100 150 200 H ole C arrie r C on cen tr at ion (c m -3 ) Distance (μm) μs 20 HL μs 2 HL μs 200 HL μs 2 . 0 HL D N 0 p J1 J2 τHLが増大⇒N-ベース領域全体に高密度の正孔(電子)が広がる ⇒ N-ベース領域の抵抗が低下する(伝導度変調)対称型IGBTのオン状態の電圧降下
μm
200
NW
2A/cm
100
CJ
3 15 ,5
10
cm
JFET DN
3 13cm
10
5
DN
nm
50
OXt
6
.
0
AK
-1 -1 2s
V
cm
450
ni
μm
30
CellW
μm
16
GW
μm
5
.
1
CHL
-1 -1 2s
V
cm
1000
nA
V
15
GV
V
5
THV
対称型IGBTのオン状態の電圧降下と高レベル・ライフタイムの関係μm
5
JPx
JFET
0
.
96
cm
τHL> 20 μs: VP+N, VMOSFET > VNB τHL< 4 μs: VP+N, VMOSFET < VNB τHL< 2 μs: VNB 急に増大 ⇒ スイッチング・スピード限定 0 1 2 3 4 5 6 7 8 0.1 1 10 100 1000 On -s ta te V olt ag e D rop (V)High Level Lifetime τHL(μs)
ON V N P V NB V MOSFET V ブロッキング電圧: 1200V
1E+13 1E+14 1E+15 1E+16 1E+17 1E+18 0 20 40 60 80 100 H ole C arrie r C on cen tr at ion (c m -3 ) Distance (μm)
非対称型IGBTのオン状態のキャリア分布(PNP領域)(1)
N NB a
a NB NL
W
W
L
y
W
W
p
y
p
sinh
sinh
)
(
0 μs 20 HL μs 2 HL μs 200 HL μs 2 . 0 HL 非対称型IGBTのN-ベース領域内の正孔密度分布(PNP領域) D N 0 p J1 J2μm
100
NW
2A/cm
100
CJ
N
AE
1
10
19cm
3μm
10
NBW
N-バッファ層のドーピング濃度が低い場合(< 5×10
16cm
-3)
⇒N-ベースとN-バッファ層内では高レベル注入
N-ベースとN-バッファ層内の正孔密度分布(n=p)
N-バッファ層 (N-バッファ層のドーピング濃度が低い場合(< 5×1016 cm-3))正孔密度分布はN-バッファ層のない
対称型IGBTと同様の形状になる
非対称型IGBTのオン状態のキャリア分布(PNP領域)(2)
N-バッファ層のドーピング濃度が高い場合(> 1×10
17cm
-3)
N-ベース P+ J1 コレクタp
n
)
(
W
NB
p
p
(
y
N)
Nn
0 Np
0 キャリア 密度(Log)
AEN
p
nJ
pJ
CJ
y
y
電流 密度 Ny
yP ) (yP n オン状態のキャリアと電流密度分布(at J ) N-バッファ NB n0, NBp
0,)
(
W
NB
p
0
Pn
0, 低レベル 注入 高レベル 注入μm
100
NW
2A/cm
100
CJ
3 19cm
10
1
AEN
μm
10
NBW
非対称型IGBTのN-ベース領域内の正孔密度分布(PNP領域) 1E+13 1E+14 1E+15 1E+16 1E+17 0 20 40 60 80 100 Hol e C ar ri er Den sity (c m -3 ) Distance (μm) D N J1 J2 N-バッファ層 3 17 cm 10 1 NB N NB N 1 NB N 2 NB N 5 . 0 NB N 10N
D
5
10
13cm
3 N-ベース領域 τHL=2 μs N-バッファ領域 τHL ⇒ NNB でスケールN-バッファ層のドーピング濃度上昇⇒ N-ベース内の正孔密度低下
(コレクタからN-バッファ層への正孔の注入効率低下)N-ベース内のライフタイム低減と同様の効果
0 1 2 3 4 0.1 1 10 100 1000 On -s ta te V olt ag e D rop (V)
High Level Lifetime τHL(μs)
非対称型IGBTのオン状態の電圧降下
3 16cm
10
1
NBN
低ドーピングN-バッファ層の場合 (N-ベース領域 & N-バッファ層:高レベル注入)μm
100
NW
2A/cm
100
CJ
3 15 ,5
10
cm
JFET DN
3 13cm
10
5
DN
nm
50
OXt
6
.
0
AK
-1 -1 2s
V
cm
450
ni
μm
30
CellW
μm
16
GW
μm
5
.
1
CHL
-1 -1 2s
V
cm
1000
nA
V
15
GV
V
5
THV
μm
5
JPx
JFET
0
.
96
cm
ON V N P V NB V MOSFET V ブロッキング電圧: 1200V 非対称型IGBTのオン状態の電圧降下と高レベル・ライフタイムの関係 τHL> 1 μs: VP+N, VMOSFET > VNB τHL< 0.4 μs: VP+N, VMOSFET < VNB τ < 0.3μs: V 急に増大 ⇒ スイッチング・スピードは増大するが、導通損失も増大する ・最大スイッチング・スピード:非対称型IGBT>対称型IGBT ・オン状態の電圧降下:非対称型IGBT<対称型IGBTμm
10
NBW
同じブロッキング電圧で比較トランスペアレント・エミッタIGBTオン状態のキャリア分布
N-ベース P+ J1 コレクタp
n
0)
(
y
p
p
N
キャリア 密度 AEN
p
nJ
pJ
CJ
y
電流 密度 Ny
yP ) (yP n NBp
0, P n0,(Log)
P W オン状態のキャリアと電流密度分布(at J1) 0 0 1E+16 2E+16 3E+16 4E+16 5E+16 0 50 100 150 200 H ole C arrie r C on cen tr at ion (c m -3) Distance (μm) J1 J2 ) (cm3 AES N 19 10 1 18 10 1 17 10 1 16 10 1 p0P
+コレクタ(薄型エミッタ) ドーピング濃度低減
⇒ p0低下( N- ベース内の正孔密度低下) ⇒スイッチング・スピード上昇 ⇒導通損失増大N-ベース内のライフタイム
低減と同様の効果
薄型エミッタIGBTのN-ベース領域内の正孔密度分布(PNP領域) D AES TE eff AE AEN
K
N
N
N
,
1 μm 200 N W 2 A/cm 100 C J 3 13 cm 10 5 D N NAES: P+拡散の表面濃度20
1
TEK
μm 1 P W ND: N- ベース領域のドーピング濃度 DnE: NAEでスケーリング (N- ベース領域)μs
20
HL
トランスペアレント・エミッタIGBTオン状態の電圧降下
0 1 2 3 4 5 6 7 81E+16 1E+17 1E+18 1E+19
On -S ta te V olt ag e D rop (V) P+Surface Concentration N AES(cm-3)