• 検索結果がありません。

やや大きめな 基本的な組み合わせ回路

N/A
N/A
Protected

Academic year: 2021

シェア "やや大きめな 基本的な組み合わせ回路"

Copied!
3
0
0

読み込み中.... (全文を見る)

全文

(1)

ディジタル回路 #6 2013/5/23

やや大きめな 基本的な組み合わせ回路

今まで、組み合わせ回路の設計方法を見てきたが、ここでは代表的な組み合わせ回 路をみてゆく

(1)マルチプレクサ :複数の入力から1つをえらぶ回路 選択制御信号 S が’0’で A を出力、’1’で B を出力

2入力1出力マルチプレクサの真理値表 2入力1出力マルチプレクサのシンボル 入力 S 入力 A 入力 B 出力 Y

(2)デマルチプレクサ: 1つの入力を複数の出力へ振り分ける回路 選択制御信号 S が’0’で入力を X に出力、’1’で入力を Y に出力

1入力2出力デマルチプレクサの真理値

1入力2出力デマルチプレクサのシンボ

入力 S 入力 A 出力 X 出力 Y

(3)エンコーダ: ビット列を符号に変換

(4)デコーダ: エンコーダの逆処理

(2)

ディジタル回路 #6 2013/5/23

(5)7セグメント LED エンコーダ -> 設計例

(6)半加算器: 1ビットの数2つを加算する回路。

半加算器の真理値表 半加算器のシンボル 入力 A 入力 B 桁上がり

出力 CO 出力 S

(7)全加算器

多ビットの2進数の加算を行う場合、2つの1ビットの加算の他に、下位のビッ ト加算で生じた桁上がりの加算も行う必要がある。したがって、1ビットの数3 つを加算する必要があり、これを全加算器という。

全加算器の真理値表 全加算器のシンボル

入力 A 入力 B 入力 C 桁上がり 出力 CO

出力 S

宿題5 学籍番号 名前 日付 を書いて 提出すること。

1)講義で示した2入力1出力マルチプレクサをなるべく少ないトランジスタ数で回路を 実現せよ。

また、そのときのトランジスタ数はいくつか?

(3)

ディジタル回路 #6 2013/5/23

2)7セグメント LED エンコーダの a 出力をなるべく少ないトランジスタ数で回路を実現 せよ。

また、そのときのトランジスタ数はいくつか?

3)7セグメント LED エンコーダの b 出力をなるべく少ないトランジスタ数で回路を実現 せよ。

また、そのときのトランジスタ数はいくつか?

4)半加算器と全加算器を用いて、4ビットの数 A=(A3,A2,A1,A0)、B=(B3,B2,B1,B0)の 加算器を設計せよ。

半加算器と全加算器として、下記のシンボルをもちいよ。

以上

参照

関連したドキュメント

東京大学 大学院情報理工学系研究科 数理情報学専攻. [email protected]

Mochizuki, On the combinatorial anabelian geometry of nodally nondegenerate outer representations, RIMS Preprint 1677 (August 2009); see http://www.kurims.kyoto‐u.ac.jp/

[r]

Vondrák: Optimal approximation for the submodular welfare problem in the value oracle model, STOC 2008,

Guests with the following conditions may be refused treatment or provided with an adjusted menu. Please confirm the conditions when making

[r]

この条約において領有権が不明確 になってしまったのは、北海道の北

3. 利用者の安全確保のための遊歩道や案内板などの点検、 応急補修 4. 動植物の生息、 生育状況など自然環境の継続的観測および監視