RNA51xxシリーズ　データシート

RNA51xx シリーズ

CMOS system–RESET IC

概要

RNA51xx シリーズ製品はマイクロプロセッサや電子システムのリセット信号を生成します。

検出電圧は 1.4 V, 2.6 V, 2.7 V, 2.8 V, 2.9 V, 3.0 V, 3.1 V, 4.4 V, 4.5 V, 4.6 V, 5.0 V をラインナップしており,

検出電圧精度は

_{±1%です。}

CMOS プロセスを採用し, 低消費電流 (0.7

μA) を実現しています。

CD 端子に外付け容量を接続することにより, リセット解除遅延時間を設定することができます。

マニュアルリセット入力ピンを備えており, 内部抵抗 (2 M

_{Ω) でプルアップされています。}

出力タイプはオープンドレインタイプ (RNA51Axx) と CMOS タイプ (RNA51Bxx) があります。

特長

• 検出電圧：1.4 V, 2.6 V, 2.7 V, 2.8 V, 2.9 V, 3.0 V, 3.1 V, 4.4 V, 4.5 V, 4.6 V, 5.0 V

• 検出電圧精度：±1.0%

• ヒステリシス幅：5% typ.

• 低消費電流：0.7 μA typ.

• 外付け容量による遅延時間設定機能

• マニュアルリセット入力

• オープンドレイン出力タイプ及び CMOS 出力タイプ

• 5 ピン SOT-23 パッケージ

• 動作温度範囲：–40°C ∼ 85°C

• 発注型名

発注型名 パッケージ名称 パッケージコード パッケージ略称 テーピング略称(数量) RNA51A26FLPEL MPAK-5 ピン PLSP0005ZB-A LP EL (3,000 個/リール) RNA51A27FLPEL MPAK-5 ピン PLSP0005ZB-A LP EL (3,000 個/リール) RNA51A28FLPEL MPAK-5 ピン PLSP0005ZB-A LP EL (3,000 個/リール) RNA51A29FLPEL MPAK-5 ピン PLSP0005ZB-A LP EL (3,000 個/リール) RNA51A30FLPEL MPAK-5 ピン PLSP0005ZB-A LP EL (3,000 個/リール) RNA51A31FLPEL MPAK-5 ピン PLSP0005ZB-A LP EL (3,000 個/リール) RNA51A44FLPEL MPAK-5 ピン PLSP0005ZB-A LP EL (3,000 個/リール) RNA51A45FLPEL MPAK-5 ピン PLSP0005ZB-A LP EL (3,000 個/リール) RNA51A46FLPEL MPAK-5 ピン PLSP0005ZB-A LP EL (3,000 個/リール) RNA51B14FLPEL MPAK-5 ピン PLSP0005ZB-A LP EL (3,000 個/リール) RNA51B27FLPEL MPAK-5 ピン PLSP0005ZB-A LP EL (3,000 個/リール) RNA51B50FLPEL MPAK-5 ピン PLSP0005ZB-A LP EL (3,000 個/リール)

アプリケーション

• マイクロプロセッサの電源監視及びリセット

• バッテリ駆動製品

• PC 及びノート PC

• 無線通信システム

• デジタルカメラ, デジタルビデオカメラ, PDA

R03DS0090JJ0400

Rev.4.00

2014.01.10

ピン配置

(਄㕙࿑) VOUT 1 5 CD VDD 2 GND 3 4 MR

製品リスト

検出電圧 –VTH [V] オープンドレイン出力 CMOS 出力 製品型名 型名コード 製品型名 型名コード 1.4 — — RNA51B14FLP 6P 2.6 RNA51A26FLP 5N — — 2.7 RNA51A27FLP 5P RNA51B27FLP 7C 2.8 RNA51A28FLP 5Q — — 2.9 RNA51A29FLP 5R — — 3.0 RNA51A30FLP 5S — — 3.1 RNA51A31FLP 5T — — 4.4 RNA51A44FLP 6G — — 4.5 RNA51A45FLP 6H — — 4.6 RNA51A46FLP 6J — — 5.0 — — RNA51B50FLP 3R

現品表示

ဳฬࠦ࡯࠼

5 N

ࠦࡦ࠻ࡠ࡯࡞ࠦ࡯࠼ MPAK-5 • RNA51A26FLP (⴫␜଀)

ブロック図及び応用回路例

(1) RNA51Axx 製品

Vref delay 3 5 2 1 4 VDD GND CD VOUT MR Microprocessor RESET Power supply Power supply

(2) RNA51Bxx 製品

Vref delay 3 5 2 1 4 VDD GND CD VOUT MR Microprocessor RESET Power supply 【注】 1. 安定した動作をさせるため, 周波数特性の優れたコンデンサを VDD 端子と GND 端子間にできるだけ近づけ て接続してください。 2. 上記コンデンサの値はシステム条件に合わせて選択してください。

動作説明図

t_DLY t_DLY t_DLY VTH VHYS VOUT VDD MR

絶対最大定格

(1) RNA51Axx 製品

(特記なき場合: Ta = 25°C)

項目 記号 端子名 定格値 単位 電源電圧 VDD VDD 6.0 V 出力電圧 VOUT VOUT –0.3 ∼ 6.0 V 入力電圧 VIN MR, CD –0.3 ∼ VDD+0.3 V 出力電流 IOUT VOUT ±50 mA 許容損失 PD — 120 mW 動作温度 TOPR — –40 ∼ +85 °C 保存温度 TSTG — –55 ∼ +125 °C

(2) RNA51Bxx 製品

(特記なき場合: Ta = 25°C)

項目 記号 端子名 定格値 単位 電源電圧 VDD VDD 6.0 V 出力電圧 VOUT VOUT –0.3 ∼ VDD+0.3 V 入力電圧 VIN MR, CD –0.3 ∼ VDD+0.3 V 出力電流 IOUT VOUT ±50 mA 許容損失 PD — 120 mW 動作温度 TOPR — –40 ∼ +85 °C 保存温度 TSTG — –55 ∼ +125 °C

電気的特性

(1) RNA51Axx 製品

(特記なき場合: Ta = 25°C)

項目 記号 Min Typ Max 単位 測定条件

動作電圧 VDD 1.1 ⎯ 5.5 V pull-up resistor = 470 kΩ VOUT≤ 0.1×VDD 消費電流 IDD ⎯ 0.7 4.2 μA VDD = 5.5 V 検出電圧 –VTH –VTH×0.99 ⎯ –VTH×1.01 V 検出電圧温度係数 (設計参考値) Δ(–VTH) –VTH ⋅ΔTa ⎯ ±100 ⎯ ppm/ °C Ta = –40 ∼ 85°C ヒステリシス電圧 VHYS –VTH×3% –VTH×5% –VTH×8% V 出力 L 電流 IOL 0.2 1.2 ⎯ mA VOUT = 0.5 V VDD=1.3 V 3.4 7.0 ⎯ VDD=2.4 V (–VTH≥ 2.7 V)

出力リーク電流 ILEAK ⎯ ⎯ 0.1 μA VDD = VOUT = 5.5 V

遅延時間注 1 tDLY 10 20 35 ms VDD = 1.1 ∼ 5.5 V, tTLH = 1 μs CD = 4.7 nF MR 端子入力 L 電圧注 2 VIL ⎯ ⎯ VDD×0.25 V MR 端子入力 H 電圧 VIH VDD×0.75 ⎯ ⎯ V MR 端子入力抵抗 RMR 1 2 7 MΩ

(2) RNA51Bxx 製品

(特記なき場合: Ta = 25°C)

項目 記号 Min Typ Max 単位 測定条件

動作電圧 VDD 1.1 ⎯ 5.5 V pull-up resistor = 470 kΩ VOUT≤ 0.1×VDD 消費電流 IDD ⎯ 0.7 4.2 μA VDD = 5.5 V 検出電圧 –VTH –VTH×0.99 ⎯ –VTH×1.01 V 検出電圧温度係数 (設計参考値) Δ(–VTH) –VTH ⋅ΔTa ⎯ ±100 ⎯ ppm/ °C Ta = –40 ∼ 85°C ヒステリシス電圧 VHYS –VTH×3% –VTH×5% –VTH×8% V 出力 L 電流 IOL 0.2 1.2 ⎯ mA VOUT = 0.5 V VDD=1.3 V 3.4 7.0 ⎯ VDD=2.4V (–VTH≥ 2.7 V) 出力 H 電流 IOH –1.4 –2.7 ⎯ mA VOUT = VDD–0.5 V VDD=4.5V (–VTH≤ 4.0 V) –1.5 –3.0 ⎯ VDD=5.5 V 遅延時間注 1 tDLY 10 20 35 ms VDD = 1.1 ∼ 5.5 V, tTLH = 1 μs CD = 4.7 nF MR 端子入力 L 電圧注 2 VIL ⎯ ⎯ VDD×0.25 V MR 端子入力 H 電圧 VIH VDD×0.75 ⎯ ⎯ V MR 端子入力抵抗 RMR 1 2 7 MΩ 【注】 1. 遅延時間の規定は CD 端子が完全に放電された状態から充電が開始された場合を規定しており，瞬停等で CD 端子の放電が 不完全な場合は保証しておりません。よって VDD 端子入力電圧が瞬停した (VDD 端子入力電圧が検出電圧より低い状態の 期間が短い) 場合，外付け容量 CD の放電が不十分となるため，遅延時間が最小保証値より非常に短くなります。システム として問題がないか十分ご確認ください。 2. MR 端子に入力する Low パルス幅の最小値は外付け容量 CD の値に依存いたします。そのため MR 端子に入力する Low パ ルス幅は図 1 に示す最小入力 Low パルス幅以上に設定してください。

1 10 100 1000 0.1 1 10 100 1000 ᄖઃߌኈ㊂ CD (nF) MR ┵ሶᦨዊ౉ജ Low ࡄ࡞ࠬ᏷ ( µs)

図 1 MR 端子最小入力 Low パルス幅と外付け容量 CD の関係

端子説明

端子 端子名 機能 1 VOUT VDD 端子電圧が検出電圧以下の場合，VOUT 端子は"L"になります。 VDD 端子電圧が検出電圧以下の電圧から検出電圧よりヒステリシス電圧以上高くなると， 設定された遅延時間後にVOUT 端子は"L"→"H"になります。 P.4 の動作説明図を参照してください。 オープンドレイン出力製品 (RNA51Axx) はプルアップ抵抗 (470 k ∼ 1 MΩ) を付けてください。 2 VDD 電源供給端子であり，この端子に入力された電圧と検出電圧の比較を行います。 3 GND グラウンド (接地) 端子 4 MR アクティブ"L"入力です。MR 端子が"L"の場合，VOUT 端子は"L"になります。 MR 端子が"L"→"H"になると設定された遅延時間後に VOUT 端子は"H"になります。 MR 端子は内部抵抗 (2 MΩ) で VDD 端子にプルアップされています。 5 CD CD 端子と GND 端子間に遅延時間を設定する外付け容量を接続します。 容量値と遅延時間の関係は P.11 のグラフを参照してください。

測定回路

(1) RNA51Axx 製品

A 4.7 nF 1.3 V or 2.4 V 0.5 V IOL 4.7 nF A 4.7 nF 5.5 V IDD 1 2 3 5 4 VOUT VDD GND CD MR 1 2 3 5 4 VOUT VDD GND CD MR 1 2 3 5 4 VOUT VDD GND CD MR 5.5 V 0.0 V 5.5 V 4.7 nF

ᦨዊേ૞㔚࿶ VDDmin ᬌ಴㔚࿶߅ࠃ߮ࡅࠬ࠹࡝ࠪࠬ㔚࿶ ±VTH & VHYS

ᶖ⾌㔚ᵹ IDD ಴ജ࡝࡯ࠢ㔚ᵹ ILEAK ಴ജ"L" 㔚ᵹ I_OL MR┵ሶ౉ജᛶ᛫ RMR ᦨዊേ૞㔚࿶ ᦨዊേ૞㔚࿶ : VOUT = 0.1 x VDD ≤ 1.1 V 1 2 3 5 4 VOUT VDD GND CD MR 0.0 V 5.5 V V_DD 0 470 k VOUT = VDD VOUT VOUT = 0.1 x VDD V_DD 0 VOUT = VDD –VTH x 3% ≤ VHYS ≤ –VTH x 8% VHYS A 4.7 nF 5.5 V ILEAK 1 2 3 5 4 VOUT VDD GND CD MR –VTH㧦ᬌ಴㔚࿶ –V TH +VTH㧦⸃㒰㔚࿶ + VTH VOUT 470 k 470 k 4.7 nF –V_TH +1 1 2 3 5 4 VOUT VDD GND CD MR A IMR RMR = IMR –VTH +1 470 k

(次頁に続く)

(1) RNA51Axx 製品

4.7 nF VDD MR ౉ജ㔚࿶V_IL & V_IH 1 2 3 5 4 VOUT VDD GND CD MR 4.7 nF ㆃᑧᤨ㑆t_DLY 1 2 3 5 4 VOUT VDD GND CD MR 1.1 V 5.5 V VDD VOUT +VTH 2.75 V 5.5 V 1 μs 5.5 V 1.1V 0V tDLY 0 V VDD VMR 0 VDD VOUT VIL VIH 0.25 x VDD < VLTH < 0.75 x VDD 0.25 x V DD VLT H 0.75 x V DD VDD 470 k 470 k

(次頁に続く)

(2) RNA51Bxx 製品

A 4.7 nF 1.3 V or 2.4 V 0.5 V I_OL A 4.7 nF 4.5 V or 5.5 V 0.5 V IOH 4.7 nF A 4.7 nF 5.5 V IDD 1 2 3 5 4 VOUT VDD GND CD MR 1 2 3 5 4 VOUT VDD GND CD MR 1 2 3 5 4 VOUT VDD GND CD MR 1 2 3 5 4 VOUT VDD GND CD MR 5.5 V 0.0 V 5.5 V 4.7 nF 1 2 3 5 4 VOUT VDD GND CD MR 0.0 V 5.5 V VDD 0 470 k VOUT=VDD VOUT = 0.1 x VDD VDD 0 VOUT = VDD –VTH x 3% ≤ VHYS ≤ –VTH x 8% VHYS 4.7 nF –VTH +1 1 2 3 5 4 VOUT VDD GND CD MR

ᦨዊേ૞㔚࿶ VDDmin ᬌ಴㔚࿶߅ࠃ߮ࡅࠬ࠹࡝ࠪࠬ㔚࿶ ±VTH & VHYS

VOUT VOUT ᦨዊേ૞㔚࿶ : V_OUT = 0.1 x VDD ≤ 1.1 V –VTH㧦ᬌ಴㔚࿶ +VTH㧦⸃㒰㔚࿶ ᦨዊേ૞㔚࿶ –V TH + VTH ᶖ⾌㔚ᵹ I_DD ಴ജ"H" 㔚ᵹ I_OH ಴ജ"L" 㔚ᵹ IOL MR┵ሶ౉ജᛶ᛫ RMR A IMR RMR = IMR –VTH +1

(次頁に続く)

(2) RNA51Bxx 製品

4.7 nF MR ౉ജ㔚࿶V_IL & V_IH 1 2 3 5 4 VOUT VDD GND CD MR 4.7 nF ㆃᑧᤨ㑆t_DLY 1 2 3 5 4 VOUT VDD GND CD MR 2.75 V 5.5 V 5.5 V 1.1 V 0 V VMR 0 VIL VIH 1.1 V 5.5 V 1 μs VDD VOUT +VTH tDLY VDD 0 V VDD 0.25 x VDD < VLTH < 0.75 x VDD V_DD VOUT 0.25 x V DD VLT H 0.75 x V DD VDD

遅延時間と外付け容量の関係

0.1 1 10 100 1000 0.1 1 10 100 1000 ᄖઃߌኈ㊂ CD (nF) ㆃᑧᤨ㑆ኻᄖઃߌኈ㊂ ㆃᑧᤨ㑆 (ms)

【注】 このグラフはシミュレーション結果を示したものです。

外形寸法図

MASS (Typ) [g]

0.015

Previous Code RENESAS Code

PLSP0005ZB-A MPAK-5 / MPAK-5V

JEITA Package Code

SC-74A

© 2013 Renesas Electronics Corporation. All rights reserved.

Dimensions in millimeters A A1 A2 A3 b c D E e HE L L1 LP x y Q 1.0 0 1.0 ⎯ 0.35 0.11 2.8 1.5 ⎯ 2.5 0.3 0.1 0.2 ⎯ ⎯ ⎯ Min Nom Reference Symbol Max ⎯ ⎯ 1.1 0.25 0.4 0.16 2.95 1.6 0.95 2.8 ⎯ ⎯ ⎯ ⎯ ⎯ 0.3 1.4 0.1 1.3 ⎯ 0.5 0.26 3.1 1.8 ⎯ 3.0 0.7 0.5 0.6 0.05 0.05 ⎯ D e A Q c A A b x S A A A2 A1 M E L HE L1 LP A3 y S S b A-A Section c

ڦႠᴗ࠾ၥྜࡏ❆ཱྀ ࣝࢿࢧࢫ ࢚ࣞࢡࢺࣟࢽࢡࢫᰴᘧ఍♫ࠉࠛ100-0004ࠉ༓௦⏣༊኱ᡭ⏫2-6-2㸦᪥ᮏࣅࣝ㸧 http://www.renesas.com ͤႠᴗ࠾ၥྜࡏ❆ཱྀࡢఫᡤࡣኚ᭦࡟࡞ࡿࡇ࡜ࡀ࠶ࡾࡲࡍࠋ᭱᪂᝟ሗ࡟ࡘࡁࡲࡋ࡚ࡣࠊᘢ♫࣮࣒࣮࣍࣌ࢪࢆࡈぴࡃࡔࡉ࠸ࠋ ࡚ࠊᅇ㊰ࠊࢯࣇࢺ࢙࢘࢔࠾ࡼࡧࡇࢀࡽ࡟㛵㐃ࡍࡿ᝟ሗࢆ౑⏝ࡍࡿሙྜ࡟ࡣࠊ࠾ᐈᵝࡢ㈐௵࡟࠾࠸࡚⾜ࡗ࡚ࡃࡔࡉ࠸ࠋࡇࢀࡽࡢ౑⏝࡟㉳ᅉࡋ࡚ࠊ࠾ᐈᵝࡲࡓࡣ➨୕ ⪅࡟⏕ࡌࡓᦆᐖ࡟㛵ࡋࠊᙜ♫ࡣࠊ୍ษࡑࡢ㈐௵ࢆ㈇࠸ࡲࡏࢇࠋ 2. ᮏ㈨ᩱ࡟グ㍕ࡉࢀ࡚࠸ࡿ᝟ሗࡣࠊṇ☜ࢆᮇࡍࡓࡵៅ㔜࡟సᡂࡋࡓࡶࡢ࡛ࡍࡀࠊㄗࡾࡀ࡞࠸ࡇ࡜ࢆಖドࡍࡿࡶࡢ࡛ࡣ࠶ࡾࡲࡏࢇࠋ୓୍ࠊᮏ㈨ᩱ࡟グ㍕ࡉࢀ࡚࠸ࡿ᝟ሗ ࡢㄗࡾ࡟㉳ᅉࡍࡿᦆᐖࡀ࠾ᐈᵝ࡟⏕ࡌࡓሙྜ࡟࠾࠸࡚ࡶࠊᙜ♫ࡣࠊ୍ษࡑࡢ㈐௵ࢆ㈇࠸ࡲࡏࢇࠋ 3. ᮏ㈨ᩱ࡟グ㍕ࡉࢀࡓ〇ရࢹ㸫ࢱࠊᅗࠊ⾲ࠊࣉࣟࢢ࣒ࣛࠊ࢔ࣝࢦࣜࢬ࣒ࠊᛂ⏝ᅇ㊰౛➼ࡢ᝟ሗࡢ౑⏝࡟㉳ᅉࡋ࡚Ⓨ⏕ࡋࡓ➨୕⪅ࡢ≉チᶒࠊⴭసᶒࡑࡢ௚ࡢ▱ⓗ㈈⏘ᶒ ࡟ᑐࡍࡿ౵ᐖ࡟㛵ࡋࠊᙜ♫ࡣࠊఱࡽࡢ㈐௵ࢆ㈇࠺ࡶࡢ࡛ࡣ࠶ࡾࡲࡏࢇࠋᙜ♫ࡣࠊᮏ㈨ᩱ࡟ᇶ࡙ࡁᙜ♫ࡲࡓࡣ➨୕⪅ࡢ≉チᶒࠊⴭసᶒࡑࡢ௚ࡢ▱ⓗ㈈⏘ᶒࢆఱࡽチ ㅙࡍࡿࡶࡢ࡛ࡣ࠶ࡾࡲࡏࢇࠋ 4. ᙜ♫〇ရࢆᨵ㐀ࠊᨵኚࠊ」〇➼ࡋ࡞࠸࡛ࡃࡔࡉ࠸ࠋ࠿࠿ࡿᨵ㐀ࠊᨵኚࠊ」〇➼࡟ࡼࡾ⏕ࡌࡓᦆᐖ࡟㛵ࡋࠊᙜ♫ࡣࠊ୍ษࡑࡢ㈐௵ࢆ㈇࠸ࡲࡏࢇࠋ 5. ᙜ♫ࡣࠊᙜ♫〇ရࡢရ㉁Ỉ‽ࢆࠕᶆ‽Ỉ‽ࠖ࠾ࡼࡧࠕ㧗ရ㉁Ỉ‽ࠖ࡟ศ㢮ࡋ࡚࠾ࡾࠊ ྛရ㉁Ỉ‽ࡣࠊ௨ୗ࡟♧ࡍ⏝㏵࡟〇ရࡀ౑⏝ࡉࢀࡿࡇ࡜ࢆពᅗࡋ࡚࠾ࡾࡲࡍࠋ ᶆ‽Ỉ‽㸸 ࢥࣥࣆ࣮ࣗࢱࠊOAᶵჾࠊ㏻ಙᶵჾࠊィ ᶵჾࠊAVᶵჾࠊ ᐙ㟁ࠊᕤసᶵᲔࠊࣃ࣮ࢯࢼࣝᶵჾࠊ⏘ᴗ⏝ࣟ࣎ࢵࢺ➼ 㧗ရ㉁Ỉ‽㸸 ㍺㏦ᶵჾ㸦⮬ື㌴ࠊ㟁㌴ࠊ⯪⯧➼㸧ࠊ஺㏻⏝ಙྕᶵჾࠊ 㜵⅏࣭㜵≢⿦⨨ࠊྛ✀Ᏻ඲⿦⨨➼ ᙜ♫〇ရࡣࠊ┤᥋⏕࿨࣭㌟య࡟༴ᐖࢆཬࡰࡍྍ⬟ᛶࡢ࠶ࡿᶵჾ࣭ࢩࢫࢸ࣒㸦⏕࿨⥔ᣢ⿦⨨ࠊேయ࡟ᇙࡵ㎸ࡳ౑⏝ࡍࡿࡶࡢ➼㸧 ࠊࡶࡋࡃࡣከ኱࡞≀ⓗᦆᐖࢆⓎ⏕ࡉ ࡏࡿ࠾ࡑࢀࡢ࠶ࡿᶵჾ࣭ࢩࢫࢸ࣒㸦ཎᏊຊไᚚࢩࢫࢸ࣒ࠊ㌷஦ᶵჾ➼㸧࡟౑⏝ࡉࢀࡿࡇ࡜ࢆពᅗࡋ࡚࠾ࡽࡎࠊ౑⏝ࡍࡿࡇ࡜ࡣ࡛ࡁࡲࡏࢇࠋ ࡓ࡜࠼ࠊពᅗࡋ࡞࠸⏝ ㏵࡟ᙜ♫〇ရࢆ౑⏝ࡋࡓࡇ࡜࡟ࡼࡾ࠾ᐈᵝࡲࡓࡣ➨୕⪅࡟ᦆᐖࡀ⏕ࡌ࡚ࡶࠊᙜ♫ࡣ୍ษࡑࡢ㈐௵ࢆ㈇࠸ࡲࡏࢇࠋ ࡞࠾ࠊࡈ୙᫂Ⅼࡀ࠶ࡿሙྜࡣࠊᙜ♫Ⴀᴗ࡟࠾ၥ࠸ ྜࢃࡏࡃࡔࡉ࠸ࠋ 6. ᙜ♫〇ရࢆࡈ౑⏝ࡢ㝿ࡣࠊᙜ♫ࡀᣦᐃࡍࡿ᭱኱ᐃ᱁ࠊືస㟁※㟁ᅽ⠊ᅖࠊᨺ⇕≉ᛶࠊᐇ⿦᮲௳ࡑࡢ௚ࡢಖド⠊ᅖෆ࡛ࡈ౑⏝ࡃࡔࡉ࠸ࠋᙜ♫ಖド⠊ᅖࢆ㉸࠼࡚ᙜ♫〇 ရࢆࡈ౑⏝ࡉࢀࡓሙྜࡢᨾ㞀࠾ࡼࡧ஦ᨾ࡟ࡘࡁࡲࡋ࡚ࡣࠊᙜ♫ࡣࠊ୍ษࡑࡢ㈐௵ࢆ㈇࠸ࡲࡏࢇࠋ 7. ᙜ♫ࡣࠊᙜ♫〇ရࡢရ㉁࠾ࡼࡧಙ㢗ᛶࡢྥୖ࡟ດࡵ࡚࠸ࡲࡍࡀࠊ༙ᑟయ〇ရࡣ࠶ࡿ☜⋡࡛ᨾ㞀ࡀⓎ⏕ࡋࡓࡾࠊ౑⏝᮲௳࡟ࡼࡗ࡚ࡣㄗືసࡋࡓࡾࡍࡿሙྜࡀ࠶ࡾࡲ ࡍࠋࡲࡓࠊᙜ♫〇ရࡣ⪏ᨺᑕ⥺タィ࡟ࡘ࠸࡚ࡣ⾜ࡗ࡚࠾ࡾࡲࡏࢇࠋᙜ♫〇ရࡢᨾ㞀ࡲࡓࡣㄗືసࡀ⏕ࡌࡓሙྜࡶࠊே㌟஦ᨾࠊⅆ⅏஦ᨾࠊ♫఍ⓗᦆᐖ➼ࢆ⏕ࡌࡉࡏ ࡞࠸ࡼ࠺ࠊ࠾ᐈᵝࡢ㈐௵࡟࠾࠸࡚ࠊ෕㛗タィࠊᘏ↝ᑐ⟇タィࠊㄗືస㜵Ṇタィ➼ࡢᏳ඲タィ࠾ࡼࡧ࢚࣮ࢪࣥࢢฎ⌮➼ࠊ࠾ᐈᵝࡢᶵჾ࣭ࢩࢫࢸ࣒࡜ࡋ࡚ࡢฟⲴಖド ࢆ⾜ࡗ࡚ࡃࡔࡉ࠸ࠋ≉࡟ࠊ࣐࢖ࢥࣥࢯࣇࢺ࢙࢘࢔ࡣࠊ༢⊂࡛ࡢ᳨ドࡣᅔ㞴࡞ࡓࡵࠊ࠾ᐈᵝࡢᶵჾ࣭ࢩࢫࢸ࣒࡜ࡋ࡚ࡢᏳ඲᳨ドࢆ࠾ᐈᵝࡢ㈐௵࡛⾜ࡗ࡚ࡃࡔࡉ࠸ࠋ 8. ᙜ♫〇ရࡢ⎔ቃ㐺ྜᛶ➼ࡢヲ⣽࡟ࡘࡁࡲࡋ࡚ࡣࠊ〇ရಶู࡟ᚲࡎᙜ♫Ⴀᴗ❆ཱྀࡲ࡛࠾ၥྜࡏࡃࡔࡉ࠸ࠋࡈ౑⏝࡟㝿ࡋ࡚ࡣࠊ≉ᐃࡢ≀㉁ࡢྵ᭷࣭౑⏝ࢆつไࡍࡿ RoHSᣦ௧➼ࠊ㐺⏝ࡉࢀࡿ⎔ቃ㛵㐃ἲ௧ࢆ༑ศㄪᰝࡢ࠺࠼ࠊ࠿࠿ࡿἲ௧࡟㐺ྜࡍࡿࡼ࠺ࡈ౑⏝ࡃࡔࡉ࠸ࠋ࠾ᐈᵝࡀ࠿࠿ࡿἲ௧ࢆ㑂Ᏺࡋ࡞࠸ࡇ࡜࡟ࡼࡾ⏕ࡌࡓᦆᐖ࡟ 㛵ࡋ࡚ࠊᙜ♫ࡣࠊ୍ษࡑࡢ㈐௵ࢆ㈇࠸ࡲࡏࢇࠋ 9. ᮏ㈨ᩱ࡟グ㍕ࡉࢀ࡚࠸ࡿᙜ♫〇ရ࠾ࡼࡧᢏ⾡ࢆᅜෆእࡢἲ௧࠾ࡼࡧつ๎࡟ࡼࡾ〇㐀࣭౑⏝࣭㈍኎ࢆ⚗Ṇࡉࢀ࡚࠸ࡿᶵჾ࣭ࢩࢫࢸ࣒࡟౑⏝ࡍࡿࡇ࡜ࡣ࡛ࡁࡲࡏࢇࠋࡲ ࡓࠊᙜ♫〇ရ࠾ࡼࡧᢏ⾡ࢆ኱㔞◚ቯරჾࡢ㛤Ⓨ➼ࡢ┠ⓗࠊ㌷஦฼⏝ࡢ┠ⓗࡑࡢ௚㌷஦⏝㏵࡟౑⏝ࡋ࡞࠸࡛ࡃࡔࡉ࠸ࠋᙜ♫〇ရࡲࡓࡣᢏ⾡ࢆ㍺ฟࡍࡿሙྜࡣࠊࠕእ ᅜⅭ᭰ཬࡧእᅜ㈠᫆ἲࠖࡑࡢ௚㍺ฟ㛵㐃ἲ௧ࢆ㑂Ᏺࡋࠊ࠿࠿ࡿἲ௧ࡢᐃࡵࡿ࡜ࡇࢁ࡟ࡼࡾᚲせ࡞ᡭ⥆ࢆ⾜ࡗ࡚ࡃࡔࡉ࠸ࠋ 10. ࠾ᐈᵝࡢ㌿኎➼࡟ࡼࡾࠊᮏࡈὀព᭩ࡁグ㍕ࡢㅖ᮲௳࡟᢬ゐࡋ࡚ᙜ♫〇ရࡀ౑⏝ࡉࢀࠊࡑࡢ౑⏝࠿ࡽᦆᐖࡀ⏕ࡌࡓሙྜࠊᙜ♫ࡣఱࡽࡢ㈐௵ࡶ㈇ࢃࡎࠊ࠾ᐈᵝ࡟࡚ࡈ㈇ ᢸࡋ࡚㡬ࡁࡲࡍࡢ࡛ࡈ஢ᢎࡃࡔࡉ࠸ࠋ 11. ᮏ㈨ᩱࡢ඲㒊ࡲࡓࡣ୍㒊ࢆᙜ♫ࡢᩥ᭩࡟ࡼࡿ஦๓ࡢᢎㅙࢆᚓࡿࡇ࡜࡞ࡃ㌿㍕ࡲࡓࡣ」〇ࡍࡿࡇ࡜ࢆ⚗ࡌࡲࡍࠋ ὀ1. ᮏ㈨ᩱ࡟࠾࠸࡚౑⏝ࡉࢀ࡚࠸ࡿࠕᙜ♫ࠖ࡜ࡣࠊࣝࢿࢧࢫ ࢚ࣞࢡࢺࣟࢽࢡࢫᰴᘧ఍♫࠾ࡼࡧࣝࢿࢧࢫ ࢚ࣞࢡࢺࣟࢽࢡࢫᰴᘧ఍♫ࡀࡑࡢ⥲ᰴ୺ࡢ㆟Ỵᶒࡢ㐣༙ᩘ ࢆ┤᥋ࡲࡓࡣ㛫᥋࡟ಖ᭷ࡍࡿ఍♫ࢆ࠸࠸ࡲࡍࠋ ὀ2. ᮏ㈨ᩱ࡟࠾࠸࡚౑⏝ࡉࢀ࡚࠸ࡿࠕᙜ♫〇ရࠖ࡜ࡣࠊὀ㸯࡟࠾࠸࡚ᐃ⩏ࡉࢀࡓᙜ♫ࡢ㛤Ⓨࠊ〇㐀〇ရࢆ࠸࠸ࡲࡍࠋ