AEC-Q100 準拠
車載用途向け
入力最大34 V 同期整流型 降圧DC / DCコントローラ
NO.JC-351-171227■
概要
R1272Sは、4.0 V ~ 34 Vの入力電圧範囲で動作し、ハイサイドとローサイドの外部FET (NMOS) を駆動して 0.7 V ~ 5.3 Vの出力電圧を生成することが可能な降圧DC/DCコントローラです。電流センスを必要としない ユニークな電流モードPWM制御アーキテクチャを採用しているため、外部部品として低RonのFETや低DCR のインダクタを用いた場合においても、安定かつ高効率なDC/DCコンバータを構成することが可能です。ま た、外部位相補償による周波数特性の最適化により、入力電圧や負荷電流の変動に対して高速な応答性を実 現することが可能です。 PWM制御時の発振周波数は、外部抵抗により250 kHz ~ 1 MHzの範囲で調整可能です(1)。また、内蔵PLL回路 により外部クロックに同期させることも可能です。動作モードには、強制PWMモード、PLL同期モード、 PWM/VFM自動切替モードの3つがあり、MODE端子条件によって選択できます。特にPWM/VFM自動切替 モードでは、軽負荷時の効率を大幅に改善することが可能です。 クランキング時に入力電圧が下がった場合には、出力電圧を保持するために動作周波数を最小1/4まで低下さ せ、オフデューティを低減させることで、入出力電圧差を小さくすることが可能です。 保護機能としては、電流制限機能、低電圧誤動作防止機能 (UVLO)、出力過電圧保護機能、ソフトスタート機 能、低インダクタ電流シャットダウン機能などを備えています。さらに、NMOSオープンドレインにより出 力電圧の状態を知らせるパワーグッド機能を備えています。 R1272Sは、EMI軽減のため、PWM動作時にSSCG（スペクトラム拡散型発振器）機能が有効となるバージョ ンも用意しています。パッケージはHSOP-18を採用しています。■
特長
● 入力電圧範囲 (最大定格)··· ··· 4.0 V ~ 34 V (36V) ● 動作温度範囲 ··· −40°C ~ 125°C ● スタートアップ電圧··· 4.5 V ● 出力電圧範囲··· ··· 0.7 V ~ 5.3 V ● フィードバック電圧精度 ··· ··· 0.64 V ±1% ● 無負荷時VIN消費電流 (VFM時) ··· Typ. 15 µA ● 内部発振周波数設定範囲(1) ··· ··· 250 kHz ~ 1 MHz ● 同期可能な外部クロック周波数範囲(1) ··· 250 kHz ~ 1 MHz ● SSCG拡散率··· ··· Typ. ±3.6% ● 最小ON時間 ··· ··· Typ. 100 ns ● 最小OFF時間 ··· Typ. 120 ns (レギュレーション時) ドロップアウト時は実質の最小OFF時間を低減 ● ソフトスタート時間(2) ··· Typ.500 µs ● プリバイアス起動対応 ● 逆位相クロック出力 ● サーマルシャットダウン機能 ··· Tj = 160ºC ● 低電圧誤動作防止 (UVLO) ··· VCC = 3.3 V (Typ.) (1) 0.7 V ≤ VOUT < 1.35 V の場合、設定可能な周波数範囲は 250 kHz ≤ fOSC ≤ 600 kHz となります。 (2)500µs(Typ.)を下限に外部コンデンサで調整可能、もしくは外部電圧印加によるトラッキング動作での対応も可能● 過電圧検出 (OVD) 機能 ··· FB端子電圧 (VFB) + 10% (Typ.) 検出解除ヒステリシス ··· FB端子電圧 (VFB) x 3% (Typ.) ● 低電圧検出 (UVD) 機能 ··· FB端子電圧 (VFB) – 10% (Typ.) 検出解除ヒステリシス ··· FB端子電圧 (VFB) x 3% (Typ.) ● 選択可能な過電流保護機能 ··· ヒカップ型 / ラッチ型 ● 選択可能な電流制限閾値 ··· 50 mV / 70 mV / 100 mV ● パワーグッド出力 ··· NMOSオープンドレイン出力 ● パッケージ ··· HSOP-18
■
アプリケーション
● カーオーディオ、カーナビゲーションシステム、ETCシステムなどのカーアクセサリーの定電圧源 ● EVインバータや充電制御などのコントロールユニットの定電圧源■
セレクションガイド
製品名 パッケージ 1 リール個数 鉛フリー ハロゲンフリー R1272SxxyA-E2-#E HSOP-18 1,000 ○ ○ xx：機能の選択 xx 過電流保護機能 SSCG 機能 00 ヒカップ型 無効 01 ラッチ型 無効 03 ラッチ型 有効 Y：電流制限閾値電圧の設定値を選択 y 電流制限閾値電圧の設定値(TYP 値) 1 50mV 2 70mV 3 100mV #：品質区分の選択 ＃ 動作温度範囲 検査温度 AEC-Q100 A −40°C ~ 125°C 25°C, 高温 Grade 1 K −40°C ~ 125°C 低温, 25°C, 高温 Grade 1■
ブロック図
INT Regulator S PGOOD BST LX Q R VCO Hiccup/Latch Slope Limit Circuit -+ -+ FB RT CSS/TRK Soft Start Circuit Reference PFC MODEUnder Voltage Detection UVD Thermal Shutdown -+ CE 1.2V SHDN OVD UVD VOUT SHDN Mode Select Filter Mode Mode ILIM Drive Circuit VCC Regulator VCC Int_Reg HGATE LGATE VIN OVD VCC VFM Control Mode Rev Set_Pulse Set_Pulse VOUT AVIN Reverse Detection Mode PGND AGND Rev SHDN OVD SENSE VIN VOUT COMP
Over Voltage Detection OVD
OFF_Pulse Soft_Start OFF_Pulse -+ 0.6V EN Int_Reg Soft_Start 2μA Freq Detection Freq_NG UVLO VCC Hiccup /Latch SHDN OVD SHDN OVP Hiccup /Latch Soft_Start CLKOUT CLK CLK VCC SSCG_EN ＜Enable/ Disable＞
Freq_NG Peak Limit Circuit VOUT OVP OVP R1272SxxxA
■
端子説明
HSOP-18 HSOP-18 端子説明 端子番号 端子名 機能 1 VIN 電源入力電圧端子 2 CSS/TRK ソフトスタート調整端子 3 AGND アナログGND 端子 4 CE チップイネーブル端子(”High” アクティブ) 5 SENSE インダクタ電流センス端子 6 VOUT 出力電圧帰還端子 7 RT 周波数調整端子 8 COMP エラーアンプ位相補償用容量接続端子 9 FB フィードバック端子 10 CLKOUT クロック出力端子 11 PGOOD パワーグッド端子 12 MODE モード設定入力端子 13 PGND パワーGND 端子 14 LGATE ローサイドFET 制御端子 15 LX スイッチング端子 16 HGATE ハイサイドFET 制御端子 17 BST ブースト端子 18 VCC VCC 出力端子 ∗ パッケージ裏面のタブ (裏面パッド) の電位は必ず基板電位 (GND) としてください。 TOP VIEW CE PGND VCC HGATE LX LGATE 1 2 3 4 13 14 5 12 SENSE RT COMP MODE FB 18 VIN AGND 6 7 8 9 PGOOD BST VOUT CLKOUT 17 16 15 CSS /TRK 11 10 PAD*●
端子の内部等価回路図
VIN Int_Reg CE VIN Int_Reg VIN 端子の内部等価回路図 CE 端子の内部等価回路図 CSS/TRK 1kΩ VIN VOUT VIN VIN VCC Int_Reg CSS/TRK 端子の内部等価回路図 VOUT 端子の内部等価回路図 SENSE VIN VCC RTInt_Reg Int_Reg Int_Reg
COMP
FB Int_Reg VCC COMP 端子の内部等価回路図 FB 端子の内部等価回路図 CLKOUT VCC VCCPGOOD
CLKOUT 端子の内部等価回路図 PGOOD 端子の内部等価回路図 MODE VCC VCC LGATE PGND PGND PGND PGND VCC VCC MODE 端子の内部等価回路図 LGATE 端子の内部等価回路図LX
BST
VIN
HGATE
HGATE BST LX LX BST BST LX LX 端子の内部等価回路図 HGATE 端子の内部等価回路図BST
VCC BST 端子の内部等価回路図 VCC 端子の内部等価回路図AGND
PGND
AGND-PGND 端子の内部等価回路図■
絶対最大定格
記号 項目 定格 単位 VIN 入力電圧 -0.3 ~ 36 V VCE CE端子電圧 -0.3 ~ 36 V VCSS/TRK CSS/TRK 端子電圧 -0.3 ~ 3 V VOUT VOUT 端子電圧 -0.3 ~ 6 V VSENSE SENSE 端子電圧 -0.3 ~ 6 V VRT RT 端子電圧 -0.3 ~ 3 V VCOMP COMP 端子電圧(1) -0.3 ~ 6 V VFB FB 端子電圧 -0.3 ~ 3 V VCC VCC 端子電圧 -0.3 ~ 6 V VCC 端子実効出力電流 内部制限 mA VBST BST 端子電圧 LX-0.3 ~ LX+6 V VHGATE HGATE 端子電圧 LX-0.3 ~ BST V VLX LX 端子電圧(2) -0.3 ~ 36 V VLGATE LGATE 端子電圧(1) -0.3 ~ 6 V VMODE MODE 端子電圧 -0.3 ~ 6 V VPGOOD PGOOD 端子電圧 -0.3 ~ 6 V VCLKOUT CLKOUT 端子電圧(1) -0.3 ~ 6 V PD 許容損失(3) (HSOP-18, JEDEC STD.51-7 実装条件) 3900 mW Tj ジャンクション温度 -40 ~ 150 °C Tstg 保存周囲温度 -55 ~ 150 °C 絶対最大定格 絶対最大定格に記載された値を超えた条件下に置くことはデバイスに永久的な破壊をもたらすことがあるばかり か、デバイス及びそれを使用している機器の信頼性及び安全性に悪影響をもたらします。 絶対最大定格値でデバイスが機能動作をすることは保証していません。■
推奨動作条件
記号 項目 動作範囲 単位 VIN 入力電圧 4.0 ~ 34 V Ta 動作周囲温度 −40 ~ 125 °C 推奨動作条件 半導体が使用される応用電子機器は半導体がその推奨動作条件の範囲で動作するように設計する必要があります。 ノイズ､サージといえどもその範囲を超えると半導体の正常な動作は期待できなくなります。推奨動作条件を越え た場合には、デバイス特性や信頼性に影響を与えますので、越えないように注意してください。 (1)VCC + 0.3 V を超えないようにしてください。 (2)VIN + 0.3 V を超えないようにしてください。 (3) 付帯事項の「許容損失」に詳しく記述していますので参照してください。■
電気的特性
条件に記載なき場合は、VIN = 12 V, CE = VIN
で示した値は−40°C ≤ Ta ≤ 125°Cでの設計保証値です。
R1272SxxxA-AE 電気的特性 (Ta = 25°C)
記号 項目 条件 Min. Typ. Max. 単位
VSTART スタートアップ電圧 4.5 V VOUT 出力電圧 0.7 5.3 V VCC VCC 端子電圧 (VCC – AGND) VFB = 0.672 V 4.9 5.1 5.3 V ISTANDBY スタンバイ電流 VIN = 34 V, CE = 0 V 3 20 µA IVIN1 VIN 消費電流 1 (PWM 動作スイッチング停止時) VFB = 0.672 V, MODE = 5 V, VOUT = SENSE = LX = 5 V 1.0 1.3 mA IVIN2 VIN 消費電流 2 (VFM 動作スイッチング停止時) VFB = 0.672V, MODE = 0V VOUT = SENSE = LX = 5V 15 75 µA VUVLO2 UVLO 閾値電圧 VCC Rising 3.85 4.0 4.2 V VUVLO1 VCC Falling 3.1 3.3 3.4 V VFB FB 電圧精度 Ta = 25°C 0.6336 0.64 0.6464 V -40°C ≤ Ta ≤ 125°C 0.6272 0.6528 fOSC0 発振周波数0 RT = 135 kΩ 225 250 275 kHz fOSC1 発振周波数1 RT = 32 kΩ 900 1000 1100 kHz tOFF 最小OFF 時間 VIN = 5 V, VOUT = 5 V 120 190 ns
tON 最小ON 時間 100 120 ns
fSYNC 同期可能周波数 fOSC基準 fOSC x0.5 fOSC x1.5 kHz 250 1000 tSS1 ソフトスタート時間1 CSS / TRK = OPEN 0.4 0.75 ms tSS2 ソフトスタート時間2 CSS = 4.7 nF 1.4 2.0 ms ITSS ソフトスタート端子充電電流 CSS / TRK = 0 V 1.8 2 2.2 µA VSSEND ソフトスタート終了CSS / TRK 端子電圧 VFB V+0.03 VFB FB+0.06 V RDIS_CSS CSS / TRK 端子ディスチャージ抵抗 VCSS / TRK = 3 V IN = 4.5 V, CE = 0 V, 2.0 3.0 5.0 kΩ RUPHGATE プルアップ抵抗 (HGATE 端子) ·トランジスタ·オン (BST – LX) = 5 V, I HGATE = -100 mA 2.5 5.0 Ω RDOWNHGATE プルダウン抵抗 (HGATE 端子) ·トランジスタ·オン (BST – LX) = 5 V, I HGATE = 100 mA 1.5 3.5 Ω RUPLGATE プルアップ抵抗 (LGATE 端子) ·トランジスタ·オン (VCC – PGND) = 5V, I LGATE = -100mA 4.0 7.0 Ω RDOWNLGATE プルダウン抵抗 (LGATE 端子) ·トランジスタ·オン (VCC – PGND) = 5 V, I LGATE = 100 mA 1.5 3.5 Ω
条件に記載なき場合は、VIN = 12 V, CE = VIN
で示した値は−40°C ≤ Ta ≤ 125°Cでの設計保証値です。
R1272SxxxA-AE 電気的特性（続き） (Ta = 25°C)
記号 項目 条件 Min. Typ. Max. 単位
VILIMIT 電流制限閾値電圧(SENSE – VOUT)
40 50 60 mV 60 70 80 mV 90 100 110 mV
VIREVLIMIT 逆流電流制限閾値電圧(SENSE – VOUT)
MODE = H/CLK -35 -25 -15 mV MODE = H/CLK -45 -35 -25 mV MODE = H/CLK -60 -50 -40 mV VLXSHORTL LX(VIN – LX) 地絡検出閾値電圧 0.345 0.43 0.520 V VLXSHORTH LX 天絡検出閾値電圧 (LX – PGND) 0.330 0.43 0.515 V VCEH CE ”High” 入力電圧 1.27 V VCEL CE ”Low” 入力電圧 1.14 V
ICEH CE ”High” 入力電流 CE = 34 V 0.20 2.45 µA ICEL CE ”Low” 入力電流 CE = 0 V -1.00 0 1.00 µA IFBH FB ”High” 入力電流 VFB = 3 V -0.10 0.10 µA IFBL FB ”Low” 入力電流 VFB = 0 V -0.10 0.10 µA VMODEH MODE ”High” 入力電圧 1.33 V VMODEL MODE ”Low” 入力電圧 0.74 V IMODEH MODE ”High” 入力電流 MODE = 6 V 1.00 6.60 µA IMODEL MODE ”Low” 入力電流 MODE = 0 V -1.00 0 1.00 µA VCLKOUTH CLKOUT 端子出力 ”High” レベル CLKOUT = Hi-z 4.7 VCC V VCLKOUTL CLKOUT 端子出力 ”Low” レベル CLKOUT = Hi-z 0 0.1 V
TTSD
サーマルシャットダウン閾値温度 Ta Rising 150 160 °C
TTSR Ta Falling 125 140 °C
VPGOODOFF PGOOD 端子 ”OFF” 電圧 VPGOOD = 1 mA IN = 4.0 V, 0.26 0.54 V
IPGOODOFF PGOOD 端子 ”OFF” 電流
VIN = 34 V, CE = 0 V, PGOOD = 6 V -0.10 0 0.10 µA VFBOVD1 FB 端子 OVD 閾値電圧 VFB Rising 0.680 VFB x1.10 0.740 V VFBOVD2 VFB Falling 0.664 VFB x 1.07 0.712 V VFBUVD1 FB 端子 UVD 閾値電圧 VFB Falling 0.556 VFB x 0.90 0.604 V VFBUVD2 VFB Rising 0.574 VFB x 0.93 0.628 V gm (EA) 誤差増幅器トランスコンダクタンス COMP = 1.5 V, 0.35 1 1.55 mS すべての製品において、パルス負荷条件 (Tj ≈ Ta = 25°C) の下で上記の電気的特性表の項目をテストしています。
条件に記載なき場合は、VIN = 12 V, CE = VIN
R1272SxxxA-KE 電気的特性 (-40°C ≤ Ta ≤ 125°C)
記号 項目 条件 Min. Typ. Max. 単位
VSTART スタートアップ電圧 4.5 V VOUT 出力電圧 0.7 5.3 V VCC VCC 端子電圧 (VCC – AGND) VFB = 0.672 V 4.9 5.1 5.3 V ISTANDBY スタンバイ電流 VIN = 34 V, CE = 0 V 3 20 µA IVIN1 VIN 消費電流 1 (PWM 動作スイッチング停止時) VFB = 0.672 V, MODE = 5 V, VOUT = SENSE = LX = 5 V 1.0 1.3 mA
IVIN2 VIN 消費電流 2 (VFM 動作スイッチング停止時) VVFB = 0.672V, MODE = 0V
OUT = SENSE = LX = 5V 15 75 µA VUVLO2 UVLO 閾値電圧 VCC Rising 3.85 4.0 4.2 V VUVLO1 VCC Falling 3.1 3.3 3.4 V VFB FB 電圧精度 Ta = 25°C 0.6336 0.64 0.6464 V -40°C ≤ Ta ≤ 125°C 0.6272 0.6528 fOSC0 発振周波数0 RT = 135 kΩ 225 250 275 kHz fOSC1 発振周波数1 RT = 32 kΩ 900 1000 1100 kHz tOFF 最小OFF 時間 VIN = 5 V, VOUT = 5 V 120 190 ns
tON 最小ON 時間 100 120 ns
fSYNC 同期可能周波数 fOSC基準 fOSC x0.5 fOSC x1.5 kHz 250 1000 tSS1 ソフトスタート時間1 CSS / TRK = OPEN 0.4 0.75 ms tSS2 ソフトスタート時間2 CSS = 4.7 nF 1.4 2.0 ms ITSS ソフトスタート端子充電電流 CSS / TRK = 0 V 1.8 2 2.2 µA VSSEND ソフトスタート終了 CSS / TRK 端子電圧 VFB V+0.03 VFB FB+0.06 V RDIS_CSS CSS / TRK 端子ディスチャージ抵抗 VCSS / TRK = 3 V IN = 4.5 V, CE = 0 V, 2.0 3.0 5.0 kΩ RUPHGATE プルアップ抵抗 (HGATE 端子) ·トランジスタ·オン (BST – LX) = 5 V, I HGATE = -100 mA 2.5 5.0 Ω RDOWNHGATE プルダウン抵抗 (HGATE 端子) ·トランジスタ·オン (BST – LX) = 5 V, I HGATE = 100 mA 1.5 3.5 Ω RUPLGATE プルアップ抵抗 (LGATE 端子) ·トランジスタ·オン (VCC – PGND) = 5V, I LGATE = -100mA 4.0 7.0 Ω RDOWNLGATE プルダウン抵抗 (LGATE 端子) ·トランジスタ·オン (VCC – PGND) = 5 V, I LGATE = 100 mA 1.5 3.5 Ω
条件に記載なき場合は、VIN = 12 V, CE = VIN
R1272SxxxA-KE 電気的特性（続き） (-40°C ≤ Ta ≤ 125°C)
記号 項目 条件 Min. Typ. Max. 単位
VILIMIT 電流制限閾値電圧(SENSE – VOUT)
40 50 60 mV 60 70 80 mV 90 100 110 mV
VIREVLIMIT 逆流電流制限閾値電圧(SENSE – VOUT)
MODE = H/CLK -35 -25 -15 mV MODE = H/CLK -45 -35 -25 mV MODE = H/CLK -60 -50 -40 mV VLXSHORTL LX(VIN – LX) 地絡検出閾値電圧 0.345 0.43 0.520 V VLXSHORTH LX 天絡検出閾値電圧 (LX – PGND) 0.330 0.43 0.515 V VCEH CE ”High” 入力電圧 1.27 V VCEL CE ”Low” 入力電圧 1.14 V
ICEH CE ”High” 入力電流 CE = 34 V 0.20 2.45 µA ICEL CE ”Low” 入力電流 CE = 0 V -1.00 0 1.00 µA IFBH FB ”High” 入力電流 VFB = 3 V -0.10 0.10 µA IFBL FB ”Low” 入力電流 VFB = 0 V -0.10 0.10 µA VMODEH MODE ”High” 入力電圧 1.33 V VMODEL MODE ”Low” 入力電圧 0.74 V IMODEH MODE ”High” 入力電流 MODE = 6 V 1.00 6.60 µA IMODEL MODE ”Low” 入力電流 MODE = 0 V -1.00 0 1.00 µA VCLKOUTH CLKOUT 端子出力 ”High” レベル CLKOUT = Hi-z 4.7 VCC V VCLKOUTL CLKOUT 端子出力 ”Low” レベル CLKOUT = Hi-z 0 0.1 V
TTSD
サーマルシャットダウン閾値温度 Ta Rising 150 160 °C
TTSR Ta Falling 125 140 °C
VPGOODOFF PGOOD 端子 ”OFF” 電圧 VPGOOD = 1 mA IN = 4.0 V, 0.26 0.54 V
IPGOODOFF PGOOD 端子 ”OFF” 電流
VIN = 34 V, CE = 0 V, PGOOD = 6 V -0.10 0 0.10 µA VFBOVD1 FB 端子 OVD 閾値電圧 VFB Rising 0.680 VFB x1.10 0.740 V VFBOVD2 VFB Falling 0.664 VFB x 1.07 0.712 V VFBUVD1 FB 端子 UVD 閾値電圧 VFB Falling 0.556 VFB x 0.90 0.604 V VFBUVD2 VFB Rising 0.574 VFB x 0.93 0.628 V gm (EA) 誤差増幅器トランスコンダクタンス COMP = 1.5 V, 0.35 1 1.55 mS
■
動作説明
●
MODE 端子機能
MODE 端子に印加される電圧やパルスによって、動作モードは強制 PWM モード、PWM / VFM 自動切替モー ド、もしくはPLL 同期モードに変更されます。1.33 V 以上の電圧が印加されると、強制 PWM モードとなり、 負荷電流によらず、常にPWM で動作を行います。0.74 V 以下の電圧が印加されると、PWM / VFM 自動切 替モードとなり、負荷電流によってPWM モードと VFM モードを切替えます。 強制PWM モードと VFM モードの動作については、後述の『強制 PWM モードと VFM モード』を参照して ください。また、外部クロック接続時の動作については、後述の『周波数同期機能』を参照してください。● 周波数同期機能
MODE端子に入力された外部クロック周波数にPLL (フェーズロックループ) を用いて同期することが可能で す。同期中は強制PWMモードとなります。外部クロックは100 ns 以上のパルス幅を推奨します。 同期可能な周波数範囲は、後述の『発振周波数設定』に記載の設定周波数に対して0.5倍 ~ 1.5倍です。ただ し、動作保証される周波数範囲は250 kHz ~ 1 MHzです(1)。MODE端子に外部クロックを入力した状態で立ち 上げた場合は、外部クロックに同期しながらソフトスタートを行います。ただし、入出力電圧が近くなり、 最大デューティやデューティオーバー状態となった際には、MODE端子と非同期の状態となり、入力した外 部クロック周波数の1 ~ 1/4間の周波数にて動作します。CLKOUT端子からの出力信号もMODE端子と非同期 となります。同期状態で使用される場合は、入力が下がった状態での使用には注意が必要です。● デューティオーバー機能
クランキング時に入力電圧が下がった場合、出力電圧を保持するために動作周波数を設定周波数の1 ~ 1/4 までリニアに変化させます。これにより、通常の最大デューティを超えたオンデューティを引き出すことで 入出力電圧差を小さくすることができます。● パワーグッド機能
NMOSオープンドレイン によるパワーグッド機能は、ICが以下のような状態を検出するとNMOSをオンし、 PGOOD端子を “L” にします。これらの状態からの復帰後は、NMOSをオフし、PGOOD端子電圧を “H” (パ ワーグッド入力電圧：VUP) にします。 ・CE = “L” (シャットダウン時) ・UVLO検出時 ・サーマルシャットダウン時 ・ソフトスタート時 ・UVD検出時 ・OVD検出時 ・ヒカップ型保護機能動作時 (ヒカップ型選択時) ・ラッチ型保護機能動作時 (ラッチ型選択時) (1) 0.7 V ≤ VOUT < 1.35 V の場合、設定可能な周波数範囲は 250 kHz ≤ fOSC ≤ 600 kHz となります。PGOOD端子は、PGOOD端子に流れ込む電流が1 mAの場合に、PGOOD端子電圧 “L” の0.54 V 以下を保証 するように設計されています。パワーグッド入力電圧 (VUP) は5.5 V以下、プルアップ抵抗 (RPG) は10 kΩ 以上100 kΩ以下を推奨します。また、パワーグッド機能を使用しない場合は、PGOOD端子を “Open” また は “GND” に接続してください。 R1272S PGOOD “H” is detected under abnormal condition. VUP VPGOOD RPG パワーグッド回路図 CE VFB 0.64V PGOOD 120us (Typ.) VIN 1.1V Hi-z Hi-z time time time time パワーグッド回路 立ち上がり / 立ち下がり シーケンス
● 低電圧検出
(UVD) 機能
UVD機能は、FB端子を用いて間接的に出力電圧を監視しています。UVD検出電圧はFB端子電圧の90% (Typ.) であり、FB端子電圧が30 µs (Typ.) 以上UVD検出電圧を下回るとPGOOD端子を ”L” にします。もしFB端子 電圧が0.64 Vの93% (Typ.) を上回ると、遅延時間経過後 (Typ.120µs) に、PGOOD端子は”H” になります。 UVD検出中に出力過電流、LX地絡保護もしくは出力過電圧保護 (OVP) を検出すると、ヒカップまたはラッ チの過電流保護機能が動作します。
● 過電圧検出
(OVD) 機能
OVD機能は、FB端子を用いて間接的に出力電圧を監視しています。FB端子電圧の過電圧を検出すると、内部 回路はアクティブ状態のまま、スイッチングを停止します。OVD検出電圧は、FB端子電圧の110% (Typ.)であ り、FB端子電圧が30 µs (Typ.) 以上OVD検出電圧を上回るとPGOOD端子を ”L” にします。もしFB端子電圧 が0.64 Vの107% (Typ.) を下回ると、スイッチングは通常の制御系で制御され、遅延時間経過後 (Typ.120µs) に、PGOOD端子は”H” になります。出力帰還抵抗等でFB端子の周辺回路に異常が発生した場合はOVP機能 で保護します。● 出力過電圧保護
(OVP) 機能
FB端子の周辺回路に異常が発生した場合にも出力電圧の過電圧を低減するため、VOUT端子電圧を監視して います。VOUT端子電圧がOVP電圧を上回ると、内部回路はアクティブ状態のまま、スイッチングを停止し ます。VOUT端子電圧がOVP電圧を下回ると、スイッチングは通常の制御系で制御されます。もしOVP検出 状態でFB端子UVDを検出すると、異常状態と判断し、ヒカップまたはラッチの保護機能が動作します。なお、 OVP検出電圧はVOUT端子の絶対最大定格以上に設定されているため、この機能について動作保証するもの ではありません。●
LX 天絡 (VIN ショート) / 地絡 (GND ショート)保護機能
通常の電流制限とは別にLX端子の天絡 / 地絡の保護機能が搭載されています。電流制限機能を外付けインダ クタのDCRもしくはセンス抵抗で制御しているため、FETに貫通電流が発生した場合や、LX端子が天絡 / 地 絡して過電流が発生した場合は、電流制限機能で制御することができません。そのため、動作しているFET のドレイン－ソース間の電圧を監視することで、過電流や天絡 / 地絡を検出する保護機能を搭載しています。 検出する電流はLX天絡地絡閾値電圧 (FET_ON抵抗 x 電流) より求めることができます。LX天絡地絡閾値電 圧は、0.43 V (Typ.) に設定されています。● ヒカップ型
/ ラッチ型過電流保護機能
過電流保護機能にはヒカップ型とラッチ型があり、電流制限、OVP、もしくはLX地絡保護動作中に、UVDが 機能することが動作条件になります。ラッチ型は、出力がOFFした場合にCE端子を ”L” にするか、VINをUVLO 検出電圧以下にすることでリセットされます。ヒカップ型は保護が働いた後にスイッチングを停止し、一定 時間 (Typ.3.5 ms) 後に再起動を行います。自動復帰するため、CE端子の ”L” / “H” 切替えをする必要があり ません。また、再起動までの時間が長く、発熱による破壊の心配もありません。出力がGNDに短絡された場 合には、短絡が解除されるまでオン / オフを繰り返します。● 電流制限機能
電流制限機能はSENSE端子電圧とVOUT端子電圧の電位差を監視し、電位差が電流制限閾値電圧を上回ると ハイサイドFETをオフするピーク電流方式で電流を制限します。電流制限閾値電圧は50 mV / 70 mV / 100 mV から選択することができます。また、外付け部品を変更することで以下の電流制限検出方法を選択すること ができます。 A. センス抵抗 (RSENSE) での検出方法 センス抵抗をインダクタに対して直列に接続し、その両端電圧にて電流制限値を検出するため、バラつきの 少ないRSENSEを選択することによって、高精度な電流制限が可能です。RSENSEの接続により電流とRSENSEによ る損失が発生することに注意してください。電流制限インダクタピーク電流は次式により求められます。 電流制限インダクタピーク電流 (A) = 電流制限閾値電圧 (mV) / RSENSE (mΩ) COUT Inductor LX VOUT SENSE H-side FET L-side FET RSENSE 図A センス抵抗での検出 B. インダクタの DCR (直流抵抗) での検出方法 抵抗をインダクタに対して直列に入れる必要がなく、効率の低下を最小限に抑えることが可能です。ただし、 出力電圧はインダクタンスと出力容量によって決定される時定数の傾きが生じるため、SENSE端子には同じ 時定数の傾きが発生する抵抗と容量をインダクタの両端に接続する必要があります。インダクタのDCRの製 造バラつき、温度特性などの要因により、電流制限値の精度が悪くなる場合があります。 電流制限インダクタピーク電流、SENSE端子に接続するRS / CSは次式により求められます。 電流制限インダクタピーク電流 (A) =電流制限閾値電圧 (mV) / インダクタの DCR (mΩ) CS = L / (DCR × RS) COUT Inductor RS CS LX VOUT SENSE H-side FET L-side FET DCR 図B インダクタのDCRでの検出
● 出力電圧設定
RTOP、RBOTを変更することで、出力電圧 (VOUT) を任意に設定することができます。出力電圧は次式1 より求 められます。
VOUT = VFB × (RTOP + RBOT) / RBOT ··· 式1
例) VOUT = 3.3 V 設定
RBOT = 22 kΩとした場合、式1より、RTOPは91.4 kΩで設定することができます(式2参照)。E24系列の抵抗を 使って91.4 kΩに設定するためには、(91 kΩ + 0.39 kΩ) の組み合わせで、RTOPを2つ直列に接続して構成する 必要があります。また、設定電圧の許容範囲が広い場合、RTOPを91 kΩの抵抗1つで設定することができ、部 品点数の削減になります。 RTOP = (3.3 V / 0.64 V - 1) × 22 kΩ = 91.4 kΩ ··· 式2
● 発振周波数設定
RT端子とGNDの間に発振周波数設定抵抗 (RRT) を取り付けることで、発振周波数を250 kHzから1 MHzの間 で設定できます(1)。例えば、RT端子に66 kΩを取り付けることで、およそ500 kHzに設定できます。 「■電気的特性」に記載の条件の下で、RT端子に135 kΩを取り付けた場合の発振周波数 (fOSC0) とRT端子に 32 kΩを取り付けた場合の発振周波数 (fOSC1) を保証しています。 RRT [kΩ] = 41993 × fosc [kHz] ^ (-1.039) R1272S001A 発振周波数設定抵抗 (RRT) 対 発振周波数 (fOSC) (1)0.7 V ≤ VOUT < 1.35 V の場合、設定可能な周波数範囲は 250 kHz ≤ fOSC ≤ 600 kHz となります。 0 200 400 600 800 1000 1200 30 50 70 90 110 130 150 fo sc [ kH z] RRT [kΩ]● ソフトスタート時間調整機能
ソフトスタート時間は、CE端子の ”H” から出力電圧が設定電圧に達するまでの時間としています。CSS / TRK端子にコンデンサ (CSS) を取り付けることで、内蔵ソフトスタート時間 500 µs (Typ.) を下限にソフト スタート時間 (tss) を調整することができます。
外部調整ソフトスタート時間は、CSSに取り付けられたコンデンサに2.0 μA (Typ.) で0.64 V (Typ.) まで チャージする時間で決定され、4.7 nFを取り付けた場合にTyp. 1.6 ms (Typ.) となります。また、ソフトスター ト時間を調整する必要が無い場合は、CSS / TRK端子を “Open” にすることにより内蔵ソフトスタート時間 500 µs (Typ.) で起動します。出力に大きなコンデンサを付ける場合は、起動時に大電流が流れ、過電流保護 やLX地絡保護が動作する場合がありますので、電流量を抑え、急峻な起動によるこれらの保護機能がかから ないようにソフトスタート時間を長く設定してください。 「■電気的特性」に記載の条件の下で、CSS / TRK端子を“Open” にした場合のソフトスタート時間 (tss1) と、CSSに4.7 nFを取り付けた場合のソフトスタート時間 (tss2) を保証しています。 1nF 3.3nF 10nF 33nF CSS tSS 10ms 3.3ms 1.2ms 0.5ms 1.6ms 4.7nF ソフトスタート時間調整コンデンサ (CSS) 対ソフトスタート時間 (tSS) CE VOUT VSET tSS tVO_S PGOOD 120us (Typ.) 1.27V time time time ソフトスタートシーケンス CSS [nF] = (tss - tVO_S) / 0.64 × 2.0 tSS: Soft-start time (ms)
tVO_S: Time period from CE = “H” to VOUT’s rising
● トラッキング機能
CSS/TRK端子に外部電圧を印加することで、内部のソフトスタート時間500 µs (Typ.) を下限にソフトスター トシーケンスを制御することができます。トラッキング時は、CSS / TRK端子電圧 (VCSS/TRK) ≒ VFB端子電 圧 (VFB) となるため、外部電圧をマイコンの出力等で印加すると、複雑なスタートタイミングとソフトスター ト時間の設定が容易にできます。トラッキング可能な電圧は 0 V ~ 0.64 Vの間であり、それ以上の電圧では、 内部のリファレンス電圧 0.64 V (Typ.) に VFB が制御されます。また、アップトラッキングだけでなく、ダ ウントラッキングにも対応しているため、VCSS/TRK を0.64 V (Typ.) 以下にすることで任意の立下がり波形に 制御することができます。 CSS/TRK VOUT 0.64V SS 通常動作 SS トラッキングシーケンス● 最小
ON 時間
最小ON時間は、ハイサイドFETをオンすることができる最小時間です。R1272Sの最小ON時間 (Max. 120 ns) は内部の最小ON回路にて決定します。最小ON時間以下の幅のパルスを生成することはできません。そのた め、最小降圧比 / 発振周波数 [VOUT / VIN × (1 / fOSC)] が120 nsを下回らないように、出力設定電圧、発振周波 数を選択してください。最小降圧比を下回る設定となった場合、R1272Sはパルススキップを開始します。出 力電圧は安定しますが、電流および電圧のリップルが大きくなります。● 最小
OFF 時間
最小OFF時間は、内部の最小OFF回路にて決定します。ブートストラップ方式の採用により、ハイサイドFET にNMOSを使用します。そのため、ハイサイドFETを駆動する電圧を充電する必要があり、充電に要する時 間からOFF時間を決定しています。また、周波数を最小で設定の1/4に落とす方式の採用により、入出力電圧 差が小さい場合、または急激な負荷過渡が入った場合には、ハイサイドFETのOFFも４周期毎となります。 そのため、入出力電圧差が小さい場合には最小OFF時間は実質30ns (Typ.) となり、最大デューティー比を上 げることが可能です。● 貫通
(シュートスルー) 防止
外付けFETによる貫通電流防止のため、HGATE端子電圧(VHGATE)もしくはLGATE端子電圧(VLGATE)を監視して います。ローサイドFETがオンする時は、VHGATE － LX端子電圧(VLX) が1 V以下になった後にVLGATEを上昇 させることで、両方のFETが同時にオンしないように制御し、貫通電流を防止します。同様にハイサイドFET がオンする時は、VLGATE － GND(PGND端子電圧) が1 V以下になった後に、VHGATE － VLX の差を大きくす ることで貫通電流を防止します。
● 逆流電流制限機能
逆流電流制限機能は、逆流電流が設定される逆流閾値電流を上回ると検出します。検出されると、LGATE端 子を”L”に落とし、逆流電流を制限します。電流制限値と同様に、VOUT端子とSENSE端子間の電圧で決定さ れ、検出の閾値は電流制限値の -1/2 の値となります。 この機能は、主に出力がショートし、設定電圧よりも高い電圧にプルアップされた場合に動作する機能とな ります。●
SSCG (スペクトラム拡散型発振器) 機能
EMI軽減のため、PWM動作時にSSCG機能が有効になるバージョンを用意しています。このバージョンでは、 発振周波数 (fOSC) の約±3.6% (Typ.) の範囲でランプ状に変化します。変調周期は fOSC / 128 になります。 ただし、SSCGはPWM動作時のみ有効で、VFM動作時は無効化されます。● 周波数異常保護機能
(BADFREQ)
RT抵抗のオープン時またはショート時にスイッチングを停止することでICを保護します。2000 kHz (Typ.) 以上もしくは125 kHz (Typ.) 以下に相当する電流がRT端子に流れると、スイッチングを停止し、内部状態は ソフトスタート前の状態に遷移します。また、BADFREQ検出中は、CLKOUT端子は “L” 固定になります。 異常状態から復帰した場合は、ソフトスタートから再開して通常の制御系で制御されます。 CLKOUT PGOOD time time VFB 0.64V time BADFEQDetection BADFEQRelease
● 降圧
DCDC コンバータの動作
一般的な降圧DC/DCコンバータの動作について、下図に従って説明します。 降圧DC/DCコンバータは、ハイサイドFETがオン時に出力すると同時にインダクタにエネルギーを貯め、オ フ時にインダクタに貯めた電流を放出し、それを平滑化してエネルギー損失を少なく入力電圧より低い出力 電圧を供給します。 H-side FET L L-side FET VIN i1 VOUT COUT i2 GND 基本回路図 インダクタに流れる電流Step1. ハイサイドFETがオンし、電流IL = i1が流れ、Lにエネルギーがチャージされ、COUTに電荷がチャー ジされ出力電流 (IOUT) を供給します。このとき、ハイサイドFETがオンしている時間 (ton) に比例 して、IL = i1 はIL = ILMIN = 0 から増加し、ILMAX に達します。
Step2. ハイサイドFETがオフすると、ローサイドFETをオンし、電流IL = i2を流します。
Step3. MODE = L (VFM/PWM自動切替モード) の場合
IL = i2 は徐々に減少しtOPEN 時間後、IL = ILMIN = 0 となってローサイドFETはオフします。この状態 を不連続モードといいます。このモードに入ると、R1272SはVFMモードに移行します。次に出力 電流が大きくなっていくと、IL = ILMIN = 0 になる前に次のサイクルに入り、ハイサイドFETがオン し、ローサイドFETがオフします。この状態を連続モードといいます。
MODE = H (強制PWMモード)、MODE = 外部クロック (PLL同期モード) の場合
常に連続モードで動作するため、次のサイクルに入るまでは、常にローサイドFETがオンします。 そのため、tOPEN時間後、IL = ILMIN = 0 となった場合は、ローサイドFETがオンし続けることでIL = ILMIN < 0となります。 PWMモードの場合、単位時間当たりのスイッチング回数 (fOSC) を一定とし、tON をコントロールすることに よって出力電圧を一定に保っています。 t=1/ fosc toff topen ILmin ILmax ton IL
● 強制
PWM モードと VFM モード
動作モードには、軽負荷時における高効率を実現するためにVFMモードに自動的に切り替わるPWM / VFM自 動切替モードと、ノイズを軽減するために軽負荷時にも固定周波数でスイッチングする強制PWMモードがあ り、MODE端子により選択できます。 強制PWM モード MODE端子を ”H” に固定すると、ノイズを軽減するために軽負荷時にも固定周波数でスイッチングする強制 PWMモードになります。そのため、IOUTがΔIL/2 以下の場合、ILMIN は ”0” 以下になります。すなわち、tON 時 に IL がILMIN から ”0” に達するまでの間とtOFF 時に IL が ”0” から ILMIN に達するまでの間、FETを通して、 COUTに充電される電荷を放電します。ただし、出力が設定電圧以上の状態でハイサイドFETのONタイミング が来た場合は、過電圧を防止するためにパルススキップが発生します。 VFMモード MODE端子を ”L” に固定すると、PWM/VFM自動切替モードとなり、軽負荷時には自動的に高効率を実現す るためにVFMモードになります。VFMモードでは、VFB端子電圧が内部のリファレンス電圧 (Typ.0.64 V) よ りも下がった時点で、同条件のPWMモードにおける tON × 1.54 (typ.) 倍の間、ハイサイドFETをオンするアー キテクチャとなっています。オンすると、ハイサイドFETのON時間を決定する回路が動きだし、ON時間決 定回路がオフするとハイサイドFETをオフし、ローサイドFETがオンします。その後、コイル電流が 0 A に なるまでオンし、0 Aになったことを検知してローサイドFETをオフでスイッチングを停止します (両サイド のFETをオフします) 。スイッチングが停止すると、VFB端子電圧が0.64 V に下がるまではスイッチングし ません。 PWMモードのON時間は、RT端子に接続している抵抗値、入力電圧、出力電圧で決定されます。VFMモード のON時間の詳細は、後述の『リップル計算式』を参照してください。 ILMAX ILMIN tON tOFF T=1/fOSC IL IOUT t 0 ΔIL ILMAX ILMIN tON tOFF IL t 0 強制PWM モード VFMモード●
VFM リップルの計算式
VFMリップルの計算は以下の式1で行います。式2はVFM時のインダクタ電流のMax.値を表します。
VOUT_VFM = RCOUT_ESR × (IL_VFM) + COEF_TON_VFM × (IL_VFM / 2) / fOSC / COUT_EFF ··· 式1
IL_VFM = ((VIN -VOUT) / L) × COEF_TON_VFM × VOUT / VIN / fOSC ··· 式2 VOUT_VFM : VFM時の出力リップル
RCOUT_ESR : 出力容量のESR
IL_VFM : VFM時インダクタ電流のMax.値
COEF_TON_VFM : VFM時のON時間倍率 Typ.1.54倍 (設計値) (VIN-VOUT) / L : インダクタ電流の傾き
COEF_TON_VFM × VOUT / VIN / fOSC : VFM時のON時間
VFM時のインダクタ電流波形 IL (A) Time(s) T1 T2 傾き ⊿IL=(VIN-VOUT)/L 傾き ⊿IL= VOUT/L インダクタ電流Max.値 IL_VFM 平均の電流 x 時間 の面積 H-side FET L-side FET
電圧と電流(I)、容量(C)、時間(T)の関係は、次式にて簡易的に表せます。 VOUT = I × T/C 電流は平均の電流ですので、1/2 x IL_VFM と表すことができ、VFM時に電流が流れている時間 (T) は以下のよ うになります。 T = COEF_TON_VFM / fOSC リップルには、さらにESR × 電流の電圧が重畳分を足し込み、式1を算出しています。セラミックコンデン サをパラレルで付けた場合は、ESRは非常に小さいため、ほとんど無視できます。 出力容量にチャージされる電荷量(ハッチング部分)は次式3にて表されます。 (ハイサイドFETのON時間(T1) + ローサイドFETのON時間(T2)) × 平均電流量 ··· 式3 このとき、T1、T2は以下のようになり、電流が流れている時間 (T) が求められます。 T1 = COEF_TON_VFM / fOSC × VOUT / VIN ··· (VFMのON時間)
T2 = (VIN/VOUT-1) × T1 (0 = IL_VFM – VOUT/L × T2) T = T1 + T2 = VIN /VOUT × T1 = COEF_TON_VFM / fOSC 出力容量にチャージされる電荷量を計算すると、次式4になります。 T x IL_VFM /2 = COEF_TON_VFM / fOSC × IL_VFM /2 ··· 式4 以上より、リップルは次式5で計算されます。
■
アプリケーション情報
● 基本回路例
R1272SxxxA 22kΩ 91.4kΩ 47pF 2700pF 13kΩ 66kΩ 3.3nF 40μF 2.2μF 0.22μF 150μF VCC CLKOUT HGATE BST LGATE LX MODE PGND FLAG 1kΩ AGND VIN VOUT CSS/TRC VFB CE RT COMP SENSE 24pF VIN 4.5V to 34V 2.2μH 6.8mΩ VOUT 3.3V HS/LS-FET NP35N04YLG R1272SxxxA (500 kHz) 基本回路例 R1272SxxxA 22kΩ 24.3kΩ 100pF 3.3nF 5.5kΩ 33kΩ 3.3nF 20μF 2.2μF 0.22μF 200μF VCC CLKOUT HGATE BST LGATE LX MODE PGND FLAG 1kΩ AGND VIN VOUT CSS/TRC VFB CE RT COMP SENSE 47pF VIN 4.5V to 12V 1.0μH 5mΩ VOUT 1.35V HS/LS-FET NVTFS5811NLTAG R1272SxxxA (1 MHz) 基本回路例 推奨部品例 記号 入力電圧 (VIN) スペック 部品名 CIN≤ 16 V 4.7 µF, 25 V, 125°C 10µF, 25 V, 125°C GRM32ER71H106KA12L (Murata) CGA6P1X7R1E106K (TDK)
4.0 V ~ 34 V 4.7 µF, 25 V, 125°C 10 µF, 50 V, 125°C CGA6P3X7R1H475K (TDK) CGA6P3X7S1H106K (TDK) 22 µF, 50 V, 125°C CGA8P1X7R1E226M (TDK) COUT 4.0 V ~ 34 V 22 µF, 6.3 V, 125°C CGA5L1X7R0J226M (TDK) 22 µF, 16 V, 125°C CGA6P1X7R1C226M (TDK) 47 µF, 10 V, 125°C GRM32ER71A476KE15L (Murata) 100µF, 16 V, 125°C CKG57NX7S1C107M (TDK)
推奨部品例（続き） 記号 インダクタンス スペック 部品名 L 0.56 µH 32 A FDU1250C-H-R56M (TOKO) 1.0 µH 20 A CLF12555T-1R0M-D (TDK) 1.5 µH 16.4 A 26 A VLM13580T-1R5M-D1 (TDK) CLF12555T-1R5M-D (TDK) 2.2 µH 13.1 A 20 A VLM13580T-2R2M-D1 (TDK) CLF12555T-2R2M-D (TDK) 3.3 µH 11.4 A 18 A VLM13580T-3R3M-D1 (TDK) CLF12555T-3R3M-D (TDK)
● 外付け部品選定方法
R1272S に必要となる外付け部品の選定および定数計算式の説明をします。各定数は初期状態での目安であ り、インダクタのバラつきや出力容量の実効値等で位相特性がずれる可能性があるため、実動作を確認した 上でユニティゲインや位相特性の合わせこみが必要となる場合があります。 1. 使用条件の決定 使用したい周波数、出力容量、電流、入力電圧を決めます。参考例として、各パラメータを以下の値に設定 し、各算出式を説明します。 出力電圧 (VOUT) : 3.3 V 出力電流 (IOUT) : 10 A 入力電圧 (VIN) : 12 V 入力範囲 : 8 V ~ 16 V 周波数 (fOSC) : 500kHz 出力容量のESR (RCOUT_ESR) : 3 mΩ 2. ユニティゲイン周波数 (funity) の選択 ユニティゲイン周波数 (funity) は、ループゲインが 1 (0 dB) となる周波数で定義されます。発振周波数 (fOSC) の1/6 ~ 1/10 の範囲で選択することを推奨します。ユニティゲイン周波数は過渡応答時の応答性を決定する もので、ユニティゲイン周波数が高いほど高速な応答性を実現できます。ただし、位相余裕も少なくなるた め、安定性を十分に確保できる値を選択してください。参考例として、ユニティゲイン周波数を 70 kHz と 設定します。3. インダクタの選定
使用する入力電圧と出力電圧が与えられると、インダクタのインダクタンス値 (L) と発振周波数 (fOSC) に よってインダクタ電流のリップル電流値 (∆IL) が決定します。インダクタ電流のリップル値は次式 1 によっ て求められます。
∆IL= (VOUT / L / fOSC) × (1-VOUT / VIN_MAX) ··· 式 1 VIN_MAX : 最大使用入力電圧
リップル値 (∆IL) が小さいと、インダクタのコア損失、出力電圧のリップル値が小さくなりますが、計算式 からも分るように大きなインダクタンス値が必要となります。∆ILの目安として、IOUTの30%の値を妥当な値 と判断し、以下のように表せます。
L = (VOUT / ∆IL / fOSC) × (1-VOUT / VIN_MAX) ··· 式 2 = (VOUT / (IOUT x 0.3) / fOSC) x (1-VOUT / VIN_MAX)
設定した各パラメータ値を式2 に代入し、インダクタンスを計算します。 L = (3.3 V / 3 A / 500 kHz) × (1-3.3 V / 16 V) = 1.75 µH この結果に近い2.2µH のインダクタを選択した場合、∆ILは以下の値となります。 ∆IL = (3.3 V / 2.2 µH / 500 kHz) × (1-3.3 V / 16 V) = 2.38 A 4. 出力容量値の設定 以下の二つの条件を満たす出力容量値 (COUT) を設定してください。
■
位相余裕から算出 安定性の確保の目安として、出力段のポール周波数 (fP_OUT) の設定がユニティゲイン周波数の 1/14 以下にな るように設定することを推奨します。fP_OUTは次式3 で表せます。fP_OUT = 1/(2 ×π× COUT_EFF × ((ROUT_MIN × 2 ×π× fOSC × L) / (ROUT_MIN + 2 ×π× fOSC × L) + RCOUT_ESR)) ··· 式 3 COUT_EFF : 出力容量 (実効値)
ROUT_MIN : 出力電流 Max.時の出力抵抗値 ROUT_MIN = VOUT/ IOUT
= 3.3 V / 10 A = 0.33 Ω
fP_OUT = funity / 14 とすると、式 3 は以下のようになります。
COUT_EFF = 14 / (2 ×π× funity × ((ROUT_MIN × 2 ×π× fOSC × L) / (ROUT_MIN + 2 ×π× fOSC × L) + RCOUT_ESR)) ··· 式 4 各パラメータを式4 に代入すると、出力容量 (実効値) は以下のようになります。 COUT_EFF =14 / (2 ×π×70kHz×((0.33Ω × 2 ×π× 500 kHz × 2.2 µH) / (0.33Ω+ 2 ×π× 500kHz × 2.2µH)+3mΩ)) = 100.1 µF 式4 にて計算される値以上の実効値となる出力容量を選択することを推奨します。 コンデンサの実効値は印加されるDC 電圧に従ってディレーティングされます。次式 5 はセラミック出力コ ンデンサに対する単純化されたディレーティング式を示します。より正確なディレーティング・モデルにつ いては、使用する出力コンデンサの製造元のデータシートを参照してください。
COUT_EFF = COUT_SET × (VCO_AB - VOUT) / VCO_AB ··· 式 5 COUT_SET : 出力容量規格値
VCO_AB : コンデンサの電圧定格
ディレーティング式を用いて実行値が100.1µF 以上の値になるように計算します。使用する容量の定格を 10 V とすると、COUTの容量は以下のように求められます。
COUT_SET > COUT_EFF / ((VCO_AB - VOUT) / VCO_AB) COUT_SET > 100.1 µF / ((10 - 3.3) / 10) COUT > 149.4 µF 上記の計算より、COUTは150 µF の容量 (実効値 100.5 µF) を選択します。
■
VFM モード時のリップルから算出 算出したCOUT値から、VFM モード時のリップル量は次式のように導かれます。計算式の詳細は、「VFM リッ プルの計算式」の項を参照してください。IL_VFM = ((VIN_MAX-VOUT) / L) × COEF_TON_VFM × VOUT / VIN_MAX / fOSC ··· 式 6 VOUT_VFM = RCOUT_ESR × (IL_VFM) + COEF_TON_VFM × (IL_VFM / 2) / fOSC / COUT_EFF ··· 式 7 IL_VFM : VFM 時の最大コイル電流
COEF_TON_VFM : VFM 時の ON 時間倍率 (PWM_ON 時間の倍数) VOUT_VFM : VFM 時の最大出力リップル
設定した各パラメータを式6 と式 7 に代入し、リップル値を計算します。 IL_VFM = ((16 V - 3.3 V) / 2.2 µH) × 1.54 × 3.3 V / 16 V / 500 kHz = 3.67 A VOUT_VFM = 3 mΩ × 3.67 A + 1.54 × (3.67 A / 2) / 500 kHz / 100.5 µF = 67.2 mV VOUT_VFMは、狙いのリップル値以下になるように設定してください。狙いのリップル値以上となる場合は、 次式8 から出力容量を決定してください。
COUT_EFF = 1.54 × (IL_VFM / 2) / fOSC / (VOUT_VFM - RCOUT_ESR × (IL_VFM)) ··· 式 8
5. 位相補償の設計 電圧フィードバックの電流アンプの出力がCOMP 端子に出力されているため、外付け部品にて位相補償を行 います。出力コンデンサと補償回路によって位相特性を安定化することができます。 RBOT RTOP CC2 CC RC CSPD VREF 0.64V VOUT COMP ERROR_AMP -+ VFB 外部位相補償回路接続例
■
RC値の算出 算出したユニティゲイン周波数に設定するための位相補償抵抗RCの算出式を次に示します。RC = 2 ×π× funity × VOUT × COUT_EFF / (gm_ea × VREF × gm_pwr) ··· 式 9 gm_ea : エラーランプの gm
VREF : リファレンス電圧 (0.64 V) gm_pwr : パワー段の gm
gm_pwr × ∆VS = ∆IL
gm_ea / ∆VS = 0.05 × 10 ^ (-6) × fOSC / VOUT
gm_ea × gm_pwr = 0.05 × 10 ^ (-6) ×∆IL × fOSC / VOUT ··· 式 10
式10 を式 9 に代入すると、RCは以下の通りになります。
RC = 2 ×π× funity × VOUT × COUT_EFF / (VREF × 0.05 × 10 ^ (-6) × ∆IL × fOSC / VOUT)
= 2 ×π× 70 kHz × 3.3 V × 100.5 µF / (0.64 × 0.05 × 10 ^ (-6) × 2.38A × 500 kHz / 3.3 V) =12.63 ≒13 kΩ
■
CC値の算出 エアーアンプ出力のゼロ点が出力段の最高ポール周波数 (fP_OUT) に当たるように CCを算出します。 式(3)より fP_OUT = 5.0 kHz です。CCは次式11 によって求められます。 CC = 1 / (2 ×π× RC × fP_OUT) ··· 式 11 = 1/ (2 × 3.14 ×13 kΩ ×5.0 kHz) = 2.45 ≒ 2.7 nF■
CC2値の算出CC2値は出力コンデンサのESR によるゼロ点周波数 (fZ_ESR) によって算出方法が異なります。fZ_ESRは次式 12 によって求められます。
fZ_ESR = 1 / (2 ×π× RCOUT_ESR × COUT_EFF) ··· 式 12 = 528 kHz [ESR のゼロ点周波数が fOSC / 2 より低い場合] CC2はfZ_ESRにポールを設定します。 CC2 = RCOUT_ESR × COUT_EFF / RC··· 式 13 [ESR のゼロ点周波数が fOSC / 2 より高い場合] COMP 端子のノイズフィルタの目的として、CC2は発振周波数の1/2 にポールを設定します。 fOSC / 2 = 1 / (2 ×π× RC × CC2） CC2 = 2 / (2 ×π× RC × fOSC) ··· 式 14 参考例では fOSC / 2より高いので、COMP端子のノイズフィルタとしてCC2を使用します。 CC2 = 49 ≒ 47 pF
■
CSPD値の算出CSPDはユニティゲイン周波数にゼロ点周波数を設定します。 RTOP = RBOT × (VOUT / VREF -1)
CSPD = 1 / (2 ×π× funity × RTOP) ···式15 RBOT = 22 kΩ とすると、 RTOP = 22 k × (3.3 V / 0.64 V -1) = 91.4 kΩ CSPD = 1 / (2 ×π× 70 kHz × 91.4 kΩ) = 24.8 ≒ 27 pF
● 部品選定上の注意点
インダクタ ● 直流抵抗が小さく、許容電流が十分あり、磁気飽和しにくいものを選んでください。また、インダクタン ス値は、使用条件での負荷電流を考慮して決定してください。小さい場合は、負荷電流の増加と共にLX電 流のピーク値が増加し、電流制限回路が動作する可能性があります。 コンデンサ ● DCバイアス特性および温度特性を考慮し、定格が印加電圧に対してマージンのあるものを使用してくだ さい。 ● CINはセラミックコンデンサを推奨します。電解コンデンサと併用すれば、安定動作に対するマージンは 大きくなります。電解コンデンサは許容リップル電流の定格に注意し、できるだけ直列等価抵抗 (ESR) の低いものを選んでください。許容リップル電流 (IRMS) は次式より求められます。IRMS ≒ IOUT/ VIN × √{ VOUT × (VIN – VOUT) }
FET ● ゲート-ソース間電圧 HGATE、LGATE共に5 Vで駆動しますが、バラつき、マージンを含めて10 V以上を推奨します。 ● ゲート閾値電圧 温度、バラつきを含めて、3.4 V (Max.) 以下、1.0 V (Min.) 以上のものを選んでください。 ● ドレイン電流 ピーク電流や制限電流を考慮して、十分にマージンのあるものを選んでください。 ● ボディダイオード電流 逆流制限以上のものを選んでください。R1272Sでは逆流電流は通常の電流制限値の半分の値となります。 ● 入力容量(CISS) 3800pF以下が目安です。
● オン抵抗 (RDS(on)) & 全ゲート電荷量 (Qg) 効率に影響するため、なるべく低い特性のものを選んでください。一般的に、RDS × Qg (性能指数) が小 さいことが性能の良いFETとなります。 ● FETメーカーによってテスト方法、仕様の定義が異なるので、最終的にはR1272Sが実装されたアプリケー ションで確認してください。 FETの損失 FETの損失は、FETのオン抵抗による導通損失とハイサイドFETとローサイドFETのターンオン / ターンオ フ時のスイッチング損失の合計から求めることができます。FETの損失がおおきくなることが予想される場 合には、FETのON抵抗、スイッチング損失、パッケージの許容損失を十分に考慮して選んでください。下図 に、通常スイッチング時のハイサイドFETとローサイドFETのタイミングチャートを示します。各遅延時間 における損失は次のように計算できます。 VF (Body Diode) LS-FET VDS (RONL × IOUT ) LX LS-FET VGS HS-FET VGS VTH VSP VCC VIN VTH VSP
DCDC Converter Basic Switching Timing Chart
time t1 t2 t3 t4 t5 t6 t6 VCC t1 (t5): ローサイドFETがターンオフし、ハイサイドFETがターンオンするまでの区間、および、ハイサイドFET がターンオフし、ローサイドFETがターンオンするまでの区間にて、ローサイドFETのボディダイオード で電流を供給するため、損失が発生します。t1とt5での損失(PDEAD) は次式で表せます。
PDEAD = VF × IOUT × fOSC × (tDEAD1 + tDEAD5)
VF : ボディダイオードの順方向電圧
tDEAD1 :ローサイドFETのVGS がVTHを下回り、ハイサイドFETのVGS がVTHを超えるまでの遅延時間 tDEAD5 :ハイサイドFETのVGS がVTHを下回り、ローサイドFETのVGS がVTHを超えるまでの遅延時間
t2 (t4):
遅延時間 (tDEAD1 / tDEAD5) 後にハイサイドFETがターンオンもしくはターンオフした際には、ハイサイド FETのドレイン・ソース間電圧 (VDS) が VINと等しく、IOUT に等しい電流が流れるため、大きな損失が発 生します。ターンオン、ターンオフ時の損失(PSW) は次式で表せます。
PSW = 1/2 × VIN × IOUT × fOSC × (tRISE + tFALL)
tRISE : ハイサイドFETのゲート電圧が閾値から上昇して安定区間 (VSP) が終了するまでの時間 tFALL : ハイサイドFETのゲート電圧が安定区間開始から閾値以下になるまでの時間 安定区間中、ゲートチャージ電流がCGDの充電に使用されるため、ハイサイドFETのVGSはほぼ一定となり ます。また、ハイサイドFETがターンオンした際には、ローサイドFETのボディダイオードを回復させる ため、逆回復損失 (PRR) が発生します。逆回復に必要な電荷量 (Qrr) は使用するFETのデータシートを参 照してください。 PRR = VIN × Qrr × fOSC さらに、FETのゲートに対して電荷を充電する電力 (PGH, PGL) と、FETの出力容量に電荷を充電する電力 (POSSH, POSSL) が発生し、それぞれ次式で表せます。詳細な値は、使用するFETのデータシートを参照し てください。
PGH = QGH × VCC × fOSC PGL = QGL × VCC × fOSC
POSSH = 1/2× COSSH × (VIN)2 × fOSC POSSL = 1/2× COSSL × (VIN)2 × fOSC
VCC : VCC端子電圧
QGH, QGL : ハイサイドFET / ローサイドFETのゲート電荷量
t3 (t6):
t3はハイサイドFETの導通損失 (PHS(on)) が、t6はローサイドFETの導通損失 (PLS(on)) が発生する区間 です。それぞれ次式で表せます。ONデューティはVIN / VOUTにて近似しています。
IRMS = √ (((IOUT)2 + (IP-P)2 / 12)) PHS (on) = (IRMS)2 × RONH × VOUT / VIN PLS (on) =(IRMS)2 × RONL × (1-VOUT / VIN)
IRMS : FETの実効値電流 IP-P : FET電流振幅量
RONH, RONL : ハイサイドFET / ローサイドFETのON抵抗
導通損失は、デューティに依存しているため、入出力の降圧比で損失が変化します。降圧比が大きく、ON デューティが小さい場合にはローサイド側の損失が大きく、降圧比が小さい場合にはハイサイド側の損失 が大きくなります。上記の式からハイサイドFET / ローサイドFETの損失は次式で表せます。
PHS = PHS (on) + PSW + PRR + PGH + POSSH PLS = PLS (on) + PGL + POSSL + PDEAD
式からわかるように、一般的に入力電圧が高く、周波数が高いとスイッチング損失が大きくなり、支配的 となります。逆に、入力電圧が低く、周波数が低いと導通損失が支配的になります。
■
使用上の注意点
本ICを用いた電源回路の性能は、周辺回路に大きく依存します。周辺部品の設定には十分注意してください。 特に各部品、基板レイアウトパターン、および、本ICについて各定格値 (電圧、電流、電力) を超えないよう に周辺回路を設計してください。 ● 外付け部品は極力ICの近くに置き、配線を短くしてください。特にVIN ─ GND間に接続されているコン デンサは、ハイサイドFETのドレインの直近に最短距離で配線してください。電源配線、グラウンド配 線のインピーダンスが高いとIC内部の電位がスイッチング電流により変動し動作が不安定になることが あります。電源配線、グラウンド配線を十分強化してください。 ● COUTは、入力から高調波ノイズの影響を避けるためCINから離して配置してください。● コントローラのAGNDとPGNDは分離して考え、CIN、COUTと同じ配線層の低インピーダンスの点で接続 するようにしてください。
● CBSTはLX 端子と BST 端子の直近に配置してください。また、EMI 対策で FET のスルーレートを調整 する場合、HGATE 端子、LGATE 端子から FET のゲートに対して直列に抵抗を入れると貫通電流が流れ る可能性があるので、ゲートに直列の抵抗ではなく、BST 端子と CBST間に直列に抵抗 (RBST)を入れる ことを推奨します。
● HSOP-18 パッケージは、IC の裏面パッドを備えています。IC の裏面パッドは GND に接続してくださ い。また、多層基板において放熱性を高めるには、IC の裏面パッドの接続部に Via を設け、他層に熱を 逃がす対策が有効です。FET も同様に放熱を行ってください。
● NC 端子は必ず "Open” にしてください。
● 強制PWM（MODE = H）もしくは VFM（MODE = L）で使用される場合、MODE端子に安定したH / Lの 電圧を印加してください。そのような電圧が無い場合、”H” はVCC端子、”L”はAGNDに接続することを 推奨します。PGNDのようなノイジーなラインに接続した場合、誤動作する可能性があるため注意して ください。またMODE端子を ”Open” にしての使用は避けてください。 ● VOUTがマイナス電位の場合、起動できないことがあります。 ● コントローラの電源とハイサイドFETの電源は同じ電源を接続してください。本ICはハイサイドFETの 電源電圧＝コントローラの電源電圧として内部でSLOPE補償を行っています。別電圧が印加された場合、 適切なSLOPE補償が得られず、動作が不安定になります。
●
PCB レイアウト図
R1272SxxxA ボードレイアウト
ボードレイアウト例 － 1 層 (トップレイヤー)
ボードレイアウト例 － 3 層
■
特性例
以下の特性例は参考値であり、それぞれの値を保証するものではありません。 1) FB 電圧 2) 発振周波数 250 kHz (RT = 135 kΩ) 600 kHz (RT = 55 kΩ) 3) ソフトスタート時間 内調シフトスタート時間 外調ソフトスタート時間 (CSS = Open) (CSS = 4.7 nF)4) 電流制限閾値電圧 電流制限閾値電圧 逆流電流制限閾値電圧 (R1272Sxx2x) (R1272Sxx2x) 5) LX 地絡/天絡検出閾値 LX 地絡閾値検出閾値 LX 天絡閾値検出閾値 (VIN-LX) (LX-PGND) 6) 消費電流 消費電流（VFM) 消費電流（PWM) (Vin=12V) (Vin=12V)
7) UVLO UVLO 解除電圧 UVLO 検出電圧 8) CE 入力電圧 CE "H" 入力電圧 CE "L" 入力電圧 9) 効率 VOUT = 1.5 V VOUT = 1.5 V fOSC = 250 kHz / VIN = 8 V / 12 V / 16 V fOSC = 500 kHz / VIN = 8 V / 12 V / 16 V
VOUT = 3.3 V VOUT = 3.3 V fOSC = 250 kHz, VIN = 8 V / 12 V / 16 V fOSC = 500 kHz, VIN = 8 V / 12 V / 16 V VOUT = 5.0 V VOUT = 5.0 V fOSC = 250 kHz / VIN = 8 V / 12 V / 16 V fOSC = 500 kHz / VIN = 8 V / 12 V / 16 V 10) 負荷過渡 VIN = 12 V, VOUT = 3.3 V VIN = 12 V, VOUT = 3.3 V
VIN = 12 V, VOUT = 3.3 V Vin = 12V, VOUT = 3.3V
fOSC = 500 kHz, MODE = H 強制 PWM fOSC = 500 kHz, MODE = H 強制 PWM
11) 負荷安定度
VOUT = 3.3V VOUT = 3.3 V
fOSC = 250 kHz, VIN = 12 V fOSC = 500 kHz, VIN = 12 V
12) 入力過渡
VOUT = 3.3 V VOUT = 3.3 V
fOSC = 500 kHz, MODE = L VFM / PWM 自動切替 fOSC = 500 kHz, MODE = L VFM / PWM 自動切替 IOUT = 0.1 A VFM モード IOUT = 0.1 A VFM モード
VOUT = 3.3 V VOUT = 3.3 V
fOSC = 500 kHz, MODE = H VFM / PWM 自動切替 fOSC = 500kHz, MODE = H VFM / PWM 自動切替 IOUT = 5 A PWM モード IOUT = 5 A PWM モード
13) 入力安定度
VOUT = 3.3 V VOUT = 3.3 V
fOSC = 500 kHz, MODE = L VFM/PWM 自動切替 fOSC = 500kHz, MODE = H 強制 PWM
14) アップダウントラッキング 15) ロードダンプ
VIN = 12 V、VOUT = 3.3 V VOUT = 3.3 V
16) ラインレギュレーション VOUT = 5.0 V
fOSC = 500 kHz, MODE = H 強制 PWM
ラインレギュレーション UVLO 解除拡大 ラインレギュレーション UVLO 検出拡大
VOUT = 5.0 V VOUT = 5.0 V
HSOP-18 パッケージの許容損失について特性例を示します。なお、許容損失は実装条件に左右されます。 本特性例はJEDEC STD. 51-7 に基づいた下記測定条件での参考データとなります。 測定条件 項目 測定条件 測定状態 基板実装状態 (風速 0 m/s) 基板材質 ガラスエポキシ樹脂 (4 層基板) 基板サイズ 76.2 mm × 114.3 mm × 0.8 mm 配線率 外層 (1 層)：95%以下, 50 mm 角 内層 (2 層, 3 層)：100%, 50 mm 角 外層 (4 層)：100%, 50 mm 角 スルーホール φ 0.3 mm × 21 個 測定結果 (Ta = 25°C, Tjmax = 150°C) 項目 測定結果 許容損失 3900 mW 熱抵抗 (θja) θja = 32°C/W 熱特性 (ψjt) ψjt = 8°C/W θja：ジャンクション温度と周囲温度間の熱抵抗 ψjt：ジャンクション温度とパッケージマーク面中央温度間の熱特性 許容損失 対 周囲温度 測定用基板レイアウト 0 500 1000 1500 2000 2500 3000 3500 4000 0 25 50 75 100 125 150 Pow er D is si pat ion P D (m W ) Ambient Temperature (°C) 3900
HSOP-18 パッケージ外形図
∗ 青丸で囲んでいる裏面のタブは基板電位 (GND ) です。基板側のグランドと接続することを推奨しますが、 オープ
ンにすることも可能です。 ∗
隣接ピン間ショート、ピンオープン、VOUT / LX ピンの天絡・地絡した際のデバイスへの影響を説明します。 ●
