ADM485
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、特長
EIA RS-485 に準拠 データレート: 5 Mbps 5 V 単電源動作 バス同相モード範囲: -7 V～+12 V 高速低消費電力の BiCMOS サーマル・シャットダウン保護機能を内蔵 短絡保護機能 ドライバ伝搬遅延: 10 ns (typ) レシーバ伝搬遅延: 15 ns (typ) パワーオフ時に出力でハイ・インピーダンスを維持 LTC485 のアップグレード製品アプリケーション
低消費電力 RS-485 システム DTE/DCE インターフェース パケット・スイッチング LAN データ・コンセントレーション データ・マルチプレクサ ISDN機能ブロック図
A GND B VCC R D RO RE DE DI ADM485 00 07 8-0 0 1 1 2 3 4 8 7 6 5 図 1.概要
ADM485 は、マルチポイント・バス伝送線による高速双方向デー タ通信に最適な差動ライン・トランシーバです。平衡データ伝送 用にデザインされ、EIA 標準の RS-485 と RS-422 に準拠していま す。このデバイスは差動ライン・ドライバと差動ライン・レシー バを内蔵しています。ドライバとレシーバは独立にイネーブルす ることができます。ディスエーブルされると、出力はスリー・ス テートになります。 ADM485 は 5 V 単電源で動作します。バスの輻輳または出力の短 絡により発生する消費電力の増加をサーマル・シャットダウン回 路により防止します。故障状態で、大幅な温度上昇が内部ドライ バ回路で検出されると、この機能によりドライバ出力がハイ・イ ンピーダンス状態にされます。 最大 32 個のトランシーバを同じバスに接続できますが、同時に 1 個のドライバだけをイネーブルすることができます。したがって、 残りのディスエーブルされたドライバがバスの負荷にならないよ うにすることが重要です。このため、ADM485 ドライバはディス エーブル時とパワーダウン時にハイ出力インピーダンスになり、 トランシーバが使用されないときに負荷効果を小さくします。ド ライバ出力のハイ・インピーダンスは、-7 V～+12 V のコモン・モ ード電圧の全範囲で維持されます。 レシーバはフェイル・セーフ機能を持っているため、入力の未接 続(フローティング)時にロジックはハイ出力レベルになります。 ADM485 は、低消費電力 CMOS と高速スイッチング・バイポーラ 技術との高度なミックス技術プロセスである BiCMOS で製造され ています。すべての入力と出力には、ESD 保護機能が付いていま す。すべてのドライバ出力は、高い電流ソース /シンク能力を持っ ています。エピタキシャル層を使ってラッチアップから保護して います。 ADM485 は極めて高速なスイッチング速度を持っています。最小 のドライバ伝搬遅延を持つため、最大 5 Mbps のデータ・レートで の送信が可能であると同時に、低スキューにより EMI 干渉が少な くなっています。 このデバイスは商用温度範囲と工業温度範囲の仕様を持ち、8 ピン の PDIP パッケージ、SOIC パッケージ、またはフットプリントの 小さい MSOP パッケージを採用しています。目次
特長...1 アプリケーション ...1 機能ブロック図 ...1 概要...1 改訂履歴...2 仕様...3 タイミング仕様 ...4 絶対最大定格 ...5 ESDの注意 ...5 ピン配置およびピン機能説明 ...6 代表的な性能特性 ...7 テスト回路 ...10 スイッチング特性 ...11 アプリケーション情報 ...12 差動データ伝送 ...12 ケーブルとデータレート...12 サーマル・シャットダウン...12 伝搬遅延 ...12 レシーバの断線とフェルセーフ...12 外形寸法 ...13 オーダー・ガイド ...14改訂履歴
04/08—Rev. E to Rev. F Updated Format ... Universal Changes to Table 2 ...4Updated Outline Dimension ...13
Changes to Ordering Guide ...14
10/03—Rev. D to Rev. E Changes to Timing Specifications ...2
Updated Ordering Guide ...3
7/03—Rev. C to Rev. D Changes to Absolute Maximum Ratings...3
Changes to Ordering Guide ...3
Update to Outline Dimensions...9
1/03—Rev. B to Rev. C. Change to Specifications ...2
Change to Ordering Guide ...3
12/02—Rev. A to Rev. B. Deleted Q-8 Package ... Universal Edits to Features ...1
Edits to General Description...1
Edits, additions to Specifications ...2
Edits, additions to Absolute Maximum Ratings ...3
Additions to Ordering Guide ...3
TPCs Updated and Reformatted ...5
Addition of 8-Lead MSOP Package...9
仕様
特に指定がない限り、VCC = 5 V ± 5%、すべての仕様は TMIN～TMAXで規定。
表 1.
Parameter Min Typ Max Unit Test Conditions/Comments
DRIVER
Differential Output Voltage, VOD 5.0 V R = ∞, see Figure 20
2.0 5.0 V VCC = 5 V, R = 50 Ω (RS-422), see Figure 20
1.5 5.0 V R = 27 Ω (RS-485), see Figure 20 VOD3 1.5 5.0 V VTST = −7 V to +12 V, see Figure 21
Δ|VOD| for Complementary Output States 0.2 V R = 27 Ω or 50 Ω, see Figure 20
Common-Mode Output Voltage, VOC 3 V R = 27 Ω or 50 Ω, see Figure 20
Δ|VOD| for Complementary Output States 0.2 V R = 27 Ω or 50 Ω
Output Short-Circuit Current, VOUT = High 35 250 mA −7 V ≤ VO ≤ +12 V
Output Short-Circuit Current, VOUT = Low 35 250 mA −7 V ≤ VO ≤ +12 V
CMOS Input Logic Threshold Low, VINL 0.8 V
CMOS Input Logic Threshold High, VINH 2.0 V
Logic Input Current (DE, DI) ±1.0 µA RECEIVER
Differential Input Threshold Voltage, VTH −0.2 +0.2 V −7 V ≤ VCM ≤ +12 V
Input Voltage Hysteresis, ΔVTH 70 mV VCM = 0 V
Input Resistance 12 kΩ −7 V ≤ VCM ≤ +12 V
Input Current (A, B) 1 mA VIN = 12 V
–0.8 mA VIN = −7 V
CMOS Input Logic Threshold Low, VINL 0.8 V
CMOS Input Logic Threshold High, VINH 2.0 V
Logic Enable Input Current (RE) ±1 µA
CMOS Output Voltage Low, VOL 0.4 V IOUT = 4.0 mA
CMOS Output Voltage High, VOH 4.0 V IOUT = −4.0 mA
Short-Circuit Output Current 7 85 mA VOUT = GND or VCC
Three-State Output Leakage Current ±1.0 µA 0.4 V ≤ VOUT ≤ 2.4 V
POWER SUPPLY CURRENT
ICC, Outputs Enabled 1.0 2.2 mA Digital inputs = GND or VCC
タイミング仕様
特に指定がない限り、VCC = 5 V ± 5%、すべての仕様は TMIN～TMAXで規定。
表 2.
Parameter Min Typ Max Unit Test Conditions/Comments
DRIVER
Propagation Delay Input to Output, tPLH, tPHL 2 10 15 ns RLDIFF = 54 Ω, CL1 = CL2 = 100 pF, see Figure 22
Driver Output to OUTPUT, tSKEW 1 5 ns RLDIFF = 54 Ω, CL1 = CL2 = 100 pF, see Figure 22
Driver Rise/Fall Time, tR, tF 8 15 ns RLDIFF = 54 Ω, CL1 = CL2 = 100 pF, see Figure 22
Driver Enable to Output Valid 10 25 ns RL = 110 Ω, CL = 50 pF, see Figure 23
Driver Disable Timing 10 25 ns RL = 110 Ω, CL = 50 pF, see Figure 23
Matched Enable Switching |tZH − tZL| 0 2 ns RL = 110 Ω, CL = 50 pF, see Figure 231
Matched Disable Switching |tHZ − tLZ| 0 2 ns RL = 110 Ω, CL = 50 pF, see Figure 231
RECEIVER
Propagation Delay Input to Output, tPLH, tPHL 8 15 30 ns CL = 15 pF, see Figure 24
Skew |tPLH − tPHL| 5 ns CL = 15 pF, see Figure 24
Receiver Enable, tZH, tZL 5 20 ns CL = 15 pF, RL = 1 kΩ, see Figure 25
Receiver Disable, tHZ, tLZ 5 20 ns CL = 15 pF, RL = 1 kΩ, see Figure 25
Tx Pulse Width Distortion 1 ns
Rx Pulse Width Distortion 1 ns
絶対最大定格
特に指定のない限り、TA = 25°C。 表 3. Parameter Rating VCC −0.3 V to +7 V Inputs Driver Input (DI) −0.3 V to VCC + 0.3 VControl Inputs (DE, RE) −0.3 V to VCC + 0.3 V
Receiver Inputs (A, B) −9 V to +14 V
Outputs Driver Outputs (A, B) −9 V to +14 V
Receiver Output −0.5 V to VCC + 0.5 V
Power Dissipation 8-Lead MSOP 900 mW θJA, Thermal Impedance 206°C/W
Power Dissipation 8-Lead PDIP 500 mW θJA, Thermal Impedance 130°C/W
Power Dissipation 8-Lead SOIC 450 mW θJA, Thermal Impedance 170°C/W
Operating Temperature Range
Commercial Range (J Version) 0°C to 70°C Industrial Range (A Version) −40°C to +85°C Storage Temperature Range −65°C to +150°C Lead Temperature (Soldering, 10 sec) 300°C
Vapor Phase (60 sec) 215°C Infrared (15 sec) 220°C 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久 的な損傷を与えることがあります。この規定はストレス定格の規 定のみを目的とするものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼 性に影響を与えます。 表 4.送信 Inputs Outputs DE DI B A 1 1 0 1 1 0 1 0 0 X1 Z2 Z2 1 X = don’t care 2 Z = ハイ・インピーダンス。 表 5.受信
RE Input A − Input B Output RO
0 ≥ +0.2 V 1 0 ≤ −0.2 V 0 0 Inputs open 1 1 X1 Z2 1 X = don’t care 2 Z = ハイ・インピーダンス。
ESDの注意
ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD 保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めします。ピン配置およびピン機能説明
ADM485 TOP VIEW (Not to Scale) RO 1 RE 2 DE 3 DI 4 VCC 8 B 7 A 6 GND 5 00 07 8-00 2 図 2.ピン配置 表 6.ピン機能の説明 ピン番号 記号 機能1 RO レシーバ出力。イネーブルされると、(A−B) > 200 mV の場合、RO = ハイ・レベルになります。(A−B) < 200 mV の場 合、RO = ロー・レベルになります。 2 RE レシーバ出力イネーブル。ロー・レベルにすると、レシーバ出力 RO がイネーブルされます。ハイ・レベルにすると、ハ イ・インピーダンス状態になります。 3 DE ドライバ出力イネーブル。ハイ・レベルにすると、ドライバ差動出力 A と B がイネーブルされます。 ロー・レベルに すると、ハイ・インピーダンス状態になります。 4 DI ドライバ入力。ドライバがイネーブルされた場合、DI にロー・レベルを入力すると、A はロー・レベルに、B はハイ・ レベルに、それぞれなります。DI にハイ・レベルを入力すると、A はハイ・レベルに、B はロー・レベルに、それぞれ なります。 5 GND グラウンド接続、0 V。 6 A 非反転レシーバ入力 A/ドライバ出力 A。 7 B 反転レシーバ入力 B/ドライバ出力 B。 8 VCC 電源、5 V ± 5%。
代表的な性能特性
RECEIVER OUTPUT LOW VOLTAGE (V)
O UT P UT C URRE NT ( m A ) 50 0 45 30 25 20 15 10 5 0 40 35 0.25 0.50 0.75 1.00 1.25 1.50 1.75 2.00 00 07 8-0 03 図 3.レシーバ出力ロー・レベル電圧対出力電流
RECEIVER OUTPUT HIGH VOLTAGE (V)
O U T P U T CUR RE NT ( m A) 0 3.50 3.75 4.00 4.25 4.50 4.75 5.00 –2 –4 –6 –8 –10 –12 –14 –16 –18 00 07 8-0 04 図 4.レシーバ出力ハイ・レベル電圧対出力電流 TEMPERATURE (°C) RE CE IV E R O UT P UT HI G H V O L T AG E ( V ) 4.55 –50 –25 0 25 50 75 100 125 I = 8mA 4.50 4.45 4.40 4.35 4.30 4.25 4.20 4.15 0 007 8-0 05 図 5.レシーバ出力ハイ・レベル電圧の温度特性 TEMPERATURE (°C) RE CE IV E R O UT P UT L O W V O L T AG E ( V ) 0.40 0.35 0.15 –50 0.20 –25 0 25 50 75 100 125 I = 8mA 0.25 0.30 0 007 8-0 06 図 6.レシーバ出力ロー・レベル電圧の温度特性
DRIVER DIFFERENTIAL OUTPUT VOLTAGE (V) 90 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 O UT P UT CU RRE N T ( m A) 0 10 20 30 40 50 60 70 80 0 00 78 -00 7 図 7.ドライバ差動出力電圧対出力電流 TEMPERATURE (°C) 2.15 –50 –25 0 25 50 75 100 125 D R IVER D IF F E R EN T IA L O U T PU T VO L T A G E ( V) 1.90 1.95 2.00 2.05 2.10 00 07 8-0 08 RL = 26.8Ω 図 8.ドライバ差動出力電圧の温度特性
DRIVER OUTPUT LOW VOLTAGE (V) O U TP U T C U R R E N T (m A ) 100 0 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 90 60 50 30 10 80 70 40 20 00 07 8-0 09 図 9.ドライバ出力ロー・レベル電圧対出力電流 O U T P U T CURR E N T – m A 0 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120
DRIVER OUTPUT HIGH VOLTAGE (V) 00
07 8-0 10 図 10.ドライバ出力高電圧対出力電流 TEMPERATURE (°C) –50 –25 0 25 50 75 100 125 S U P P L Y CUR RE NT ( m A) 1.0 0.9 0.7 0.5 DRIVER ENABLED DRIVER DISABLED 1.1 0.8 0.6 00 07 8-01 1 図 11.電源電流の温度特性 |tPLH–tPHL | TEMPERATURE (°C) R EC E IV ER SK EW ( n s ) 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0 –50 –25 0 25 50 75 100 125 00 07 8-01 2 図 12.レシーバ・スキューの温度特性 TEMPERATURE (°C) DRI V E R S K E W ( n s) 1 0 2 3 4 5 6 |tPHLA–tPHLB | –50 –25 0 25 50 75 100 125 00 07 8-0 13 |tPLHA–tPLHB | 図 13.ドライバ・スキューの温度特性 TEMPERATURE (°C) PWD 1.2 0.8 0.6 0.4 0.2 0 1.0 1.4 –50 –25 0 25 50 75 100 125 150 00 07 8-0 14 |tPLH–tPHL | 図 14.ドライバ・パルス幅歪み (PWD)の温度特性
00 07 8-0 15 CH1 1.00VΩBW CH2 1.00VΩBW M5.00ns CH3 2.64V A B 1,2 T 図 15.無負荷時のドライバ差動出力 00 07 8-0 16 CH1 1.00VΩBW CH2 500mVΩBW M5.00ns CH3 2.74V A B 1,2 図 16.負荷時のドライバ差動出力 00 07 8-01 7 CH1 1.00VΩB W CH2 1.00VΩBW CH3 5.00VΩBW CH4 2.00VΩBW M10.0ns CH4 400mV DI A B RO 1,2 3 T 4 図 17.ドライバ/レシーバ伝搬遅延 ロー・レベルからハイ・レベル 00 07 8-01 8 CH1 1.00VΩBW CH2 1.00VΩBW CH3 5.00VΩB W CH4 2.00VΩBW M10.00ns CH4 2.76V DI A B RO 1,2 3 T 4 図 18.ドライバ/レシーバ伝搬遅延 ハイ・レベルからロー・レベル 0 0 078 -01 9 CH1 500mVΩ CH2 500mVΩ M10.00ns CH4 2.76V A B 1,2 図 19. 30 Mbps でのドライバ出力
テスト回路
VOD VOC R R 0 00 78 -02 0 図 20.ドライバ電圧測定 VOD3 60Ω VTST 375Ω 375Ω 00 07 8-02 1 図 21.ドライバ電圧測定 RLDIFF A B CL1 CL2 00 07 8-02 2 図 22.ドライバ伝搬遅延 0V OR 3V DE IN S2 S1 VOUT RL VCC CL 00 07 8-0 2 3 A B DE 図 23.ドライバ・イネーブル/ディスエーブル A VOUT CL 00 07 8-02 4 B RE 図 24.レシーバ伝搬遅延 S2 S1 VCC 00 07 8-0 25 CL VOUT RE REIN +1.5V –1.5V RL 図 25.レシーバ・イネーブル/ディスエーブルスイッチング特性
3V 0V B A 0V –VO +VO 90% POINT 10% POINT tR tSKEW=tPLH–tPHL 1/2VO tPLH tPHL 1.5V 1.5V 90% POINT 10% POINT tF VO 00 07 8-02 6 図 26.ドライバ伝搬遅延、立上がり/立下がりタイミング DE A, B A, B 1.5V 2.3V 2.3V tZH tZL 1.5V 3V 0V VOL VOH 0V VOL + 0.5V VOH – 0.5V tHZ tLZ 00 07 8-02 7 図 27.ドライバ・イネーブル/ディスエーブル・タイミング A, B RO 0V tPLH 1.5V 0V tPHL 1.5V VOH VOL tSKEW=tPLH–tPHL 00 07 8-02 8 図 28.レシーバ伝搬遅延 RE RO RO 1.5V 1.5V 1.5V tZH tZL 1.5V 3V 0V VOL VOH VOL + 0.5V VOH – 0.5V tHZ tLZ OUTPUT LOW OUTPUT HIGH 0V 00 07 8-0 29 図 29.レシーバ・イネーブル/ディスエーブル・タイミングアプリケーション情報
差動データ伝送
差動データ伝送は、ノイズの多い環境で長距離を高いレートでデ ータを高信頼で伝送させる場合に使用されます。差動伝送では、 グラウンド・シフトの影響と伝送線上で同相モード電圧として現 れるノイズ信号が相殺されます。差動データ伝送で使用されるト ランシーバの電気的特性を規定する主な EIA 規格は 2 つあります。 RS-422 規格は、最大 10 M ボーのデータレートと最大 4000 フイー トのライン長を規定しています。1 個のドライバが、最大 10 個の レシーバを接続した伝送線を駆動することができます。 RS-485 規格は、真のマルチポイント通信に対応するために規定さ れました。この規格は RS-422 のすべての条件を満たすかそれ以上 ですが、最大 32 個のドライバと 32 個のレシーバを 1 本のバスに接 続できるようにしています。 −7 V～+12 V の拡張同相モード範囲が 規定されています。RS-422 規格と RS-485 規格との間の最も大きな 違いは、ドライバをディスエーブルできることで、このために複 数(実際 32 )のドライバが 1 本の伝送線に接続できるようになるこ とです。同時にイネーブルできるドライバは 1 個だけですが、RS-485 規格には伝送線上での衝突の場合にデバイスの安全性を保証 する規定が追加されています。 表 7.RS-422 と RS-485 インターフェース規格の比較 Specification RS-422 RS-485Transmission Type Differential Differential Maximum Cable Length 4000 ft. 4000 ft. Minimum Driver Output Voltage ±2 V ±1.5 V Driver Load Impedance 100 Ω 54 Ω Receiver Input Resistance 4 kΩ min 12 kΩ min Receiver Input Sensitivity ±200 mV ±200 mV Receiver Input Voltage Range −7 V to +7 V −7 V to +12 V No. of Drivers/Receivers per Line 1/10 32/32
ケーブルとデータレート
RS-485 通信で使用される伝送線はツイストペア線です。ツイスト ペア・ケーブルは同相モード・ノイズを相殺させる性質を持ち、 各ワイヤーを流れる電流から発生する磁界を相殺させるため、ペ アの実効インダクタンスが小さくなります。 ADM485 は、マルチポイント伝送線を使った双方向データ通信向 けにデザインされています。マルチポイント伝送回路の代表的な アプリケーションを 図 30 に示します。RS-485 伝送線上には、最大 32 個のトランシーバを接続することができます。特定の時間に送信 できるドライバは 1 個だけですが、複数のレシーバを同時にイネ ーブルすることができます。 RT RT D R D D R R D R 0 00 78 -03 0 図 30.代表的な RS-485 回路 どの伝送線でも、反射を小さくすることが重要です。これは、ラ インの特性インピーダンスに等しい抵抗を使ってラインの両端を終 端することにより実現されます。本線から分岐する支線はできるだ け短くする必要があります。適切に終端された伝送線は、ドライバ から純抵抗に見えます。サーマル・シャットダウン
ADM485 はサーマル・シャットダウン回路を内蔵しており、故障 時に消費電力が大きくなり過ぎないように保護しています。ドラ イバ出力を低インピーダンス電源に短絡させると、大きなドライ バ電流が流れます。温度検出回路がチップ温度上昇を検出して、 ドライバ出力をディスエーブルします。この温度検出回路は、チ ップ温度が 150°C に到達したとき、ドライバ出力をディスエーブ ル する よう にデ ザイ ンさ れて いま す。 デバ イス が冷 えて 温 度 140°C になると、ドライバは再イネーブルされます。伝搬遅延
ADM485 は非常に小さい伝搬遅延を持つため、最大ボー・レート の動作を保証します。ドライバ のバランスが優れているため、歪 みのない伝送を保証します。 もう 1 つの重要な規定は、相補出力間のスキュー対策です。スキ ューが大きいと、システムのノイズ耐性が損なわれるため、 電磁 干渉 (EMI)が大きくなります。レシーバの断線とフェルセーフ
レシーバ入力にはフェイルセーフ機能が内蔵されていて、入力が フローティングまたは断線したときに、レシーバのロジック・ハ イ・レベルを保証しています。外形寸法
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
COMPLIANT TO JEDEC STANDARDS MS-012-A A
01 24 07 -A 0.25 (0.0098) 0.17 (0.0067) 1.27 (0.0500) 0.40 (0.0157) 0.50 (0.0196) 0.25 (0.0099) 45° 8° 0° 1.75 (0.0688) 1.35 (0.0532) SEATING PLANE 0.25 (0.0098) 0.10 (0.0040) 4 1 8 5 5.00 (0.1968) 4.80 (0.1890) 4.00 (0.1574) 3.80 (0.1497) 1.27 (0.0500) BSC 6.20 (0.2441) 5.80 (0.2284) 0.51 (0.0201) 0.31 (0.0122) COPLANARITY 0.10 図 31.8 ピン標準スモール・アウトライン・パッケージ[SOIC_N] ナロー・ボディ(R-8) 寸法: mm (インチ)
COMPLIANT TO JEDEC STANDARDS MO-187-AA 0.80 0.60 0.40 8° 0° 4 8 1 5 PIN 1 0.65 BSC SEATING PLANE 0.38 0.22 1.10 MAX 3.20 3.00 2.80 COPLANARITY 0.10 0.23 0.08 3.20 3.00 2.80 5.15 4.90 4.65 0.15 0.00 0.95 0.85 0.75 図 32.8 ピン・ミニ・スモール・アウトライン・パッケージ[MSOP] (RM-8) 寸法: mm
COMPLIANT TO JEDEC STANDARDS MS-001
CONTROLLING DIMENSIONS ARE IN INCHES; MILLIMETER DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF INCH EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
CORNER LEADS MAY BE CONFIGURED AS WHOLE OR HALF LEADS. 07
060 6-A 0.022 (0.56) 0.018 (0.46) 0.014 (0.36) SEATING PLANE 0.015 (0.38) MIN 0.210 (5.33) MAX 0.150 (3.81) 0.130 (3.30) 0.115 (2.92) 0.070 (1.78) 0.060 (1.52) 0.045 (1.14) 8 1 4 5 0.280 (7.11) 0.250 (6.35) 0.240 (6.10) 0.100 (2.54) BSC 0.400 (10.16) 0.365 (9.27) 0.355 (9.02) 0.060 (1.52) MAX 0.430 (10.92) MAX 0.014 (0.36) 0.010 (0.25) 0.008 (0.20) 0.325 (8.26) 0.310 (7.87) 0.300 (7.62) 0.195 (4.95) 0.130 (3.30) 0.115 (2.92) 0.015 (0.38) GAUGE PLANE 0.005 (0.13) MIN 図 33.8 ピン・プラスチック・デュアルインライン・パッケージ[PDIP] ナロー・ボディ(N-8) 寸法:インチ(mm)
オーダー・ガイド
Model Temperature Range Package Description Package Option Branding
ADM485AN −40°C to +85°C 8-Lead PDIP N-8
ADM485ANZ1 −40°C to +85°C 8-Lead PDIP N-8
ADM485AR −40°C to +85°C 8-Lead SOIC_N R-8
ADM485AR-REEL −40°C to +85°C 8-Lead SOIC_N R-8
ADM485ARZ1 −40°C to +85°C 8-Lead SOIC_N R-8
ADM485ARZ-REEL1 −40°C to +85°C 8-Lead SOIC_N R-8
ADM485ARM −40°C to +85°C 8-Lead MSOP RM-8 M41
ADM485ARM-REEL −40°C to +85°C 8-Lead MSOP RM-8 M41
ADM485ARM-REEL7 −40°C to +85°C 8-Lead MSOP RM-8 M41
ADM485ARMZ1 −40°C to +85°C 8-Lead MSOP RM-8 M41#
ADM485ARMZ-REEL1 −40°C to +85°C 8-Lead MSOP RM-8 M41#
ADM485ARMZ-REEL71 −40°C to +85°C 8-Lead MSOP RM-8 M41#
ADM485JN 0°C to 70°C 8-Lead PDIP N-8
ADM485JNZ1 0°C to 70°C 8-Lead PDIP N-8
ADM485JR 0°C to 70°C 8-Lead SOIC_N R-8
ADM485JR-REEL 0°C to 70°C 8-Lead SOIC_N R-8
ADM485JR-REEL7 0°C to 70°C 8-Lead SOIC_N R-8
ADM485JRZ1 0°C to 70°C 8-Lead SOIC_N R-8
ADM485JRZ-REEL1 0°C to 70°C 8-Lead SOIC_N R-8
ADM485JRZ-REEL71 0°C to 70°C 8-Lead SOIC_N R-8
