chapter 7 最近の更新履歴 Hideo Fujiwara

第７章 コンピュータの設計

7.1 _{設計の流れ}

2

3

7.1 _{設計の流れ}

システムの仕様を決めるシステム設計

（方式設計、アーキテクチャ設計ともいう） ハードウェアにどのような動作を要求するか

それに必要なシステム構成を決定する システムの構成要素としては コントローラ、データパス、メモリなど コントローラ ＋ データパス ＝ CPU（中央処理部）

データ表現や命令セットなどの仕様を決める データ語と命令語の形式

命令の種類や機能

命令を制御するためのタイミング信号 制御方式（結線制御、マイクロプログラム制御）

4

7.1 _{設計の流れ}

システム構成図や命令セットをもとに 各機械語命令を実行できるように

レジスタ転送レベルでのハードウェアの論理を決定 各命令を実行するのに必要なマイクロ操作を

レジスタ転送論理で記述

機械語命令は主メモリにプログラムとして格納 順次取り出されて実行

命令取出し ＋ 命令実行 ＝ 命令サイクル 一連のこの動作は

状態図や動作フローチャートなどで表現し、 命令取出しとそれに続く命令実行を実現する

マイクロ操作をレジスタ転送論理で設計

5

7.1 _{設計の流れ}

各マイクロ操作の制御条件からゲート論理を設計 ゲートレベルの論理設計には

レジスタや主メモリ周辺の データ転送に関係する論理回路の設計 演算を行なう ALU やシフタの論理設計

コントローラの論理設計

レジスタ転送レベルでの論理設計で明確にされた レジスタ、メモリ、組合せ回路などを ゲート、フリップフロップなどで実現

7.1 _{設計の流れ}

各種論理回路を実現するに どのようなデバイス素子を使用 どのような回路方式で論理回路を実現

などを決定 回路設計は デバイス設計と 電子回路設計からなり 論理設計と並行して行なわれる

4

7

7.1 _{設計の流れ}

論理設計で得られた論理回路図と 回路設計で用意された基本回路とから

各素子の配置を定め、 素子間の配線を設計 チップ内のレイアウト

チップを搭載する ボード（プリント基板）での

レイアウト

8

7.1 _{設計の流れ}

コンピュータの設計、製造の後、 コンピュータが正しく製造されているかどうかを

検査するためのテスト系列を作成

設計が仕様どおり正しく行なわれているかどうかを 調べる設計検証とは異なり

製造されたコンピュータに

物理的欠陥（故障）がないかどうかを調べる そのために必要な

テストデータやテストプログラムを設計

9

7.2 _{システム設計}

�モデルコンピュータの システム構成

（メモリと中央処理部）

設定したブロックは メモリ 演算回路

制御回路（コントローラ） および

その周辺のレジスタ

7.2 _{システム設計}

１語＝16ビットで 4096語の容量を持つメモリ メモリアドレスレジスタ MAR は メモリのアドレスを指定するレジスタ

6

11

7.2 _{システム設計}

プログラム・カウンタ（PC）は メモリからつぎに読み出す 命令のアドレスを保持するレジスタ

命令を読み出すには

PC の値を MAR に転送して読出しの操作を行なう 通常、つぎの命令は現在の命令のアドレスの続きにあるので

つぎのアドレスを示すために、 現在の命令をメモリから読出している間、

PC の値を１増加させる つぎに実行する命令が

現在の命令のつぎのアドレスでない場合は それにしたがってPC の内容を修正する

12

7.2 _{システム設計}

ACC は

演算回路での演算の一方のデータを 保存するレジスタであるとともに 演算結果を保存するレジスタでもある

13

7.2 _{システム設計}

命令レジスタIRには

メモリから取り出された命令語を格納 命令語は命令コードとアドレスに分かれる

命令コードが入る上位４ビットを OP アドレスが入る下位１２ビットを ADR

7.2 _{システム設計}

入出力部と中央処理部の間で データの受け渡しをする バッファとなるレジスタ

8

15

命令セット

16

命令セット

17

7.3 _機能設計

メモリに蓄えられた機械語プログラムの各命令はつぎの手順で実行される。

 1. 命令をメモリから取り出すためのアドレスの設定： ADS (address set)  2. 命令の取出し： IFT (instruction fetch)

 3. 命令の解読： DEC (decode)  4. 命令の実行： EXC (execution)

7.3 _機能設計

10

19

7.3 _機能設計

20

7.3 _機能設計

21

タイミング信号

コントローラ周辺

12

23

レジスタ転送論理

24

レジスタ、カウンタ、メモリ

レジスタ、カウンタ、メモリの設計は 第２章で述べた設計を採用

25

演算回路の論理設計

データパスの設計についても 第６章で詳しく述べたので ここではその設計を採用する

モデルコンピュータの演算命令は 第４章での演算命令の

一部だけを採用

制御信号は少なくてよい

演算回路の論理設計

14

27

制御回路の論理設計

制御回路内部の詳細な設計

制御回路で生成される制御信号が 各機能ブロック

（レジスタ、カウンタ、メモリ、演算回路） に到達するまでの

ゲート論理、機能ブロック間の データ転送経路

の設計

28

制御回路の論理設計

制御方式には、結線制御方式と マイクロプログラム制御方式があるが

ここでは結線制御方式で設計 マイクロプログラム制御方式での設計は後で

29

制御回路の論理設計

このレジスタ転送論理から 各レジスタ、メモリ、演算回路に

供給すべき制御信号を決定

メモリからの読み出しに 関係するマイクロ操作は  出力 ← M(MAR) メモリの読み出し操作を 起動する制御信号 Read は この６個のいずれの状態においても

Read = 1 となればよい

Read = t

+ t

(q

+q

+q

+q

+q

)

制御回路の論理設計

メモリの書き込み操作に 関係するマイクロ操作は

M(MAR) ← 入力 メモリの読み出し操作を 起動する制御信号 Write

16

31

制御回路の論理設計

プログラムカウンタ PC に関係する マイクロ操作は

PC の１増加操作の制御入力に 供給する制御信号を c1 とすれば

c1 はつぎの論理関数

PC _{! PC +1}

PC _{! ADR}

c

= t

+ t

(q

Z+q

S+q

N+q

U)

32

制御回路の論理設計

33

制御回路の論理設計

制御回路の論理設計

18

35

制御回路の論理設計

36

制御回路の論理設計

37

制御回路の論理設計

制御回路の論理設計

20

39

7.5 マイクロプログラム設計

コントローラを構成している 命令デコーダ、制御回路

タイミングデコーダ タイミングカウンタTC を

マイクロプログラム制御方式での コントローラと取り替える

40

7.5 マイクロプログラム設計

41

7.5 マイクロプログラム設計

7.5 マイクロプログラム設計

22

43

7.5 マイクロプログラム設計

44

7.5 マイクロプログラム設計