SATA

PLL は、 関連付け ら れてい る 電力 ド メ イ ンに基づいて グループ分け さ れてい ます。

• 低消費電力 ド メ イ ンの PLL:

° I/O PLL (IOPLL): すべての低速ペ リ フ ェ ラ ルお よ び イ ン タ ー コ ネ ク ト の一部の ク ロ ッ ク を供給 し ます。

° RPU PLL (RPLL): Cortex-R5 CPU お よ び イ ン タ ー コ ネ ク ト の一部の ク ロ ッ ク を供給 し ます。

• フル電力 ド メ イ ンの PLL:

° APU PLL (APLL): Cortex-A53 CPU お よ び イ ン タ ー コ ネ ク ト の一部の ク ロ ッ ク を供給 し ます。

° ビデオ PLL (VPLL): ビデオ I/O の ク ロ ッ ク を供給 し ます。

° DDR PLL (DPLL): DDR コ ン ト ロ ー ラ ーお よ び イ ン タ ー コ ネ ク ト の一部の ク ロ ッ ク を供給 し ます。

° DDR PHY: DDR PHY の ク ロ ッ ク を供給する ため、 独自の PHY PLL (PPLL) を提供 し ます。

ク ロ ッ ク は、 次のいずれかの方法で設定で き ます。

• [PS UltraScale+ Block Design] ページの Zynq ブ ロ ッ ク 図で [Clocking] ブ ロ ッ ク を ク リ ッ ク し ます。

• Page Navigator で [Clock Configuration] を ク リ ッ ク し ます。

入力 ク ロ ッ ク を設定す る には、 次の図に示す よ う に [Input Clocks] タ ブ を ク リ ッ ク し ます。

X-Ref Target - Figure 2-25

図 2-25: [Clock Configuration] ページ: [Input Clocks] タ ブ

出力 ク ロ ッ ク を設定す る には、[Clock Configuration] ページで [Output Clocks] タ ブ を ク リ ッ ク し ます。 次の図に、

[Output Clocks] タ ブのオプシ ョ ン を示 し ます。

DDR

DDR サブシ ス テ ムは、6 つの AXI イ ン タ ーフ ェ イ ス を介 し てプ ロ セ ッ サの残 り の部分に接続 し ます。 デー タ パ ス の 1 つは リ アル タ イ ム プ ロ セ ッ シ ン グ ユニ ッ ト (RPU) に、2 つはキ ャ ッ シ ュ コ ヒ ーレ ン ト の イ ン タ ー コ ネ ク ト (CCI-400) に接続 さ れます。 ほかはマルチプ レ ク サーを介 し て DisplayPort コ ン ト ロ ー ラ ー、 フル電力 ド メ イ ンの DMA コ ン ト ロ ー ラ ー (FPD-DMA)、 お よ びプ ロ グ ラ マブル ロ ジ ッ ク (PL) に接続 さ れます。6 つの イ ン タ ーフ ェ イ ス の う ち、5 つが 128 ビ ッ ト 幅で、 最後の 1 つ (RPU に接続 さ れてい る) は 64 ビ ッ ト 幅です。

DDR サブシ ス テ ムでは、DDR3、DDR3L、LPDDR3、DDR4、 お よ び LPDDR4 がサポー ト さ れます。AXI バ ス イ ン タ ーフ ェ イ ス を使用 し て コ ン ト ロ ー ラ ーに接続 さ れてい る 6 つのアプ リ ケーシ ョ ン ホ ス ト ポー ト か ら の読み出 し お よ び書 き 込み要求を受諾で き ます。 こ れ ら の要求は内部でキ ュ ーに入れ ら れ、SDRAM へのア ク セ ス が ス ケ ジ ュ ー リ ン グ さ れます。 メ モ リ コ ン ト ロ ー ラ ーは、SDRAM に対 し てデー タ の読み出 し お よ び書 き 込みを実行す る PHY モ ジ ュ ールへの イ ン タ ーフ ェ イ ス と な る DDR PHY イ ン タ ーフ ェ イ ス (DFI) で コ マ ン ド を発行 し ます。

DDR は、 次のいずれかの方法で設定で き ます。

• Page Navigator で [DDR Configuration] を ク リ ッ ク し ます。

• [PS UltraScale+ Block Design] ページの Zynq ブ ロ ッ ク 図で [DDR Controller] ブ ロ ッ ク を ク リ ッ ク し ます。

X-Ref Target - Figure 2-26

図 2-26: [Clock Configuration] ページ: [Output Clocks] タ ブ

次の図に、DDR の設定オプシ ョ ン を示 し ます。

X-Ref Target - Figure 2-27

図 2-27: [DDR Configuration] ページ

PS - PL の設定

Zynq UltraScale+ MPSoC デバ イ ス では、1 つのデバ イ ス に多機能な ク ワ ッ ド コ ア ARM Cortex-A53 MPCore ベース のプ ロ セ ッ シ ン グシ ス テ ム (PS) と ザ イ リ ン ク スプ ロ グ ラ マブルロ ジ ッ ク (PL) ブ ロ ッ ク が統合 さ れてい ます。 各 Zynq UltraScale+ MPSoC の PS は同 じ ですが、PL お よ び I/O リ ソ ース はデバ イ ス間で異な り ます。

図2-27 に、[PS-PL Configuration] ページ を示 し ます。

PS と PL は、 複数の イ ン タ ーフ ェ イ スお よ び信号を使用 し て、 緊密に ま たは緩 く 組み合わせ る こ と がで き ます。 こ

れに よ り 、 ユーザーが作成 し たハー ド ウ ェ アア ク セ ラ レー タ お よ びその他の機能を PL ロ ジ ッ ク に効果的に統合で き ます。 こ れ ら のア ク セ ラ レー タ お よ びその他の機能はプ ロ セ ッ サにア ク セ ス で き 、 ま た PS の メ モ リ リ ソ ース に も ア ク セ ス で き ます。 デザ イ ンに Zynq UltraScale+ MPSoC プ ロ セ ッ サ を使用す る と 、PL でカ ス タ マ イ ズ さ れた アプ リ ケーシ ョ ンに よ り 最終的な製品を差別化で き ます。

PS のプ ロ セ ッ サは常に最初にブー ト す る ため、PL コ ン フ ィ ギ ュ レーシ ョ ンに ソ フ ト ウ ェ ア を中心 と し た アプ ロ ーチ が可能にな り ます。PL はブー ト プ ロ セ ス の一部 と し て コ ン フ ィ ギ ュ レーシ ョ ンす る か、 後で コ ン フ ィ ギ ュ レーシ ョ ンで き ます。

X-Ref Target - Figure 2-28

図 2-28: [PS-PL Configuration] ページ

PL は完全に リ コ ン フ ィ ギ ュ レーシ ョ ン可能で、 ダ イ ナ ミ ッ ク パーシ ャ ル リ コ ン フ ィ ギ ュ レーシ ョ ンで使用で き ま す。 パーシ ャ ル リ コ ン フ ィ ギ ュ レーシ ョ ン (PR) を利用す る と 、 プ ロ グ ラ マブル ロ ジ ッ ク の一部を コ ン フ ィ ギ ュ レー シ ョ ンで き ます。 係数のア ッ プデー ト や、 アルゴ リ ズ ム を入れ替え て PL リ ソ ース を時分割す る な ど のデザ イ ン変更 が可能にな り ます。 後者の機能は ソ フ ト ウ ェ ア モジ ュ ールを ダ イ ナ ミ ッ ク に読み込んだ り 削除 し た り す る のに似て い ます。PL コ ン フ ィ ギ ュ レーシ ョ ンデー タ はビ ッ ト ス ト リ ーム と 呼ばれます。 詳細は、 『Vivado Design Suite ユー ザー ガ イ ド: パーシ ャ ル リ コ ン フ ィ ギ ュ レーシ ョ ン』 (UG909) [参照18] を参照 し て く だ さ い。

PL は、PS と は別の電力 ド メ イ ンに配置で き ます。 その よ う にす る と 、PL を完全にシ ャ ッ ト ダ ウ ン し て消費電力を

削減で き ます。 こ のモー ド では、PL は ス タ テ ィ ッ ク 電力 も ダ イ ナ ミ ッ ク 電力 も 消費 し ないため、 デバ イ ス の消費電 力を大幅に削減で き ます。 こ のモー ド か ら 抜け る と き は、PL を リ コ ン フ ィ ギ ュ レーシ ョ ンす る 必要があ り ます。 特 定のアプ リ ケーシ ョ ンで PL の リ コ ン フ ィ ギ ュ レーシ ョ ンにかか る 時間はビ ッ ト ス ト リ ームのサ イ ズに よ る ので、 そ れを考慮す る 必要があ り ます。

PS は汎用 イ ン タ ー コ ネ ク ト ブ ロ ッ ク を使用 し て PL と 通信 し ます。 こ れ ら のブ ロ ッ ク は、PL と PS 間の さ ま ざ ま な イ ン タ ーフ ェ イ スお よ び PL と PS 間のデー タ 転送、 割 り 込み、 ク ロ ッ ク 、 リ セ ッ ト をサポー ト し てお り 、 ま た PL I/O に配線す る ため PS ペ リ フ ェ ラ ルを PL に接続 し ます。 さ ら に、 デバ ッ グ ク ロ ス ト リ ガーお よ び ト レース イ ン タ ーフ ェ イ ス で、 統合ハー ド ウ ェ ア/ソ フ ト ウ ェ ア コ ー ドデバ ッ グがサポー ト さ れてい ます。

• AXI イ ン タ ーフ ェ イ ス では次の も のが提供 さ れます。

° 高パフ ォーマ ン ス の AXI4 イ ン タ ーフ ェ イ ス (PS での FIFO サポー ト 付 き)。

- 可変のネ イ テ ィ ブ PL バ ス デー タ 幅サポー ト (32、64、128)。

- 独立 し た読み出 し お よ び書 き 込み ク ロ ッ ク のサポー ト 。

- ア ド レ ス変換のためのシ ス テ ム メ モ リ 管理ユニ ッ ト (SMMU) を介 し たパ ス (PL に仮想ア ド レ ス を使用 可能)。

- 3 つの イ ン タ ーフ ェ イ ス でキ ャ ッ シ ュコ ヒ ーレ ン ト イ ン タ ー コ ネ ク ト (CCI) を介 し た I/O コ ヒ ーレ ン シ をサポー ト 。

° 低消費電力 ド メ イ ン (LPD) と PL の間の レ イ テ ン シが短い専用パス。

° 一貫性を保つためのア ク セ ラ レー タ コ ヒ ーレ ン シ ポー ト (ACP) イ ン タ ーフ ェ イ スお よ び APU の L2 キ ャ ッ シ ュ への直接割 り 当て。

° フルコ ヒ ーレ ン シ用の AXI コ ヒ ーレ ン シ拡張 (ACE) イ ン タ ーフ ェ イ ス。I/O コ ヒ ーレ ン シ用の ACE-LITE と し て使用可能。

• 汎用入力に 32 ビ ッ ト 、PL と の通信用のプ ラ ッ ト フ ォーム管理ユニ ッ ト (PMU) か ら の出力に 32 ビ ッ ト 。

• 16 個の共有割 り 込みお よ び 4 個のプ ロ セ ッ サ間割 り 込み。

• ギガ ビ ッ ト イ ーサネ ッ ト コ ン ト ロ ー ラ ー (GEM) か ら の専用 イ ン タ ーフ ェ イ スお よ び DisplayPort プ ロ ト コ ル。

ア ド バン ス設定

[Advanced Configuration] ページは、 次の図の よ う に [Switch to Advanced Mode] チ ェ ッ ク ボ ッ ク ス を オン し た場合にの み表示 さ れます。 こ のページには Page Navigator で [Advanced Configuration] を選択す る と ア ク セ ス で き ます。

こ のページで さ ま ざ ま な ア ド バン スオプシ ョ ン を設定で き ます。

PCIe の設定

ア ド バン ス設定モー ド では、Page Navigator か ら [PCIe Configuration] ページにア ク セ ス で き ます。[I/O Configuration]

→ [High Speed] → [PCIe] か ら [PCIe interface] を オンに し て PCIe イ ン タ ーフ ェ イ ス を イ ネーブルにす る と 、 次の図に 示す よ う に PCIe イ ン タ ーフ ェ イ ス のア ド バン ス パ ラ メ ー タ ーを入力で き ます。

X-Ref Target - Figure 2-29

図 2-29: [Advanced Configuration] ページ

X-Ref Target - Figure 2-30

図 2-30: [PCIe Configuration] ページ

隔離設定

Zynq UltraScale+ MPSoC プ ロ セ ッ サでは、 同時に複数のプ ロ セ ッ サ を実行で き ます。 こ れ ら を物理的お よ び論理的に 隔離 し 、 制御 さ れた方法でプ ロ セ ッ サ間で情報をや り 取 り で き ます。Zynq UltraScale+ MPSoC デバ イ ス IP は、 ユー ザーの要件に合わせて、 い く つかの方法で こ れ ら のサブシ ス テ ム を キ ャ プチ ャ で き ます。 ユーザーのアプ リ ケー シ ョ ンは、AXI ト ラ ンザ ク シ ョ ンベース の イ ン ヒ ビ タ ーを使用 し て分離す る か、 ロ ジ ッ ク を共有 し ない よ う に し て 物理的に隔離で き ます (フ ァ ブ リ ッ ク を利用 し て信号レベルで完全隔離 さ れたシ ス テ ム を作成 し 、2 つ以上のサブシ ス テ ム間に信号接続がない よ う にす る な ど)。

PS Configuration ウ ィ ザー ド (PCW) の [Isolation Configuration] ページでは、AXI ト ラ ンザ ク シ ョ ン イ ン ヒ ビ タ ーお よ び ARM^® Trustzone イ ン フ ラ ス ト ラ ク チ ャ を使用 し て、 こ れ ら のサブシ ス テ ム を定義で き ます。Zynq UltraScale+

MPSoC プ ロ セ ッ サの場合、 こ れ ら の AXI ト ラ ンザ ク シ ョ ン イ ン ヒ ビ タ ーはザ イ リ ン ク ス メ モ リ 保護ユニ ッ ト (XMPU) お よ びザ イ リ ン ク ス ペ リ フ ェ ラ ル保護ユニ ッ ト (XPPU) で、AXI マ ス タ ー と ス レーブ間の ト ラ ンザ ク シ ョ ン を阻止 し ます。 こ の 2 つの物理ブ ロ ッ ク は Zynq UltraScale+ MPSoC プ ロ セ ッ サ全体に配置 さ れてお り 、 こ れ ら を使用 し てサブシ ス テ ム間のア ク セ ス を詳細に制御で き ます。

次の図に、[Isolation Configuration] ページ を示 し ます。

X-Ref Target - Figure 2-31

図 2-31: [Isolation Configuration] ページ

デザイ ンの完了

デザ イ ンの完了については、第1章 「入門」 の次の ト ピ ッ ク を参照 し て く だ さ い。

• 「設計ア シ ス タ ン ス を使用 し た接続」

• 「手動接続」

• 「I/O ポー ト の手動作成 と 接続」

• 「設計ア シ ス タ ン ス」

• 「IP イ ン テ グ レー タ ーでのプ ラ ッ ト フ ォームボー ド フ ロ ー」

• 「[Address Editor] ウ ィ ン ド ウ での メ モ リ マ ッ プ」

• 「デザ イ ンルールチ ェ ッ ク の実行」

• 「ブ ロ ッ クデザ イ ンの最上位デザ イ ンへの統合」

エ ンベデ ッ ド デザイ ン での Zynq-7000 プ ロ セ ッ サの使用

概要

こ の章では、 ザ イ リ ン ク ス Zynq^®-7000 All Programmable (AP) SoC デバ イ ス を使用す る 場合の Vivado^® Design Suite フ ロ ーについて説明 し ます。

こ こ に示す例では、 ザ イ リ ン ク ス ZC702 Rev 1.0 評価ボー ド を タ ーゲ ッ ト と し 、Vivado Design Suite のバージ ョ ンは 2017.x を使用 し てい ます。

重要:Vivado IP イ ン テ グ レー タ ーは、Zynq デバ イ スお よ び MicroBlaze™ プ ロ セ ッ サを タ ーゲ ッ ト と す る デザ イ ン を 含むエンベデ ッ ド プ ロ セ ッ サ デザ イ ン を作成す る ための XPS (Xilinx® Platform Studio) に代わ る ツールです。XPS で は MicroBlaze プ ロ セ ッ サを タ ーゲ ッ ト と す る デザ イ ンのみがサポー ト さ れます。IP イ ン テ グ レー タ ー も XPS も Vivado 統合設計環境 (IDE) か ら 使用で き ます。

Zynq-7000 プ ロ セ ッ サを使用 し た設計

Vivado IDE では、 エンベデ ッ ド 開発に IP イ ン テ グ レー タ ーを使用 し ます。IP イ ン テ グ レー タ ーは、GUI ベース の イ ン タ ーフ ェ イ ス で、 複雑な IP サブシ ス テ ム を統合で き ます。

複雑なデザ イ ンに対応す る ため、Vivado IDE の IP カ タ ロ グか ら さ ま ざ ま な IP が提供 さ れてい ます。IP カ タ ロ グにカ ス タ ム IP を追加す る こ と も で き ます。 詳細は、 『Vivado Design Suite ユーザー ガ イ ド: IP イ ン テ グ レー タ ーを使用 し た IP サブシ ス テ ムの設計』 (UG994) [参照7] を参照 し て く だ さ い。

さ ら に、Vivado IP パ ッ ケージ ャ ーを使用 し て IP をパ ッ ケージす る こ と も で き ます。 『Vivado Design Suite ユーザーガ イ ド: カ ス タ ム IP の作成 と パ ッ ケージ』 (UG1118) [参照23] を参照 し て く だ さ い。

Zynq-7000 プ ロ セ ッ サを含む IP イ ン テグ レー タ ー デザイ ンの作成

Zynq-7000 プ ロ セ ッ サを使用 し た IP イ ン テ グ レー タ ー デザ イ ン を作成す る には、 次の手順に従い ます。

1. Flow Navigator で [Create Block Design] を ク リ ッ ク し 、 次の図に示す よ う に [Create Block Design] ダ イ ア ロ グ ボ ッ ク ス にデザ イ ン名を入力 し ます。

2. こ のダ イ ア ロ グボ ッ ク ス で次を設定 し ます。

° [Directory]: [<Local to Project.] を選択 し てブ ロ ッ クデザ イ ン をプ ロ ジ ェ ク ト の一部 と し て作成す る か (デ フ ォ ル ト)、 デ ィ レ ク ト リ を指定 し て別の場所に作成 し ます。

° [Specify source set]: プルダ ウ ン メ ニ ュ ーか ら ソ ース タ イ プ を指定 し ます。

次の図に示す よ う に空のブ ロ ッ ク デザ イ ン キ ャ ンバ ス が開 き ます。

X-Ref Target - Figure 3-1

図 3-1: [Create Block Design] ダ イ ア ログボ ッ ク ス

X-Ref Target - Figure 3-2

図 3-2:ブ ロ ッ クデザイ ンキ ャ ンバス