•
低消費電力化を実現書 ネ ギ が大き た
Be tt e Be tt e
•
書込みエネルギーが大きいた め，Write
イベントが多い場合 は効果が低減e r e r
G. Sun, X. Dong, Y. Xie, J. Li, and Y. Chen, “A Novel Architecture of the 3D Stacked MRAM
L2 Cache for CMPs,” HPCA’09. 46
MRAMの⽋点を解決する ポ
アーキテクチャ・サポート
2MB 2MB 8MB
アーキテクチャ・サポート 書込み遅延の削減
•
ライトバッファのエントリ数を増B e B e
2MB SRAM‐SNUCA
2MB SRAM‐DNUCA
8MB
SRAM+MRAM Hybrid
ラ ッ ァ リ数を増 加（
4→20
エントリへ）•
ライトイベントの後続リードイベ ントによる割込み許可ette r ette r
書込み回数の削減
• MRAM
キャッシュの一部をSRAM
で実現（31way:MRAM, 1way:SRAM
））• SRAM
はコアと同じレイヤに実 装頻繁に書込みが発生するブ
Be tt Be tt
•
頻繁に書込みが発生するブ ロックをSRAM
へマイグレートterter
G. Sun, X. Dong, Y. Xie, J. Li, and Y. Chen, “A Novel Architecture of the 3D Stacked MRAM
L2 Cache for CMPs,” HPCA’09. 47
素朴な疑問その5
〜発熱は問題にならないのか?〜
3次元積層LSIの問題点はチップ温度上昇
•
3次元積層LSIの問題点はチップ温度上昇–
チップ温度は消費電⼒に依存–
消費電⼒はプロセッサの動作周波数に依存•
「プロセッサの最⼤動作周波数はチップ温度「プロセッサの最⼤動作周波数はチップ温度 制約により決定」と仮定すると・・・DRAM Main Memory
Tem. : ↘ Freq : ↗
Tem. : ↗ Freq : ↘ Freq. : ↗
Mem. Stall: ↗
Freq. : ↘
Mem. Stall: ↘
48
アプリ特性によっては3Dにより性
能が低 が
能が低下する場合がある!
（ ）
mcf
（Highly Memory Intensive
） 動作周波数• 2D:
約2.9GHz
• 3D:
約約2.5GHz
平均命令実行時間• 2D:
約2.5
3D
約0 6
（B
）• 3D:
約0.6
（Better
）twolf （ Less Memory Intensive ） twolf （ Less Memory Intensive ）
動作周波数
• 2D:
約2.8GHz
• 3D: 3D:
約約2 4GHz 2.4GHz
平均命令実行時間• 2D:
約0.35 （ Better ）
• 3D:
約約0.41
G. L. Loi, B. Agrawal, N. Srivastava, S. Lin, T. Sherwood, and K. Banerjee, “A Thermally‐Aware
Performance Analysis of Vertically Integrated (3‐D) Processor‐Memory Hierarchy,” DAC’06. 49
今後の展望
2011年1⽉ARC/ICD研究会パネ ルディスカ シ ンより
ルディスカッションより
50
【パネル討論】
次 積
3次元積層LSIは
メインストリームになり得るか?
メインストリームになり得るか?
パネリスト： 宮川宣明（本⽥）
岡本和也（阪⼤）
⽵内 健（東⼤）
⽵内 健（東⼤）
⼩池帆平（産総研）
井上弘⼠（九⼤）
井上弘⼠（九⼤）
51
議論のポイント 議論のポイント
なぜ3次元積層LSI?
•
なぜ3次元積層LSI?–
利点：「量的スケーリング（More Moore）」と「機能 の多様化（More Than Moore）」の多様化（More Than Moore）」
–
⽋点：製造コスト，設計コスト，発熱，信頼性，テスト•
本当に3次元化が「お得」なのか?本当に3次元化が「お得」なのか?–
ビジネスとして成り⽴つのか? Supply Chainは?•
3次元積層LSIはメインストリームになり得るか?3次元積層LSIはメインストリ ムになり得るか?–
（YES!として）いつ頃なのか?–
（YES!として）産官学でどのような取組みが必要か?（YES!として）産官学でどのような取組みが必要か?–
（NO!として）研究テーマを変えます・・・52