DS70323B_JP -ページ43-54 © 2009 Microchip Technology Inc.
© 2009 Microchip Technology Inc. DS70323B_JP -ページ43-55
高速 PWM
43
図43-28: PWMフォルト制御モジュール ブロック図
43.10.1 アナログ コンパレータによるPWMフォルトの生成
コンパレータ出力をフォルト ソースとして使用するには、コンパレータ出力を汎用I/Oピ ンにマッピングし、外部フォルトのいずれか1つをそのピンの入力としてマッピングしま す。マッピングは汎用I/O (GPIO)または仮想ピンのいずれに対しても実行できます。
仮想ピンは他のRPxピンと機能は同じですが、ピン配置のみ異なります。デバイス内部に ある4つの仮想ピンは、デバイスの物理的なピンには接続されていません。
例えば、アナログ コンパレータの出力とPWMフォルト入力をどちらもRP32に設定でき ます。このような構成にすると、アナログコンパレータはデバイスの実際のピンを占有す ることなく PWM フォルトをトリガできます。仮想ピンの詳細は、各デバイスのデータ シートを参照してください。
例43-18では、アナログ コンパレータ1をPWMのフォルト ソースとして使用し、これを
フォルト入力ピン1に接続しています。ここでは、次の入出力機能を使用します。
• 出力機能: アナログコンパレータ1
• 入力機能: PWMフォルト ピン1
FLTSRC<4:0>
CMP1x CMP2x CMP3x CMP4x FLT1 FLT2 FLT3 FLT4 FLT5 FLT6 FLT7 FLT8
00000 00001 00010
01000 01001 01010 01011 01100
01111 00011
01101 01110 Analog Comparator 1
Analog Comparator 2 Analog Comparator 3 Analog Comparator 4 Analog Comparator
Module
0
1
PWMxH, PWMxL 2
PWM Generator #
FLTDAT<1:0> 2 PWMxH, PWMxL Signals 2
Fault Mode Selection
Logic
FLTMOD<1:0>
Latch
Clear
FLTSTAT
PMTMR
DS70323B_JP -ページ43-56 © 2009 Microchip Technology Inc.
例 43-18: PWMのフォルト ソースとしてのアナログ コンパレータの設定
図43-29: コンパレータ出力の仮想ピンへの再マッピング
//*************************************************************
// Unlock Registers
//*************************************************************
__builtin_write_OSCCONL(OSCCON & ~(1<<6));
//************************************************************
// Configure Comparator Output Function
//*************************************************************
//*******************************
// Assign ACMP1 To Pin RP32 //***************************
RPOR16bits.RP32R = 0b100111;
//*************************************************************
// Configure Fault Input Function
//*************************************************************
//***************************
// Assign Fault1 To Pin RP32 //***************************
RPINR29bits.FLT1R=32;
//*************************************************************
// Lock Registers
//*************************************************************
__builtin_write_OSCCONL(OSCCON | (1<<6));
注: コンパレータ出力は汎用I/Oにマッピングできます。
FLTSRC<4:0>
CMP1x
00000 00001 00010
00100
00101 00110 00111 00011 RPx
Analog Comparator Module
Virtual Pin
注: RPxでx = 32、33、34、35の場合、コンパレータ出力はユーザーから利用できな
い仮想ピンにマッピングされます。
© 2009 Microchip Technology Inc. DS70323B_JP -ページ43-57
高速 PWM
43
43.10.2 フォルト割り込み
FLTx入力がHighにアサートされた場合に割り込みを生成するかどうかは、PWMCONxレ ジスタのFLTIENx ビットで設定します。フォルト発生時には、FLTDAT<1:0> (High/Low) ビットのデータ値がPWMxHおよびPWMxLピンに割り当てられます。
PWMのフォルト状態は、PWM制御(PWMCONx<15>)レジスタのフォルト割り込みステー
タス(FLTSTAT)ビットで取得できます。FLTSTATビットは、フォルトIRQのラッチを示
します。フォルト割り込みが有効でない場合、FLTSTATビットには、選択したFLTx入力 の状態が正論理形式で示されます。フォルト入力ピンをPWMジェネレータと対応させて 使用しない場合は、これらのピンは汎用I/Oまたは割り込み入力ピンとして使用できます。
フォルトピンロジックは、PWMロジックとしての動作以外にも、外部割り込みピンとし て動作できます。FCLCONxレジスタで、フォルトがPWMジェネレータに影響しないよ うに設定すると、フォルト ピンは汎用割り込みピンとして使用できます。
43.10.2.1 フォルト入力ピンのモード
フォルト入力ピンには、次の2つの動作モードがあります。
• ラッチ モード: ラッチ モードでは、フォルト ピンがアサートされている場合のPWM 出力は、IOCONxレジスタのFLTDATビットで設定した状態となります。PWM出力が この状態を持続するのは、フォルト状態が解除され、対応する割り込みフラグがソフ トウェアでクリアされるまでです。これら両方の動作が発生すると、PWM出力は次の PWMサイクル境界の先頭で通常動作に戻ります。フォルト状態が終了する前にPWM 制御(PWMCONx<15>)レジスタのフォルト割り込みステータス(FLTSTAT)ビットがク リアされた場合、高速PWMモジュールはフォルトピンのアサートが終了するまで待 ちます。PWM制御(PWMCONx<12>)レジスタのフォルト割り込み有効化(FLTIEN) ビットにソフトウェアで「0」を書き込むと、FLTSTATビットをクリアできます。
• サイクル バイ サイクル モード:サイクル バイ サイクル モードでは、フォルト入力ピ ンがアサートされている間は、PWM出力はデアサートされたままとなります。相補 PWM出力モードでは、PWMxHがLow (デアサート)、PWMxLがHigh (アサート)と なります。フォルトピンがHighになると、PWM出力は次のPWM周期の先頭で通常 動作に戻ります。
各フォルト入力ピンの動作モードは、PWMフォルト電流制限制御(FCLCONx<1:0>)レジ スタのフォルトモード制御(FLTMOD)ビットで選択します。
43.10.3 フォルト開始
フォルト入力ピンに対するPWMピンの応答は、デバイスのクロック信号に対して常に非 同期で行われます。このため、「0」がデアサートされる場合、FLTDATビットは対応する PWM出力を即時デアサートします。また、指定したFLTDATビットがアサート(「1」に セット)される場合、FLTDATビットはデッド タイム ロジックで処理されてからPWM信 号として出力されます。
電流制限またはフォルトイベントが発生した場合のデータへの影響や動作の詳細は、
43.12.4 項「デッドタイムロジックに関するフォルトおよび電流制限オーバーライドロ
ジックの問題」を参照してください。
DS70323B_JP -ページ43-58 © 2009 Microchip Technology Inc.
43.10.4 フォルト終了
フォルト状態が終了したら、PWMサイクル境界でPWM信号を通常動作に戻して、PWM 信号エッジと手動による信号オーバーライドを正確に同期させる必要があります。PTMR の値が0になると、次のPWMサイクルが開始します。
サイクル バイ サイクル フォルト モードが選択されている場合、フォルトはPWMサイク ルごとに自動的にリセットされます。フォルト状態を終了するための特別なコーディング は不要です。
一方、ラッチ フォルト モードの場合は、フォルト状態を終了するために次のシーケンス が必要となります。
1. PWMフォルトソースをポーリングして、フォルト信号がデアサートされているかど うかを確認します
2. PWMフォルト割り込みが有効でない場合は、次の手順をスキップして手順3に進ん でください。PWM フォルト割り込みが有効な場合は、次の手順を実行した後、手順 4に進んでください。
a) PWMフォルト割り込みサービス ルーチンを完了します
b) PWMCONxレジスタのFLTIENビットをクリアして、PWMフォルト割り込みを
無効にします
c) FCLCONxレジスタでFLTMOD<1:0> = 0b00に設定して、PWMフォルト割り込 みを有効にします
3. FCLCONxレジスタでFLTMOD<1:0> = 0b00に設定して、PWMフォルトを無効にします 4. FCLCONxレジスタでFLTMOD<1:0> = 0b00に設定して、PWMフォルトモードを
ラッチ モードにします
43.10.5 PMTMR無効時のフォルト終了
PWMタイムベースが無効(PTEN = 0)の場合は、フォルト状態の終了に関する特別なケー スがあります。フォルト入力がサイクルバイサイクルモードに設定されている場合、フォ ルト入力ピンがデアサートされると、PWM出力は即時通常動作に戻ります。PWM出力は、
設定したデフォルト値に戻ります(タイムベースは無効にされているため、次のPWMサ イクルを待つことはありません)。フォルト入力がラッチ モードに設定されている場合は、
フォルト入力ピンがデアサートされ、かつ FLTSTATビットがソフトウェアでクリアされ ると、PWM 出力はただちに通常動作に戻ります。
43.10.6 フォルト ピンのソフトウェア制御
フォルトピンは、ソフトウェアを使用して手動で制御できます。フォルト入力はGPIOポー ト ピンとの共用であるため、対応するTRISビットをクリアすると、このピンを出力に設 定できます。このピンのポート ビットをセットすると、フォルト入力が有効になります。
43.10.7 PWM電流制限ピン
PWM電流制限ピンの主な機能は次のとおりです。
• 各PWMジェネレータは、8本までのフォルトおよび電流制限ピンから、専用の電流制 限入力ソースを選択できます。アナログ コンパレータを電流制限ソースとして設定す る方法は、43.10.1項「アナログ コンパレータによるPWMフォルトの生成」を参照し てください。
• 各PWMジェネレータには、フォルト電流制限制御(FCLCONx<14:10>)レジスタに制
御ビット(CLSRC<4:0>)があります。これらのビットで、フォルト入力信号のソースを
指定します。
• 各PWMジェネレータには、PWM制御(PWMCONx<11>)レジスタに電流制限割り込み
有効化(CLIEN)ビットがあります。このビットで、電流制限割り込み要求の生成を有
効にします。
• 各PWMジェネレータには、それに対応する電流制限極性(CLPOL)ビット(PWMフォ ルト電流制限制御(FCLCONx<9>)レジスタ)があります。
• 電流制限状態が発生すると、PWMxHおよびPWMxLジェネレータの出力は、次のい ずれかの状態に変化します。
- IFLTMODビットが独立フォルトモードの場合、CLDAT<1:0>ビットはオーバーライ ド機能には使用されません。
- 電流制限モード(CLMOD)では、電流制限機能が有効になります。CLDAT<1:0>
(High/Low)ビットのデータ値が、PWMxHおよびPWMxL出力に割り当てられます。
© 2009 Microchip Technology Inc. DS70323B_JP -ページ43-59
高速 PWM
43
電流制限ピンの主な動作を次に示します。
• 電流制限によってPWM出力をオーバーライドできます。PWM I/O制御
(IOCONx<3:2>)レジスタの電流制限オーバーライド データ(CLDAT<1:0>)ビットの値 には、「0」または「1」を設定できます。CLDATが「0」の場合は非同期的に処理さ れ、アプリケーション回路の該当するパワートランジスタが即時シャットダウンされ
ます。CLDATが「1」の場合は、デッドタイムロジックによって処理されてから
PWM出力に適用されます。
• 電流制限信号によって割り込みを生成できます。電流制限割り込み信号の生成は、
PWM制御(PWMCONx<11>)レジスタの電流制限割り込み有効化(CLIEN)ビットで制 御します。PWMフォルト電流制限制御(FCLCONx<8>)レジスタの電流制限モード有
効化(CLMOD)ビットで電流制限オーバーライド機能を無効に設定している場合でも、
ユーザー アプリケーションで割り込み生成の指定ができます。これにより、電流制限 入力信号は、汎用の外部割り込み要求信号として使用できます。
• 電流制限入力信号は、ADCモジュールに対するトリガ信号として使用することで、
A/D変換プロセスを開始できます。ADCトリガ信号は、高速PWMモジュール、
FLTMODビット、FLTIENビットの状態にかかわらず常にアクティブです。
• 次の条件が発生した場合、該当するPWMジェネレータのタイム ベースが電流制限信 号によってリセットされます。
- PWMジェネレータの電流制限モード有効化(CLMOD)ビットが「0」
- PWMCONxレジスタの外部PWMリセット制御(XPRES)ビットが「1」
- PWMジェネレータが独立タイムベースモードで動作(ITB = 1)
この動作は電流リセットモードと呼ばれ、一部の力率補正(PFC)アプリケーション で使用されます。
図43-30: PWM電流制限制御回路のロジック図
CLSRC<4:0>
CMP1x CMP2x CMP3x CMP4x FLT1 FLT2 FLT3 FLT4 FLT5 FLT6 FLT7 FLT8
00000 00001 00010
01000 01001 01010 01011 01100
01111 00011
01101 01110 Analog Comparator 1
Analog Comparator 2 Analog Comparator 3 Analog Comparator 4 Analog Comparator
Module
0
1
PWMxH, PWMxL 2
PWM Generator #
CLDAT<1:0> 2 PWMxH, PWMxL Signals 2
Cycle-by-Cycle Mode PMTMR
CLMOD EN
XPRES