同期出力信号
FIELD 2 FIELD
H
V
F
622 623 624 625 1 2 3 4 5 6 7 8 9 10 22 23 24
PVBEG[4:0] = 0x5 PVEND[4:0] = 0x4
PFTOG[4:0] = 0x3
FIELD 2
H
V
F
PVBEG[4:0] = 0x5 PVEND[4:0] = 0x4
PFTOG[4:0] = 0x3
310 311 312 313 314 315 316 317 318 319 320 321 322 335 336 337
04997-0-027
FIELD 1
622 623 624 625 1 2 3 4 5 6 7 8 9 10 11 23 24
310 311 312 313 314 315 316 317 318 319 320 321 322 323 336 337
PVBEG[4:0] = 0x1 PVEND[4:0] = 0x4
PFTOG[4:0] = 0x6
FIELD 2 FIELD
出力 HS出力
VS出力
FIELD 出力 HS出力
VS出力
PVBEG[4:0] = 0x1 PVEND[4:0] = 0x4
PFTOG[4:0] = 0x6 出力
ビデオ
出力 ビデオ
出力 ビデオ
出力 ビデオ
図27．表56のレジスタ書込みを使用したPALの代表的なVSync/FIELD位置 図26．PALでのデフォルト（BT.656）。H、V、Fの極性はデータに埋め込まれています。
ADV7183B
04997-0-028
PVBEG[4：0]により VSyncの開始を前進
PVBEG[4：0]により VSync の開始を遅延
VSyncの開始 PVBEGSIGN
奇数 フィールド？
0 1
NO YES
PVBEGDELO
VSBHO 1ラインの 遅延を追加
0.5ライン前進
1 0
1 0
PVBEGDELE
VSBHE 1ラインの 遅延を追加
1 0
1 0
ユーザ設定は不可
0.5ライン前進
図28．PALのVSyncの開始
PVBEGDELO（PAL VSync開始遅延、奇数フィールド）、 アドレス0xE8 [7]
PVBEGDELOが0（デフォルト値）のとき、遅延はありません。
PVBEGDELOを1に設定すると、奇数フィールドでVSyncがハイレベル になるのを、PVBEGに対して1ライン遅らせます。
PVBEGDELE（PAL VSync開始遅延、偶数フィールド）、 アドレス0xE8 [6]
PVBEGDELEが0のとき、遅延はありません。
PVBEGDELEを1（デフォルト値）に設定すると、偶数フィールドでVSync がハイレベルになるのを、PVBEGに対して1ライン遅らせます。
PVBEGSIGN（PAL VSync開始サイン）、アドレス0xE8 [5]
PVBEGSIGNを0に設定すると、VSyncの開始を遅らせます。ユーザに よるマニュアル設定です。
PVBEGSIGNを1（デフォルト値）に設定すると、VSyncの開始を前進さ せます。ユーザ設定は推奨できません。
PVBEG [4：0]（PAL VSync開始）、アドレス0xE8 [4：0]
PVBEGのデフォルト値は00101で、PAL VSyncの開始位置を表します。
すべてのNTSC/PAL VSyncタイミング制御で、AVコード内のVビットと VSピン上のVSyncの両方が変更されます。
VSyncの終了 ユーザ設定は不可
04997-0-029
PVEND[4：0]により VSyncの終了を前進
PVEND[4：0]により VSyncの終了を遅延
PVENDSIGN 0
1
NO YES
PVENDDELO
VSEHO
1 0
1 0
PVENDDELE
VSEHE 1 0
1 0
0.5ライン前進 0.5ライン前進
1ラインの 遅延を追加
1ラインの 遅延を追加 奇数
フィールド？
図29．PAL VSyncの終了
PVENDDELO（PAL VSync終了遅延、奇数フィールド）、 アドレス0xE9 [7]
PVENDDELOが0（デフォルト値）のとき、遅延はありません。
PVENDDELOを1に設定すると、奇数フィールドでVSyncがローレベル になるのを、PVENDに対して1ライン遅らせます。
PVENDDELE（PAL VSync終了遅延、偶数フィールド）、 アドレス0xE9 [6]
PVENDDELEが0（デフォルト値）のとき、遅延はありません。
PVENDDELEを1に設定すると、偶数フィールドでVSyncがローレベルに なるのを、PVENDに対して1ライン遅らせます。
ADV7183B
PVENDSIGN（PAL VSync終了サイン）、アドレス0xE9 [5]
PVENDSIGNを0（デフォルト値）に設定すると、VSyncの終了を遅らせ ます。ユーザによるマニュアル設定です。
PVENDSIGNを1に設定すると、VSyncの終了を前進させます。ユーザ 設定は推奨できません。
PVEND [4：0]（PAL VSync終了）、アドレス0xE9 [4：0]
PVENDのデフォルト値は 10100で、PAL VSyncの 終 了 位 置を表し ます。
すべてのNTSC/PAL VSyncタイミング制御で、AVコード内のVビットと VSピン上のVSyncの両方が変更されます。
PFTOGDELO（PALフィールド・トグル遅延、奇数フィールド）、 アドレス0xEA [7]
PFTOGDELOが0（デフォルト値）のとき、遅延はありません。
PFTOGDELOを1に設定すると、奇数フィールドでフィールド・トグル／遷 移を、PFTOGに対して1ライン遅らせます。
PFTOGDELE（PALフィールド・トグル遅延、偶数フィールド）、 アドレス0xEA [6]
PFTOGDELEが0のとき、遅延はありません。
PFTOGDELEを1（デフォルト値）に設定すると、偶数フィールドでフィー ルド・トグル／遷移を、PFTOGに対して1ライン遅らせます。
PFTOGSIGN（PALフィールド・トグル・サイン）、アドレス0xEA [5]
PFTOGSIGNを0に設定すると、フィールド遷移を遅らせます。ユーザに よるマニュアル設定です。
PFTOGSIGNを1（デフォルト値）に設定すると、フィールド遷移を前進さ せます。ユーザ設定は推奨できません。
PFTOG（PALフィールド・トグル）、アドレス0xEA [4：0]
PFTOGのデフォルト値は00011で、PALフィールド・トグル位置を表し ます。
すべてのNTSC/PALフィールド・タイミング制御で、AVコード内のFビッ トとFIELD/DEピン上のフィールド信号の両方が変更されます。
04997-0-030
PTOG[4：0]により フィールドのトグルを前進
PFTOG[4：0]により フィールドのトグルを遅延 PFTOGSIGN
奇数 フィールド？
0 1
NO YES
PFTOGDELE
1 0
PFTOGDELO
1ラインの 遅延を追加
1ラインの 遅延を追加
1 0
フィールド・
トグル ユーザ設定は不可
図30．PALフィールド・トグル
同期処理
ADV7183Bには2つの追加同期処理ブロックがあり、デジタル入力ビデ オから取り出された原同期情報の後処理を行います。必要に応じて、こ のブロックは次の2つのI2Cビットを用いてディスエーブルにできます。
ENHSPLL（HSyncプロセッサのイネーブル）、アドレス0x01 [6]
HSYNCプロセッサは、ノイズで壊れた入力HSyncをフィルタ処理するた めのもので、タイム・ベースは安定していてもS/N比が悪いビデオ信号の 性能を改善します。
ENHSPLLを0に設定すると、HSyncプロセッサがディスエーブルになり ます。
ENHSPLLを1（デフォルト値）に設定すると、HSyncプロセッサがイネーブ ルになります。
ENVSPROC（VSyncプロセッサのイネーブル）、アドレス0x01 [3]
このブロックでは、検出されたVSyncの垂直ロック機能を改善するため に追加のフィルタ機能を提供します。
ENVSPROCを0に設定すると、VSyncプロセッサがディスエーブルにな ります。
ENVSPROCを1（デフォルト値）に設定すると、VSyncプロセッサがイネー ブルになります。