例 2
ケース 2 : ATX 供給があ る場合
ATX 供給は、 シ ス テ ム電源が安定 し てい る と き を示す PWR_OK 信号を供給 し ます。 こ の信号は実際の電源が安定 し てか ら 最低 100ms 後にアサー ト さ れます。 つま り 、 タ イ ミ ン グ マージ ンに こ の 100ms が追加 さ れ る 可能性があ る と い う こ と です。
50ms (TPOR) + 33.2ms (ビ ッ ト ス ト リ ーム時間) + 2ms (立ち上が り 時間) - 100ms = -14.8ms -14.8ms < 100ms PCIe 標準 (okay)
こ のケース ではマージ ンは 114.8ms にな り ます。
サン プル ビ ッ ト ス ト リ ーム サイ ズ
第 1 段階のビ ッ ト ス ト リ ームの最終的なサ イ ズは次に示す さ ま ざ ま な要素の影響を受けて変わ り ます。
• IP : 第 1 段階の Pblock のサ イ ズお よ び形状が、 第 1 段階に必要な フ レーム数を決定 し ます。
• デバ イ ス : デバ イ ス の幅が広いほ ど、IP を ク ロ ッ キ ン グ リ ソ ース に接続す る のに必要な配線フ レーム数が多 く な り ます。
• デザ イ ン : リ セ ッ ト ピ ンの位置は、 ユーザー アプ リ ケーシ ョ ンの追加に よ っ て も た ら さ れ る 多 く の要素の う ちの 1 つです。
• 変数 : 使用す る GT ク ワ ッ ド の選択に よ っ て、 第 1 段階ビ ッ ト ス ト リ ームのサ イ ズが変わ り ます。 最 も 効率的に リ ソ ース を使用す る には、PCI Express ハー ド ブ ロ ッ ク に隣接す る GT ク ワ ッ ド を使用 し ます。
• 圧縮 : デバ イ ス使用率が高 く な る と 、 圧縮の効果は低 く な り ます。
ベース ラ イ ン と し て、PCIe IP と 共に生成 さ れ る サン プル (PIO) デザ イ ンの ビ ッ ト ス ト リ ーム サ イ ズお よ び コ ン フ ィ ギ ュ レーシ ョ ン時間の例をい く つか示 し ます。
タ ンデム PCIe 手法を使用 し て第 2 段階の ビ ッ ト ス ト リ ーム を ロ ー ド す る のにかか る 時間は、 次の 3 つの追加要因に よ っ て異な り ます。
• PCI Express リ ン ク の幅 と 速度
• MCAP をプ ロ グ ラ ムす る のに使用 さ れた ク ロ ッ ク 周波数
• ルー ト ポー ト ホ ス ト がエン ド ポ イ ン ト FPGA デザ イ ンへビ ッ ト ス ト リ ーム を供給で き る 効率性。 ほ と ん ど のデ ザ イ ンでは、 こ れ ら が制限要因 と な り ます。
こ れ ら 3 つの要因の最 も 低い帯域幅に よ っ て、 第 2 段階のビ ッ ト ス ト リ ームが ロ ー ド さ れ る 速度が決定 し ます。
表 3-4 :ビ ッ ト ス ト リ ームサイ ズおよび コ ン フ ィ ギ ュ レーシ ョ ン時間の例(1)
デバイ ス 変数 フ ルビ ッ ト
ス ト リ ーム
フル : BPI16 (50MHz)
タ ンデム 第 1 段階(2)
タ ンデム : BPI16 (50MHz)
KU040 Tandem PROM 122.1Mb 152.7ms 7.6Mb 9.5ms
Tandem PCIe 122.1Mb 152.7ms 7.6Mb 9.5ms
KU060 Tandem PROM 184.1Mb 230.1ms 7.6Mb 9.5ms
Tandem PCIe 184.1Mb 230.1ms 7.6Mb 9.5ms
VU095 Tandem PROM 273.5Mb 341.8ms 8.8Mb 10.9ms
Tandem PCIe 273.5Mb 341.8ms 8.8Mb 10.9ms
注記:
1. こ こ に示す コ ン フ ィ ギ ュ レーシ ョ ン時間には TPOR は含まれてい ません。
2. PIO デザ イ ンは非常に小 さ いため、 ビ ッ ト ス ト リ ーム サ イ ズ を小 さ く す る のに圧縮は非常に効果的です。 こ れ ら の数値は、 フ ル デザ イ ン を使用 し た場合に よ り 正確な見積 も り がで き る よ う に、 圧縮な し で得た も のです。 こ れ ら の値は、Vivado Design Suite 2014.4 で PCIe Gen3x8 コ ン フ ィ ギ ュ レーシ ョ ン を使用 し て生成 さ れま し た。
ク ロ ッ キン グ
コ アには、100MHz の基準 ク ロ ッ ク 入力が必要です。 詳細は、ザ イ リ ン ク ス PCI Express ソ リ ュ ーシ ョ ン セ ン タ ーの 各ア ンサーを参照 し て く だ さ い。
一般的な PCI Express ソ リ ュ ーシ ョ ンでは、PCI Express 基準 ク ロ ッ ク は スペ ク ト ラ ム拡散 ク ロ ッ ク (SSC) で、100MHz で供給 さ れ ます。 ほ と ん ど の コ マーシ ャ ル用の PCI Express シ ス テ ム では、SSC をデ ィ ス エーブルにす る こ と はで き ません。SSC お よ び PCI Express の詳細は、 『PCI Express Base Specification Revision 3.0』 [参照2] のセ ク シ ョ ン 4.3.7.1.1 を参照 し て く だ さ い。
重要:すべてのア ド イ ンカー ドデザ イ ンは、供給 さ れ る 基準 ク ロ ッ ク の特性のため、同期 ク ロ ッ ク 供給を使用す る 必 要があ り ます。 ス ロ ッ ト ク ロ ッ ク を使用 し てい る デバ イ ス の場合、 リ ン ク ス テー タ ス レ ジ ス タ の ス ロ ッ ト ク ロ ッ ク コ ン フ ィ ギ ュ レーシ ョ ン を Vivado IP カ タ ロ グで有効にす る 必要があ り ます。 基準 ク ロ ッ ク の追加情報は、98ページ の 「 ク ロ ッ キ ン グ要件」 を参照 し て く だ さ い。
各 リ ン ク パー ト ナー デバ イ ス は同 じ ク ロ ッ ク ソ ース を共有 し ます。図3-10 お よ び図3-11 は、100MHz の基準 ク ロ ッ ク を使用す る シ ス テ ム を示 し てい ます。
デバ イ ス がエンベデ ッ ド シ ス テ ムの一部であ っ た と し て も 、 シ ス テ ムが コ マーシ ャ ル版の PCI Express ルー ト コ ンプ レ ッ ク ス ま たは ス イ ッ チを一般的なマザーボー ド ク ロ ッ ク 供給で使用す る 場合は、 同期 ク ロ ッ ク 供給をやは り 使用す る 必要があ り ます。
注記:図3-10 お よ び図3-11 では、 ボー ド レ イ ア ウ ト を示 し てい ます。 ボー ド レ イ ア ウ ト 時には、 カ ッ プ リ ン グ、 終 端な ど が適切に使用 さ れてい る こ と を確認 し て く だ さ い。
X-Ref Target - Figure 3-10
図 3-10 : 100MHz の基準 ク ロ ッ ク を使用 し たエ ンベデ ッ ド シ ス テム
9LUWH[;7+7 )3*$
(QGSRLQW
;
3&,([SUHVV 6ZLWFKRU5RRW
&RPSOH['HYLFH
3&,([SUHVV
&ORFN2VFLOODWRU 0+]
*7+
7UDQVFHLYHUV
0+]
(PEHGGHG6\VWHP%RDUG
3&,H/LQN 3&,H/LQN
リ セ ッ ト
こ の コ アは、PCI Express 基本 リ セ ッ ト 中にアサー ト さ れた非同期でア ク テ ィ ブ Low の リ セ ッ ト 信号であ る
sys_reset を使用 し てシ ス テ ム を リ セ ッ ト し ます。 こ の信号を アサー ト す る と 、GTH ト ラ ン シーバーを含む コ ア全 体がハー ド リ セ ッ ト にな り ます。 こ の リ セ ッ ト を リ リ ース し た後、 コ アは リ ン ク ト レ イ ン を試み、 ま た通常操作を 再開 し よ う と し ます。 ア ド イ ン カー ド な ど一般的なエン ド ポ イ ン ト アプ リ ケーシ ョ ン では、 サ イ ド バン ド の リ セ ッ ト 信号があ り 、sys_reset に接続 し てお く 必要があ り ます。 サ イ ド バン ドシ ス テ ム リ セ ッ ト 信号がないエン ド ポ イ ン ト アプ リ ケーシ ョ ンの場合は、 初期ハー ド ウ ェ ア リ セ ッ ト を ロ ーカルに生成す る 必要があ り ます。PCI Express で は 4 つの リ セ ッ ト イ ベン ト があ り ます。
• コ ール ド リ セ ッ ト : 電源を投入す る と 実行 さ れ る 基本的な リ セ ッ ト です。sys_reset 信号を アサー ト す る と コ アが コ ール ド リ セ ッ ト にな り ます。
• ウ ォーム リ セ ッ ト : 電源を切っ て再投入せずにハー ド ウ ェ アに よ り 実行 さ れ る 基本的な リ セ ッ ト です。
sys_reset 信号を アサー ト す る と コ アが ウ ォーム リ セ ッ ト にな り ます。
• ホ ッ ト リ セ ッ ト : プ ロ ト コ ルを介 し て PCI Express リ ン ク 上のバン ド 内で実行す る リ セ ッ ト で、 エン ド ポ イ ン ト デバ イ ス全体を リ セ ッ ト し ます。 こ の場合は sys_reset は使用 さ れません。 ホ ッ ト リ セ ッ ト の場合は、 リ セ ッ ト の ソ ース を示すため cfg_hot_reset_out 信号がアサー ト さ れます。
• フ ァ ン ク シ ョ ン レベル リ セ ッ ト : プ ロ ト コ ルを介 し て PCI Express リ ン ク 上のバン ド 内で実行す る リ セ ッ ト で、
特定機能のみを リ セ ッ ト し ます。 こ の場合、 コ アは リ セ ッ ト さ れ る 機能に対応す る cfg_flr_in_process お よ び/ま たは cfg_vf_flr_in_process のいずれかのビ ッ ト を アサー ト し ます。 リ セ ッ ト さ れ る 機能に関連す る ロ ジ ッ ク は、 リ セ ッ ト プ ロ セ ス が完了 し た こ と を示すため、cfg_flr_done ま たは cfg_vf_flr_done の 対応す る ビ ッ ト を アサー ト す る 必要があ り ます。
FLR が開始 さ れ る 前に、 ソ フ ト ウ ェ アは、 特定の機能を タ ーゲ ッ ト に し た ト ラ フ ィ ッ ク を一時的に無効に し ま す。FLR が開始 さ れ る と 、 エ ラ ー ロ ギ ン グやエ ラ ー通知な し で リ ク エ ス ト お よ び コ ン プ リ ーシ ョ ンが破棄 さ れ ます。
X-Ref Target - Figure 3-11
図 3-11 : 100MHz の基準 ク ロ ッ ク を使用 し たオープ ンシ ス テムア ド イ ン カ ー ド
3&,H/LQN
3&,([SUHVV&RQQHFWRU 9LUWH[;7+7 )3*$(QGSRLQW
*7+
7UDQVFHLYHUV 0+]ZLWK66&
3&,([SUHVV&ORFN
3&,([SUHVV$GG,Q&DUG
B
3&,H/LQN
3&,H/LQN 3&,H/LQN
;
Initiate Function Level Reset ビ ッ ト に 1b を書 き 込んで FLR が開始 さ れた後、こ の機能は 100ms 以内に FLR お よ び その他機能固有の初期化を完了す る 必要があ り ます。
コ アのユーザー アプ リ ケーシ ョ ンには user_reset 出力信号があ り ます。 こ の信号は user_clk に同期 し てデ ィ ア サー ト さ れます。user_reset 信号は次の コ ンデ ィ シ ョ ンが発生す る と アサー ト さ れます。
• 基本 リ セ ッ ト : sys_reset アサー ト さ れ る と 発生 し ます (コ ール ド ま たは ウ ォーム)。
• コ ア ラ ッ パーのあ る PLL : ロ ッ ク が失われ る と 、 ク ロ ッ ク 入力の安定性に問題があ る こ と を示 し ます。
• ト ラ ン シーバー PLL ロ ッ ク の損失 : ト ラ ン シーバーが ロ ッ ク を失 う と 、PCI Express リ ン ク に問題があ る こ と を 示 し ます。
記載 さ れてい る すべての コ ンデ ィ シ ョ ンが解決 し た後、user_reset 信号が user_clk と 同期 し てデ ィ アサー ト さ れ、 コ アが ト レ イ ン を試み、 平常操作が開始 さ れます。
AXI4-Stream イ ン タ ー フ ェ イ スの説明
こ こ では、 コ アの ク ラ イ ア ン ト 側の イ ン タ ーフ ェ イ ス に関連す る 機能、 パ ラ メ ー タ ー、 お よ び信号の詳細について説 明 し ます。
機能の概要
図3-12 に、 コ アの ク ラ イ ア ン ト 側の イ ン タ ーフ ェ イ ス を示 し ます。
こ の イ ン タ ーフ ェ イ ス は、PCIe リ ン ク と ユーザー アプ リ ケーシ ョ ン間でのデー タ 転送を可能にす る 4 つの個別の イ ン タ ーフ ェ イ ス と し て構成 さ れてい ます。
• PCIe の コ ンプ リ ー タ ー リ ク エ ス ト (CQ) イ ン タ ーフ ェ イ ス を介 し て、 リ ン ク か ら の リ ク エ ス ト がユーザー アプ リ ケーシ ョ ンに送信 さ れます。
X-Ref Target - Figure 3-12
図 3-12 : UltraScale FPGA Gen3 Integrated Block のク ラ イ ア ン ト イ ン タ ー フ ェ イ スのブ ロ ッ ク 図 3&,H 5HTXHVWHU
,QWHUIDFH
&RPSOHWHU5HTXHVW ,QWHUIDFH
&OLHQW
&RPSOHWHU ,QWHUIDFH
3&,H5HTXHVWHU ,QWHUIDFH 3&,H&RPSOHWHU
,QWHUIDFH
$;, 0DVWHU
&RPSOHWHU&RPSOHWLRQ ,QWHUIDFH
$;, 6ODYH
5HTXHVWHU5HTXHVW ,QWHUIDFH
5HTXHVWHU&RPSOHWLRQ ,QWHUIDFH 5;0HVVDJH
,QWHUIDFH
7DJ$YDLODELOLW\
6WDWXV )ORZ&RQWURO
6WDWXV
PBD[LVBFTB
FIJBPVJB
VBD[LVBFFB
VBD[LVBUTB SFLHBWDJBDY>@
PBD[LVBUFB
;
8OWUD6FDOH)3*$*HQ ,QWHJUDWHG%ORFNIRU3&,H
$;, 6ODYH
$;, 0DVWHU
$;, 6ODYH
$;, 0DVWHU
SFLHBWIFB FIJBIFB
$;, 0DVWHU
$;, 6ODYH
• PCIe の コ ンプ リ ー タ ーコ ンプ リ ーシ ョ ン (CC) イ ン タ ーフ ェ イ ス を介 し て、ユーザーアプ リ ケーシ ョ ンが CQ に 応答を送 り 返す こ と がで き ます。 ユーザー アプ リ ケーシ ョ ンはすべての ノ ン ポ ス テ ッ ド ト ラ ンザ ク シ ョ ン を ス プ リ ッ ト ト ラ ンザ ク シ ョ ン と し て処理で き ません。 つま り 、リ ク エ ス ト の コ ンプ リ ーシ ョ ン を送信す る と 同時に 新 し い リ ク エ ス ト を CQ イ ン タ ーフ ェ イ ス で受信 し 続け る こ と がで き ます。
• PCIe の リ ク エ ス タ ー リ ク エ ス ト (RQ) イ ン タ ーフ ェ イ ス を介 し て、 ユーザー アプ リ ケーシ ョ ンが リ ン ク に接続 さ れた遠隔の PCIe デバ イ ス に リ ク エ ス ト を生成で き ます。
• PCIe の リ ク エ ス タ ーコ ンプ リ ーシ ョ ン (RC) イ ン タ ーフ ェ イ ス を介 し て、 統合ブ ロ ッ ク が リ ン ク か ら 受け取っ た コ ン プ リ ーシ ョ ン を (PCIe リ ク エ ス タ ー と し てユーザー アプ リ ケーシ ョ ン リ ク エ ス ト に応え て) ユーザー アプ
リ ケーシ ョ ンに返 し ます。
4 つの各 イ ン タ ーフ ェ イ ス は、 『AMBA4® AXI4-Stream プ ロ ト コ ル仕様』 [参照1] に基づいてい ます。 選択 し た レーン の数 と PCIe の世代に応 じ て、 こ れ ら イ ン タ ーフ ェ イ ス の幅を 64、128、 ま たは 256 バ イ ト に設定可能で、 ユーザー ク ロ ッ ク 周波数については 62.5、125、 ま たは 250MHz を選択で き ます。表3-5 に、 統合ブ ロ ッ ク でサポー ト さ れ る リ ン ク 幅 と リ ン ク ス ピー ド が異な る 場合の イ ン タ ーフ ェ イ ス幅 と ユーザー ク ロ ッ ク 周波数の有効な組み合わせを示 し ます。4 つの AXI4-Stream イ ン タ ーフ ェ イ ス はすべて、 いかな る 場合において も 同 じ 幅に設定 さ れます。
さ ら に、 統合ブ ロ ッ ク には 2 つの イ ン タ ーフ ェ イ ス が含まれ、 こ れ ら の イ ン タ ーフ ェ イ ス を介 し て ス テー タ ス情報が ユーザー アプ リ ケーシ ョ ンの PCIe のマ ス タ ー側に通知 さ れます。
• フ ロ ー制御ス テー タ ス イ ン タ ーフ ェ イ ス を介 し て現在利用可能な送信 ク レ ジ ッ ト に関す る 情報を提供 し ます。こ れに よ り 、ユーザーアプ リ ケーシ ョ ンは利用可能な ク レ ジ ッ ト に基づいて リ ク エ ス ト を ス ケ ジ ュ ー リ ン グで き ま す。
• タ グ可用性ス テー タ ス イ ン タ ーフ ェ イ ス を介 し て ノ ン ポ ス テ ッ ド リ ク エ ス ト への割 り 当てに利用可能な タ グの 数に関す る 情報を提供 し ま す。 こ れに よ り 、PCIe コ ン ト ロ ー ラ ー内で使用 さ れてい る すべての タ グに よ っ てブ ロ ッ ク さ れ る 危険を伴 う こ と な く 、 ユーザー アプ リ ケーシ ョ ンは リ ク エ ス ト を ス ケ ジ ュ ー リ ン グで き ます。
最後に、 統合ブ ロ ッ ク には リ ン ク か ら メ ッ セージ を受信 し た こ と を ユーザーロ ジ ッ ク に示す受信 メ ッ セージ イ ン タ ーフ ェ イ ス も 含ま れ、CQ イ ン タ ーフ ェ イ ス を介 し て メ ッ セージ全体が転送 さ れ る こ と はあ り ません。
表 3-5 :ク ラ イ ア ン ト イ ン タ ー フ ェ イ ス向けのデー タ 幅 と ク ロ ッ ク 周波数の設定 PCI Express 世代/
最大 リ ン クス ピー ド 可能な最大 リ ン ク 幅 AXI4-Stream イ ン タ ー フ ェ イ ス幅
ユーザーク ロ ッ ク 周波数 (MHz)
Gen1 (2.5GT/s)
X1 64 ビ ッ ト 62.5、125、 ま たは 250 x2 64 ビ ッ ト 62.5、125、 ま たは 250
x4 64 ビ ッ ト 125 ま たは 250
x8 64 ビ ッ ト 250
128 ビ ッ ト 125
Gen2 (5.0GT/s)
X1 64 ビ ッ ト 62.5、125、 ま たは 250 x2 64 ビ ッ ト 125 ま たは 250
x4 64 ビ ッ ト 250
128 ビ ッ ト 125
x8 128 ビ ッ ト 250
256 ビ ッ ト 125