WORD 2 8bits
9. AK8826 レジスタ定義
■ レジスタマップ Sub-
Address Register Default R/W Function
0x00 HD Mode Register 0x00 R/W コンポーネントブロックの設定を行います
0x01 HD VBI & Clip Level Control Register 0x04 R/W VBI期間設定、クリップ設定を行います
0x02 HDYPBPR Delay Control Register 0x00 R/W コンポーネントブロックの遅延調整用です
0x03 HD VBID Data 1 Register 0x00 R/W コンポーネントエンコードモード時のVBIDデータ設
定を行います。
0x04 HD VBID Data 2 Register 0x00 R/W
0x05 Reserved Register 0x00 R/W リザーブレジスタです。
0x06 Powerdown Mode Register 0x00 R/W パワーダウン設定を行います。
0x07 HD Block Control Register 0x00 R/W
コンポーネントビデオエンコーダブロックの各
種設定を行います。
0x08 HD WSS Data 1 Register 0x00 R/W コンポーネントエンコードモード時のWSSデータ設
定を行います。
0x09 HD WSS Data 2 Register 0x00 R/W
0x0A HD Block Miscellaneous Control Register 0x00 R/W コンポーネントブロック各種機能設定を行います
0x0B I/O Data Format Register 0x00 R/W I/Oデータ設定を行います
0x0C I/O Pin Control Register 0x00 R/W I/Oピンに関する設定を行います
0x0D DAC Control Register 0x00 R/W DACの制御を行います。
0x10 SD Blanking Set Register 0xA1 R/W コンポジットモード時のVBI期間設定を行います
0x11 SD Block Control Register 0x10 R/W コンポジットモード時の各種設定を行います
0x12 SD/HD V-Blanking Control Register 0x00 R/W コンポジットモード時の VBI 期間の各種信号の出力 設定を行います
0x13 SD Block Delay Register 0x00 R/W コンポジットモード時の遅延調整を行います
0x14 SD Block FLT Register 0x00 R/W コンポジットモード時の輝度フィルタ帯域設定を行
います
0x15 Reserve Register 0x00 R/W リザーブレジスタです。
0x16 Sub Carrier Frequency Control Register 0x00 R/W サブキャリアフェイズ調整を行います。
0x17 Sub Carrier Phase Control Register 0x00 R/W サブキャリア周波数の微調整を行います。
0x18 SD WSS Data 1 Register 0x00 R/W コンポジットモード時の WSS データ設定を行いま
す。
0x19 SD WSS Data 2 Register 0x00 R/W
0x1A Reserved 0x0F R/W
リザーブレジスタです
0x1B Reserved 0xFC R/W
0x1C Reserved 0x20 R/W
0x1D Reserved 0xD0 R/W
0x1E Reserved 0x6F R/W
0x1F Reserved 0x0F R/W
0x20 Reserved 0x00 R/W
0x21 Reserved 0x00 R/W
0x22 Reserved 0x0C R/W
0x23 Reserved 0xF3 R/W
0x24 Reserved 0x09 R/W
0x25
0x26 Closed Caption Data 1 Register 0x00 R/W コンポジットエンコーダモード時の Closed Caption データ設定を行います。
0x27 Closed Caption Data 2 Register 0x00 R/W
0x28 CC Extended Data 1 Register 0x00 R/W コンポジットエンコーダモード時の Closed Caption
Extendedデータ設定を行います
0x29 CC Extended Data 2 Register 0x00 R/W
0x2A SD VBID-A Data1 Register 0x00 R/W コンポジットエンコーダモード時のVBIDデータ設定
を行います。
0x2B SD VBID-A Data2 Register 0x00 R/W
0x2C
0x2D Reserved 0xE3 R/W
0x2E Reserved 0xBD R/W
0x39 TEST Regster 2 0x00 R/W テストレジスタです
0x3A TEST Regster 3 0x00 R/W テストレジスタです
0x3B TEST Regster 4 0x00 R/W テストレジスタです
0x3C TEST Regster 5 0x00 R/W テストレジスタです
0x3D TEST Regster 6 0x00 R/W テストレジスタです
0x3E TEST Regster 7 0x00 R/W テストレジスタです
0x3F TEST Regster 8 0x00 R/W テストレジスタです
0x40 VBID-B Header Data Register 0x08 R/W VBID Headerデータの設定を行います 0x41 VBID-B Version Number Register 0x00 R/W VBID Version Numberレジスタです 0x42 VBID-B Payload Packet Length Register 0x00 R/W VBIDパケット長を示すレジスタです 0x43 VBID-B Payload Data1 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x44 VBID-B Payload Data2 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x45 VBID-B Payload Data3 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x46 VBID-B Payload Data4 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x47 VBID-B Payload Data5 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x48 VBID-B Payload Data6 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x49 VBID-B Payload Data7 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x4A VBID-B Payload Data8 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x4B VBID-B Payload Data9 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x4C VBID-B Payload Data10 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x4D VBID-B Payload Data11 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x4E VBID-B Payload Data12 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x4F VBID-B Payload Data13 Register 0x00 R/W VIBD Payloadデータ設定を行います 0x50 VBID-B Payload Data14 Register 0x00 R/W VIBD Payloadデータ設定を行います
0x51 Video DAC Delay Control Register 0x00 R/W 高速ビデオDACモード動作時ｎディレイ調整です 注意）
次ページ以降、「Reserved」のみ記載されているReservedビットには何を書き込んでも構いません。
「Reserved 0を書き込んでください。」と記載されている項目は必ず「0」を書き込んでください。
またテスト用レジスタ (TEST Register 1～TETS Register 8) には初期値(0x00)以外の値を書き込まないでください。
HD Mode Register (R/W) [Sub Address 0x00]
【コンポーネントエンコーダブロック用レジスタ】
AK8826のコンポーネントビデオエンコーダモードに関しての設定を行います。
Sub Address 0x00 Default Value 0x00
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
HDCBG HDBBG HDSETUP HDEAVDEC HDCEA861 HDMODE1 HDMODE0 HDRFRSH
Default Value
0 0 0 0 0 0 0 0
HD Mode Register (R/W) [Sub Address 0x00]
BIT Register Name R/W Definition
bit 0 HDRFRSH Refresh Rate bit R/W
リフレッシュレートを定義します。
0 : 60Hz 1 : 50Hz bit1
~ bit2
HDMODE0
~ HDMODE1
Mode Set bit R/W
入出力信号を定義します。
[MODE1:MODE0]
00 : 525i/625i 01 : 525p/625p 10 : 1080i 11 : 720p bit3 HDCEA861 H/V timing std bit R/W
HD/Vsynに同期をとるときの関係を指定します
0 : AK8826のタイミングで取り込みます
1 : CEA861Dに規定されるタイミングで取り込みます
EAVDEC : 1の時、このビットは無視されます
bit 4 HDEAVDEC EAV Decode bit R/W
AK8826の同期方式を設定します。
0: HD/VD信号に同期します。（スレーブモード）
1: EAVにて同期をとります。
bit 5 HDSETUP HD Setup-bit R/W
コンポーネントビデオエンコーダモード時にセットアップ処理を 行います。
0: セットアップ処理を行いません。
1: セットアップ処理を行います。
bit 6 HDBBG HD Black Burst bit R/W
ブラックバースト出力設定を行います。
0: 通常出力です。
1: ブラックバースト信号を出力します。
カラーバー出力と同時に設定された場合ブラックバーストが優先 になります。
bit 7 HDCBG HD Color Bar bit R/W
カラーバー出力設定を行います。
0: 通常出力です。
1: カラーバー信号を出力します。
ブラックバースト出力と同時に設定された場合ブラックバースト が優先になります。
HD VBI & Clip Level Control Register (R/W) [Sub Address 0x01]
【コンポーネントエンコーダブロック用レジスタ】
VBI期間の設定及びクリップ値を設定します。
Sub Address 0x01 Default Value 0x04
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
HDCLPLVL1 HDCLPLVL0 Reserved Reserved Reserved HDVUNMSK HDVL1 HDVL0
Default Value
0 0 0 0 0 1 0 0
HD VBI & Clip Level Control Register (R/W) [Sub Address 0x01]
BIT Register Name R/W Definition
bit 0
~ bit 1
HDVL0
~ HDVL1
HD VB Setting R/W
垂直ブランキング期間を設定します
初期値（20ライン）にたいして垂直ブランキング期間の最後のラ インが変化します
[HDVL1:HDVL0]-bit 01:1ライン長くなります 00: 初期値です
11: 1ライン短くなります
10: 2ライン短くなります
bit 2 HDVUNMSK V-Blank UnMask bit R/W
V-Blank 期間入力データをマスクするかしないかを設定するビッ
トです。
0: V-Blank期間はマスクされます。（出力は黒が出力されます。）
1: V-Blank期間はマスクされません。(VBlank期間も入力データが 出力されます。）
マスクされない期間はモードにより次の通りに設定されます。
525i : 10 – 20(+/-HDVL[1:0])ライン 及び 273-283(+/-HDVL[1:0])ライン 525P : 13 – 42(+/-HDVL[1:0])ライン 625P : 6 – 44(+/-HDVL[1:0])ライン 1080i : 7 – 20(+/-HDVL[1:0])ライン及び
569 – 583(+/-HDVL[1:0])ライン 750P : 6 – 24(+/-HDVL[1:0])ライン bit3
~ bit5
Reserved Reserved bit R/W Reserved 0を書き込んでください。
bit 6
~ bit7
HDCLPLVL0
~ HDCLPLVL1
HD Clamp Level bit R/W
コンポーネントビデオエンコーダモード動作時のオーバーサンプ リングフィルタの出力のアンダーシュート部分を所定のレベルで クリップします。
[HDCLPLVL1:HDCLPLVL0] = 00: クリップ処理は行いません。
01: 約-7.0 IREでクリップします。
10: 約-1.5 IREでクリップします。
11: 設定禁止
HDYPBPR Delay Control Register (R/W) [Sub Address 0x02]
【コンポーネントエンコーダブロック用レジスタ】
コンポーネントビデオエンコードモード時のY信号及びPb/Pr信号の遅延量を設定します。
Sub Address 0x02 Default Value 0x00
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
Reserved PBPRDLY2 PBPRDLY1 PBPRDLY0 Reserved HDYDELAY2 HDYDEALY1 HDYDELAY0 Default Value
0 0 0 0 0 0 0 0
HDYPBPR Delay Control Register (R/W) [Sub Address 0x02]
BIT Register Name R/W Definition
bit 0
~ bit 2
HDYDELAY0
~ HDYDELAY2
HDY Delay Set bits R/W
輝度信号遅延量を設定します。遅延は同期信号からの遅延となり ま す 。 遅 延 量 は 480i/p モ ー ド の 場 合 27MHz ク ロ ッ ク 、 1080i/720pモードの場合 74.25MHzクロックです。
このビット操作ではHDPb/HDPrもHDYと同様に動きます。
[HDYDELAY2:HDYDELAY0]-bit 000 : 遅延量0
001 : 1CLK遅延します。
010 : 2CLK遅延します。
011 : 3CLK遅延します。
111 : 1CLK早く出力します。
110 : 2CLK早く出力します。
101 : 3CLK早く出力します。
100 : 設定禁止
bit 3 Reserved Reserved bit R/W Reserved 0を書き込んでください。
bit 4
~ bit 6
PBPRDLY0
~ PBPRDLY2
C Delay Set bits R/W
色差信号遅延量を設定します。遅延は輝度信号からの遅延となり ます。
遅延量は480i/モードの場合27MHzクロック、1080i/720pモード
の場合74.25MHzクロックです。
遅延量の設定によりPBPR共に同量遅延します。
[PBPRDLY2: PBPRDLY0]-bit 000 : 遅延量0
001 : 1CLK遅延します。
010 : 2CLK遅延します。
011 : 3CLK遅延します。
111 : 1CLK早く出力します。
110 : 2CLK早く出力します。
101 : 3CLK早く出力します。
100 : 設定禁止
bit 7 Reserved Reserved bit R/W Reserved 0を書き込んでください。
HD VBID Data 1 Register (R/W) [Address 0x03]
HD VBID Data 2 Register (R/W) [Address 0x04]
【コンポーネントエンコーダブロック用レジスタ】
VBID(CGMS-A)のデータを設定するレジスタです。
CRCCデータは自動的に附加されます。
Address 0x03 Default Value 0x00
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
HDVBIDEN Reserved HDVBID1 HDVBID2 HDVBID3 HDVBID4 HDVBID5 HDVBID6
Default Value
0 0 0 0 0 0 0 0
Address 0x04 Default Value 0x00
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
HDVBID7 HDVBID8 HDVBID9 HDVBID10 HDVBID11 HDVBID12 HDVBID13 HDVBID14
Default Value
0 0 0 0 0 0 0 0
HD VBID Data 1 Register (R/W) [Address 0x03]
BIT Register Name R/W Definition
bit 0
~ bit 5
HDVBID6
~ HDVBID1
VBID DATA bit R/W
HD信号Y出力に載せるVBID(CGMS-A)データを設定します。
設定するデータはHDVBID1～HDVBID6です。
HDVBID7～HDVBID14はHDVBID Data 2 Registerに設定してく ださい。
bit 6 Reserved Reserved bit R/W Reserved 0を書き込んでください。
bit 7 HDVBIDEN VBID Enable bit R/W
HD信号YにVBID(CGMS-A)信号を重畳する場合に設定します。
重畳するラインはMODE Registerの[MODE1:MODE0]-bitsによっ て自動的に判断されます。
0 : CGMS-A機能はOFFです。
1 : CGMS-A信号を重畳します。
HD VBID Data 2 Register (R/W) [Address 0x04
BIT Register Name R/W Definition
bit 0
~ bit 7
HDVBID14
~ HDVBID7
VBID Data bit R/W
HD信号Y出力に載せるVBID(CGMS-A)データを設定します。
設定するデータはHDVBID7～HDVBID14です。
HDVBID1～HDVBID6はHD VBID Data 1 Registerに設定してくだ さい。
・VBID(CGMS)データの出力について
VBID(CGMS)データは所定の出力ラインに対し、その2ライン前が終わるまでにI2Cによる書き込みを終了させます。
Reserved Register (R/W) [Sub Address 0x05]
リザーブレジスタです。
Sub Address 0x05 Default Value 0x00
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Default Value
0 0 0 0 0 0 0 0
Reserved Register (R/W) [Sub Address 0x05]
BIT Register Name R/W Definition
bit 0
~ bit 7
Reserved Reserved bit R/W Reserved 0を書き込んでください。
Powerdown Mode Register (R/W) [Sub Address 0x06]
【ブロック共通レジスタ】
パワーダウン設定を行います。
Sub Address 0x06 < HD Block > Default Value 0x00
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
Reserved Reserved Reserved Reserved Reserved PLLPDN SLPEN1 SLPEN0
Default Value
0 0 0 0 0 0 0 0
BIT Register Name R/W Definition
bit 0
~ bit 1
SLPEN0
~ SLPEN1
Sleep Enable bit R/W
スリープモードの設定を行います。
SLPEN[1:0]=
00: 通常動作状態 01: 設定禁止 10: 設定禁止
11: I2C インターフェースブロック以外のブロックがパワーダウ
ン状態になります。
bit 2 PLLPDN PLL Power Down bit R/W
PLLパワーダウン制御を行います。
0: PLLはパワーダウン状態です。
1: PLL動作状態です。
bit 3
~ bit 6
Reserved Reserved bit R/W Reserved 0を書き込んでください。
HD Block Control Register (R/W) [Sub Address 0x07]
【コンポーネントエンコーダブロック用レジスタ】
コンポーネントビデオエンコーダブロックの各種設定を行います。
Sub Address 0x07 Default Value 0x00
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
HDWSS HDCFLT1 HDCFLT0 HDYFLT1 HDYFLT0 Reserved COLSNCEN HDVRATIO
Default Value
0 0 0 0 0 0 0 0
HD Block Control Register
BIT Register Name R/W Definition
bit 0 HDVRATIO Video ratio bit R/W
D1/60Hz時 286/714比率のビデオを出します 0 : 300/700比率のビデオを出力します(770.2-A) 1 : 286/714比率のビデオを出力します(770.1-A) bit 1 COLSNCEN Color SYNC Enable bit R/W
コンポーネントPbPr信号に同期信号をつける場合に設定します。
0: PbPr信号に同期信号を付加しません。
1: PbPr信号に同期信号を付加します。
bit 2 Reserved Reserved-bit R/W Reserved 0を書き込んでください。
Bit3
~ bit4
HDYFLT0
~
HDYFLT1 HDY Filter select R/W
HDYビデオ信号帯域制限フィルタを指定します [HDYFLT 1: HDYFLT 0] =
00 : Normal 01 : Mild 10 : Soft 11 : Normal Bit5
~ bit6
HDCFLT0
~ HDCFLT1
HDPBPR
Filter select R/W
HDPBPRビデオ信号帯域制限フィルタを指定します
[HDCFLT 1: HDCFLT 0] = 00 : Normal
01 : Mild 10 : Soft 11 : Normal
bit 7 HDWSS WSS set bit R/W
WSS信号をエンコードします。 D1/50Hz及びD2/50Hz出力時の みONになります。
0 : WSS off 1 : WSS on