ｸﾛｯｸ特性

表29-1. 校正付き内蔵RC発振器の校正精度

校正種別 周波数 VCC 温度 校正精度

工場校正 8.0MHz 3V 25℃ ±10 %

使用者校正 7.3～8.1MHz 1.8～5.5V(注1), 2.7～5.5V(注2) -40～85℃ ±1 % 注1: ATMEL ATmega48V/88V/168Vに対する電圧範囲

注2: ATMEL ATmega48/88/168に対する電圧範囲 図29-3. 外部ｸﾛｯｸ駆動波形

VIL1 VIH1

t

_CLCH

t

_CHCX

t

_CHCL

t

_CLCX

t

CLCL

表29-2. 外部ｸﾛｯｸ特性

VCC=2.7～5.5V VCC=4.5～5.5V VCC=1.8～5.5V

ｼﾝﾎﾞﾙ 項目 単位

Min Max Min Max

Min Max ｸﾛｯｸ周波数

1/t

CLCL 0 4 0 10 0 20 MHz

ｸﾛｯｸ周期

t

CLCL 250 100 50

Highﾚﾍﾞﾙ時間

t

CHCX 100 40 20 ns

Lowﾚﾍﾞﾙ時間

t

CLCX 100 40 20

t

CLCH 上昇時間 2.0 1.6 0.5

下降時間 μs

t

CHCL 2.0 1.6 0.5

隣接ｸﾛｯｸ周期間の変化率

⊿

t

CLCL 2 2 2 %

注: 詳細については20頁の「外部ｸﾛｯｸ信号」を参照してください。

29.5. ｼｽﾃﾑとﾘｾｯﾄの特性

表29-3. ﾘｾｯﾄ、低電圧検出(BOD)、内部基準電圧の特性

ｼﾝﾎﾞﾙ 項目 条件 Min Typ Max 単位

上昇時電源ONﾘｾｯﾄ閾値電圧 0.7 1.0 1.4

V_POT TA=-40～85℃ V

下降時電源ONﾘｾｯﾄ閾値電圧 (注1) 0.05 0.9 1.3

V_PONSR 電源ON電圧傾斜率 0.01 4.5 V/ms

V_RST RESETﾋﾟﾝ閾値電圧 0.2 VCC 0.9 VCC V

t

RST ﾘｾｯﾄ ﾊﾟﾙｽ幅 2.5 μs

V_HYST 低電圧検出ﾋｽﾃﾘｼｽ電圧 50 mV

t

_BOD 最小低電圧検出時間 2 μs

V_BG 基準電圧 1.0 1.1 1.2 V

t

_{BG 起動時間} ^VCC=2.7V _{40 70 μs}

TA=25℃

I_BG 消費電流 10 μA

注1: 供給電圧がこの電圧以下にならないと、上昇時の電源ONﾘｾｯﾄは動作しません。

表29-4. BODLEVELﾋｭｰｽﾞ (VBOT) 設定 (注1) BODLEVEL2～0 Min Typ Max 単位

1 1 1 低電圧検出(BOD)ﾘｾｯﾄ禁止 1 1 0 1.7 1.8 2.0

1 0 1 2.5 2.7 2.9 V 1 0 0 4.1 4.3 4.5

(予約) 0 0 0 ～ 0 1 1

注1: いくつかのﾃﾞﾊﾞｲｽでVBOTが公称最低動作電圧以下の可能性があり ます。この状態のﾃﾞﾊﾞｲｽについては、製造検査中、VCC=VBOTに落と して検査されます。これはﾏｲｸﾛ ｺﾝﾄﾛｰﾗの正しい動作がもはや保証さ れない電圧になる前に、低電圧検出(BOD)ﾘｾｯﾄが起きることを保証し ます。この検査はATMEL ATmega48/88/168についてBODLEVEL=

101を、ATMEL ATmega48V/88V/168VについてBODLEVEL=110を 使用して実行されます。

193

29.6. 2線直列ｲﾝﾀｰﾌｪｰｽ特性

表29-5.は2線直列ﾊﾞｽに接続した装置に対する必要条件を記述します。ATMEL ATmega48/88/168の2線直列ｲﾝﾀｰﾌｪｰｽは記載 条件下でこれらの必要条件を越えるか、または合致します。

図29-4. 2線直列ﾊﾞｽ ﾀｲﾐﾝｸﾞ

t

_SU:STA

t

_HIGH

t

_LOW

t

_BUF

SCL

SDA

t

_HD:STA

t

_of

t

_SU:DAT

t

_HD:DAT

t

_SU:STO

t

_r

表29-5. 2線直列ｲﾝﾀｰﾌｪｰｽ必要条件

ｼﾝﾎﾞﾙ 項目 条件 Min Max 単位

Lowﾚﾍﾞﾙ入力電圧

VIL -0.5 0.3 VCC

Highﾚﾍﾞﾙ入力電圧

VIH 0.7 VCC VCC+0.5

ｼｭﾐｯﾄ ﾄﾘｶﾞ入力ﾋｽﾃﾘｼｽ電圧 V

Vhys ① ② 0.05 VCC

0 Lowﾚﾍﾞﾙ出力電圧

VOL ① IOL=3mA 0.4

出力上昇時間(VILmin→VIHmax)

t

r ① ② 20+0.1Cb ③ 300

出力下降時間(VIHmin→VILmax)

t

of ① 10pF<Cb<400pF ③ ② 20+0.1Cb ③ 250 ns

0 50

t

SP ① 入力ﾊﾟﾙｽ最小幅(尖頭消去濾波) ②

入力電流(ﾋﾟﾝ単位)

Ii 0.1 VCC<Vi<0.9V^CC -10 10 μA

Ci ① ﾋﾟﾝ入力容量 10 pF

fCK>max(16fSCL,250kHz) 400

fSCL SCLｸﾛｯｸ周波数 ④ ⑤ 0 kHz

(VCC-0.4V)/3mA

fSCL≦100kHz 1000ns/Cb

Rp ﾌﾟﾙｱｯﾌﾟ抵抗値 Ω

fSCL＞100kHz (VCC-0.4V)/3mA 300ns/Cb fSCL≦100kHz 4.0

t

HD:STA (再送)開始条件保持時間

fSCL＞100kHz 0.6 fSCL≦100kHz 4.7

SCLｸﾛｯｸLowﾚﾍﾞﾙ時間

t

LOW

fSCL＞100kHz 1.3 fSCL≦100kHz 4.0

μs SCLｸﾛｯｸHighﾚﾍﾞﾙ時間

t

HIGH

fSCL＞100kHz 0.6 fSCL≦100kHz 4.7 再送開始条件ｾｯﾄｱｯﾌﾟ時間

t

SU:STA

fSCL＞100kHz 0.6

0 3.45

fSCL≦100kHz ﾃﾞｰﾀ保持時間

t

HD:DAT

0 0.9

fSCL＞100kHz fSCL≦100kHz 250

ns ﾃﾞｰﾀ ｾｯﾄｱｯﾌﾟ時間

t

SU:DAT

fSCL＞100kHz 100 fSCL≦100kHz 4.0 停止条件ｾｯﾄｱｯﾌﾟ時間

t

SU:STO

fSCL＞100kHz 0.6

4.7 μs fSCL≦100kHz

停止条件→開始条件間ﾊﾞｽ開放時間

t

BUF

fSCL＞100kHz 1.3

① ATmega48/88/168で、この項目は特性が記載されていますが、100%検査はされていません。

② fSCL＞100kHzについてのみ必要とされます。

③ Cbは1つのﾊﾞｽ信号線の容量(pF)です。

④ fCKはCPU(ｼｽﾃﾑ)ｸﾛｯｸ周波数です。

⑤ この必要条件はATMEL ATmega48/88/168の全ての2線直列ｲﾝﾀｰﾌｪｰｽ動作に適用します。2線直列ﾊﾞｽに接続した他の装 置は一般的なfSCL必要条件に従うことだけを必要とします。

ドキュメント内 mega88.pdf (ページ 191-194)