9-1. 絶対最大定格 絶対最大定格 絶対最大定格 絶対最大定格
最大定格は、瞬時たりとも超過してはならない限界値です。すなわち、最大定格で定められている範 囲内で使用する限り、デバイスにパーマネントダメージが与えられる事はありません。但し、これは 正常な論理動作を保証するものではありません。
Parameter Symbol Rating Unit
Supply Voltage (注1) DVDD
AVDD
-0.5 ~ +4.0 -0.5 ~ DVDD+0.5 (≤ 4.0V) VI33
-0.5 ~ AVDD+0.5 (≤ 4.0V) Input Voltage
VI33-5 -0.5 ~ 6.0 (注2) Vo33 -0.5 ~ DVDD+0.5 Output Voltage
Vo33-5 -0.5 ~ DVDD+0.5 (注2)
V
Output Current IO ±14 mA
Storage Temperature TST -55 ~+125 ℃
Junction Temperature Tj -40~+125 ℃
DVDD, AVDD 60 mA
Supply Current (注3)
DVSS, AVSS
ID
60 mA
(注1) 供給電源電圧は、以下の通りです。
DVDD：内部デジタル回路及びI/O用3.3V電源電圧 AVDD：内部ADC回路用3.3V電源電圧
(注2) 5トレラント端子
(注3) 電源端子、グランド端子1本あたりに定常的に流せる最大電源電流値
9-2. 推奨動作条件 推奨動作条件 推奨動作条件 推奨動作条件
推奨動作条件は、デバイスの正常な論理動作を保証する推奨値です。すなわち、これは推奨動作条件 の範囲内で使用する限り、電気的特性（直流特性、交流特性）が満たされる事を保証するものです。
9-2-1.
ロジックロジックロジックロジック部部部部Rating
Parameter Symbol
Min. Typ. Max. Unit
Supply Voltage DVDD 3.0 3.3 3.6 V
Ambient Operating Temperature TA 0 ~ +70 ℃
9-2-2. ADC
部部部部Rating
Parameter Symbol
Min. Typ. Max. Unit Condition
Supply Voltage AVDD 2.7 3.0 3.6 V
VR1 - - AVDD V
Reference Voltage
VR2 AVSS - - V
Analog Input Voltage VIN VR2-0.3 - VR1+0.3 V
Reference Voltage Range VRW 2.7 - AVDD VPP VR1-VR2
Ambient Operating Temperature TA 0 ~ +70 ℃
REV.1.11 59 9-3. 直流特性 直流特性 直流特性 直流特性 9-3-1.
ロジックロジックロジックロジック部部部部条件：DVDD=3.0V ±0.3V, DVSS=0V, TA=0～+70℃
Rating Parameter Symbol Condition
Min. Typ. Max. Unit 適用端子適用端子適用端子適用端子
CMOS 0.65DVDD - DVDD+0.3 (1),(4),(6)
Input “1” Voltage
（注1） VIH
シュミット 0.80DVDD - DVDD+0.3 V
(2),(5)
CMOS DVSS - 0.25DVDD (1),(4),(6)
Input “0” Voltage
（注2） VIL
シュミット DVSS - 0.20DVDD
V (2),(5) Output “H” Voltage VOH
CMOS
IOH=-4.0mA DVDD-0.5 - DVDD V (4),(5) Output “L” Voltage VOL
CMOS
IOL=4.0mA DVSS - 0.4 V (3),(4),(5),
(6)
- - ±60 (4),(5)
Output Short Current IOS
VO=DVDD
or DVSS - - +60 mA
(3),(6) Input Leak Current
(Tri-State) IL - - - ±5 uA (3),(6)
Supply Current (Operation)
（注3）
IDD
DVDD = 3.3V
XI=8MHz - 17.0 - mA -
表中の『適用端子』は、下記端子名に対応しています。
(Input) (1) ･･･ SCL
(2) ･･･ SASEL, XRST (Output) (3) ･･･ XINT
(Input/Output) (4) ･･･ P00-P03, P10-P17 (5) ･･･ P04-P07, P20-P23 (6) ･･･ SDA
*1 VR1, VR2, AIN1-8, XI, XOの端子に関しては、直流特性に含まれていません。
(注1) 5Vトレラント端子の最大入力電圧は、5.5Vになります。
(注2) I2C規格では、Lレベル入力電圧が、0.3×DVDDで規定されていますので、十分な評価をお願 いします。
(注3) 測定条件は、以下の通りです。
・PWM/Pulse Counter（ファン制御）：4チャンネル全て駆動 *2 ⇒ CH1:8000rpm, CH2:4000rpm, CH3:2000rpm, CH4:1000rpm
・PCM PWM：2チャンネル駆動 ⇒ sin波出力（分周比:1/3）
・ADC：250ms間隔でラッチ
・セラミック振動子使用
*2 実際の電流は、ファンの回転数で決まらず、PWMの周波数で決まりますが、その測定は していません。
REV.1.11 60 9-3-2. ADC
部部部部条件：DVDD=2.7V～3.3V, TA=0～70℃
Rating Parameter Symbol Condition
Min Typ. Max Unit
Linearity Error I.L. -2.5 - +2.5 LSB
Differential Linearity Error D.L. -1.9 - +1.9 LSB
Reference Supply Current VVR1-VR2 VR1=3.0V
VR2=2.0V - 470 - uA
9-4. 入出力端子容量 入出力端子容量 入出力端子容量 入出力端子容量
条件：DVDD=VI=0V, TA=25℃
Parameter Symbol Condition Rating (Max.) Unit
Input Capacitance CIN f=1MHz 16
Output Capacitance COUT f=1MHz 16
Bidirectional Capacitance CI/O f=1MHz 16
pF
REV.1.11 61 9-5. 交流特性 交流特性 交流特性 交流特性
負荷特性：入出力端子=60pF, 出力端子=60pF
9-5-1. I
2C
インタフェースインタフェースインタフェースインタフェース負荷特性：入出力端子=400pF, 出力端子=400pF
<データ送信>
<スタートコンディション, ストップコンディション>
<データ受信>
REV.1.11 62
タイミング記号 基準信号 対象信号 種類 最小 最大 単位 備考
TSDS SCL↑ SDA変化 S 100 - ns
TSDH SCL↓ SDA変化 H 0 - ns
S 0.6 - us 注1
TSTAD SDA↓ SCL変化
S 4.7 - us 注2
H 0.6 - us 注1
TSTPD SCL↑ SDA変化
H 4.0 - us 注2
TRDS SCL↑ SDA変化 S 100 - ns
TRDH SCL↓ SDA変化 H 0 - ns
種類規定：セットアップ：S ホールド：H ディレイ：D 幅：W (注1) 転送速度：400KHz時
(注2) 転送速度：100KHz時
REV.1.11 63 9-5-2. GPIO
<入力時>
GPIO Portを入力に設定後
<出力時>
GPIO Portを出力に設定後
タイミング記号 基準信号 対象信号 種類 最小 最大 単位 備考
TGS CLK↑
P07-P00 P17-P10 P23-P20
S 1 - ns
TGH CLK↑
P07-P00 P17-P10 P23-P20
H 3 - ns 注2
TGD CLK↑
P07-P00 P17-P10 P23-P20
D - 25 ns
TGINT CLK↑ XINT↓ D 5 - CLK 注1
種類規定：セットアップ：S ホールド：H ディレイ：D 幅：W
(注1) CLK：外部入力クロックサイクルを示します。
(注2) GPIOの入力の変化を検出し、割り込み（XINT出力）として使用する場合は、入力変化後の レベルを2CLK以上維持して下さい。
REV.1.11 64 9-5-3. PWM
<PCM PWMのみ>
タイミング記号 基準信号 対象信号 種類 最小 最大 単位 備考
TPWSTD 内部レジスタ設定 PWM開始 D - Divide+4 CLK 注1,2
TPSPS 変換周期終了 内部レジスタ設定 S 4 - CLK 注1
TPINTD PWM↑ XINT↓ D - 2 CLK 注1
TPINTT PWM↑ XINT↓ D 4 - CLK 注1
TPINTE PWM↑ XINT↓ D 2 - CLK 注1
種類規定：セットアップ：S ホールド：H ディレイ：D 幅：W
(注1) CLK：外部入力クロックサイクルを示します。
(注2) Divide+4とは、分周比 + 4CLKを示します。
『例』分周比：Divide[9:0] bit=00 1111 1111(256分周)の設定値の場合 TPWSTD =256分周 + 4CLK = 260CLK
となります。
REV.1.11 65 9-5-4. ADC
タイミング記号 基準信号 対象信号 種類 最小 最大 単位 備考 TAD ラッチ開始 ADC変換データ D 5 - CLK 注1 種類規定：セットアップ：S ホールド：H ディレイ：D 幅：W
(注1) CLK：外部入力クロックサイクルを示します。
9-5-5.
割割割割りりり込り込込込みみみみタイミング記号 基準信号 対象信号 種類 最小 最大 単位 備考
TINTC SCL↓ XINT↑ D 4 - CLK 注1
種類規定：セットアップ：S ホールド：H ディレイ：D 幅：W
(注1) CLK：外部入力クロックサイクルを示します。
REV.1.11 66
9-5-6.
クロッククロッククロッククロック入力条件入力条件入力条件入力条件 入力クロック：24MHz基準特性 記号 最小 最大 単位 備考
“1”状態安定時間 TP 17.0 - ns
“0”状態安定時間 TN 17.0 - ns
立ち上がり時間 TR - 2.0 ns 立ち下がり時間 TF - 2.0 ns サイクル時間 TC 41.7 - ns
9-5-7.
リセットリセットリセットリセット入力条件入力条件入力条件入力条件特性 記号 最小 最大 単位 備考 リセット幅 TAW 120 - ns ns