第 6 章 インバータにおける設計理論 22
6.4 設計理論の構築
6.4.1
設計理論
前節の結果と考察から、設計指標を確立する際は、トランジスタサイズを 大きくすることでジッタを小さくできる電源雑音の最大値をもとめ、そこを 境界として分けて考えることが望ましい。その電源雑音の最大値は図6.3から 図6.9から約25mVとわかる。したがって、設計理論は次のようになる。
設計理論
1)電源雑音>25mVのとき
電源雑音が支配的となっているため、トランジスタサイズを大きくしても トータルのジッタ減少に効果が期待できない。したがって、主に電源雑音対 策(約69mVまで)を行って設計する。
2)電源雑音≤25mVのとき
熱雑音熱雑音が支配的となっているため、トランジスタサイズを大きくす ることでトータルのジッタ減少に効果が期待できる。また、電源雑音の影響 も大きいため、一概に熱雑音のみを考慮すればよいというわけではない。し たがって、図6.11に示すような特性図を作成した。こちらを参考に設計する。
6.4.2
特性図の説明
縦軸に電源雑音、横軸に正規化トランジスタサイズの逆数をとった。特性 のきれている所が、ちょうどシミュレーションで確認した、0.25(=1/4)の部 分である。実線でしめされているのが、同じジッタ値をとるところで、特性 図の上、また、右にいけばいくほどジッタは大きくなる。これで、ジッタの 見積もりが可能となり、最適化設計をすることが可能となる。
第6章 インバータにおける設計理論
図 6.11: 設計指標
第 7 章 まとめ
7.1 まとめ
まず、研究の背景として、半導体製造技術の動向や、オンチップジッタ測定 回路の必要性について明らかにし、そこで生じる問題について説明した。そ して、本研究の目的が、オンチップジッタ測定回路の一部分を構成する遅延 線でのジッタ発生を最小化するような設計理論の構築であることを述べた。
研究目的で述べたことを達成するために、回路シミュレーションを用いて 次のこと行った。
1)電源雑音解析
電源雑音を大きくすることで、ジッタが増加してることを確認した。また、電 源雑音が起因となって発生するジッタは、ワースト条件で1.72psである。
2)熱雑音解析
熱雑音を加えたインバータのトランジスタサイズを変更することで、ジッタ の減少を確認した。熱雑音に起因したジッタは理論通りに減少した。
3)インバータにおける設計理論の構築
1)と2)で行った解析を参考にしながら、電源,熱雑音解析を行った。ここで得 られた結果をもとにインバータの設計理論を構築した。電源雑音が25mVよ り大きい場合は、電源雑音対策を行った方がジッタ低減には効果的である。ま た、電源雑音が25mV以下の場合は、トランジスタのサイズを大きくするこ とで、熱雑音が起因するジッタの低減には効果的であり、作成した特性図を 参考にすれば、最適な設計が行える。
7.2 今後の課題
今回は主にクロック信号に発生するジッタの原因として、電源雑音と熱雑 音をあげそれについて解析を行った。しかし、実際にはフリッカー雑音も発 生するため、それも含めた解析が課題となる。さらに、トランジスタのサイ ズで大きくすることによって、フリッカー雑音を小さくすることができるた め、設計指標に関わってくるものであると考えられる。また、電源雑音をホ
第7章 まとめ ワイトノイズとして回路に付加していたが、一般的に電源雑音は周波数帯域 を持つとされているため、それも改善点として考えられる。
謝辞
本研究を進めるにあたり、指導教員として丁寧なご指導をいた だきました高井伸和准教授、さらに多くの有益な助言、議論をし ていただきました新津葵一講師
(現在、名古屋大学
)に心より感謝 の意を表します。
主査をしていただいた小林春夫教授、副査をしていただいた弓 仲康史准教授には、有益助言をしていただき心より感謝いたしま す。
そして、小林研究室の針谷尚裕、平林大樹氏には、有益な助言、
議論をしていただき、大変良い刺激になりました。ここに感謝い たします。また、研究を行いやすい環境を与えてくださった小林 研究室、高井先生研究室の多く方々に感謝いたします。
また、議論を通し有益な助言、議論をいただきました
STARC関係者の方々に感謝を申し上げます。
この研究はもちろん、研究の過程で学んだ様々なことをこれか
らの自分の成長へと生かしていこうと思います。
参考文献
[1] K. Niitsu, et al., ”CMOS Circuits to Measure Timing Jitter Using a Self-Referenced Clock and a Cascaded Time Differ-ence Amplifier With Duty-Cycle Compensation” IEEE J. of Solid-State Circuits, vol. 47, no. 11 (Nov. 2012).
[2] k.Niitsu, et al. , ”Post-Silicon Jitter Measurements” Asian Test Symposium(ATS), 2012 IEEE 21st Asian
[3] Antonio H. Chan, Gordon W. Roberts, ”Jtter Char-acterization System Using a Component-Invariant Vernier Delay Line”, IEEE Trans. on Very Large Scale Integration(VLSI)Systems,vol.12,no.1,pp.79-95,Jan. 2004 [4] Y. Kanno, et al.,”In-Situ Measurement of Supply-Noise
Maps With Millivolt Accuracy and Nanosecond-Order Time Resolution” IEEE J. of Solid-State Circuits, vol. 42, no. 4 (Apr. 2007), pp. 784-789.
[5] Asad A. Abidi, ”Phase Noise and Jitter in CMOS Ring Os-cillators” IEEE J. of Solid-State Circuits, vol. 41, no. 8 (Aug.
2006), pp. 1803-1816.
[6] Waleed Khalil, Bertan Bakkaloglu, and Sayfe Kiaei ”A Self-Calibrated On-chip Phase-Noise Measurement Circuit With -75 dBc Single-Tone Sensitivity at 100kHz Offset” IEEE J.