第 11 章

リ セ ッ ト

は じ めに

Zynq^® UltraScale+™ MPSoC デバ イ ス の リ セ ッ ト ブ ロ ッ ク はシ ス テ ムに対す る 外部お よ び内部 リ セ ッ ト 入力を処理 し 、 すべてのペ リ フ ェ ラ ル、APU お よ び RPU に対す る リ セ ッ ト 要件を確実に満た し ます。 リ セ ッ ト ブ ロ ッ ク はデバ イ ス のプ ロ グ ラ マブル ロ ジ ッ ク に対 し て リ セ ッ ト を生成 し 、PS ブ ロ ッ ク と PL ブ ロ ッ ク に対 し て個別に リ セ ッ ト の アサー ト が可能です。

こ の章では、 シ ス テ ム レベル リ セ ッ ト お よ びモジ ュ ール単位の リ セ ッ ト の仕組みについて説明 し ます。

シ ス テム レ ベル リ セ ッ ト

Zynq UltraScale+ MPSoC デバ イ ス は、APU や RPU な ど のブ ロ ッ ク 単位、 ま たは FPD や LPD と いっ た電源 ド メ イ ン単 位での個別 リ セ ッ ト が可能です。 シ ス テ ムレベル リ セ ッ ト には、 次に示す複数の方法があ り ます。

• パ ワーオン リ セ ッ ト (POR)

• シ ス テ ム リ セ ッ ト (SRST_B)

• デバ ッ グ シ ス テ ム リ セ ッ ト

シ ス テ ム レベル リ セ ッ ト フ ロ ーの詳細は、 こ のセ ク シ ョ ン ( 『Zynq UltraScale+ MPSoC テ ク ニ カル リ フ ァ レ ン ス マ ニ ュ アル』 (UG1085) [参照10] の第 38 章 「 リ セ ッ ト シ ス テ ム」) を参照 し て く だ さ い。

第 11 章:リ セ ッ ト

ブ ロ ッ ク レ ベル リ セ ッ ト

PS のみの リ セ ッ ト はシ ス テ ム リ セ ッ ト のサブセ ッ ト と し て実装で き ますが、PS のみの リ セ ッ ト が開始 さ れ る 前に

PS-PS 間の AXI ト ラ ンザ ク シ ョ ン を正 し い手順で終了 さ せ る ための ソ フ ト ウ ェ ア をユーザーが提供す る 必要があ り

ます。

PS 専用の リ セ ッ ト

PS 専用の リ セ ッ ト は、PL を動作 さ せた ま ま PL を再起動 し ます。 こ の リ セ ッ ト は、 ハー ド ウ ェ アのエ ラ ー信号や ソ

フ ト ウ ェ アに よ る レ ジ ス タ 書 き 込みに よ っ て ト リ ガーで き ます。 エ ラ ー信号に よ っ て PS 専用の リ セ ッ ト が発生 し た

場合、PL に も そのエ ラ ーを通知で き ます。 こ れに よ り 、PL は PR の開始準備がで き ます。

PS 専用の リ セ ッ ト シーケ ン ス は、 次の方法で実装で き ます。

° [ErrorLogic] PS のみの リ セ ッ ト が必要 と な る よ う なエ ラ ー割 り 込みを アサー ト し ます。 こ の要求は PMU に

割 り 込み と し て送信 さ れます。

° [PMU-FW] PMU エ ラ ー (=>PS のみの リ セ ッ ト) を セ ッ ト し て PL に通知 し ます。

PS 専用の リ セ ッ ト シーケ ン ス の詳細は、 こ のセ ク シ ョ ン ( 『Zynq UltraScale+ MPSoC テ ク ニ カル リ フ ァ レ ン ス マ ニ ュ アル』 (UG1085) [参照10] の第 38 章 「 リ セ ッ ト シ ス テ ム」 の 「PS のみの リ セ ッ ト 」 ) を参照 し て く だ さ い。

APU リ セ ッ ト

APU の各 CPU コ アは、 ソ フ ト ウ ェ アで個別に リ セ ッ ト で き ます。

APU MPCore リ セ ッ ト は FPD、WDT、 ま たは ソ フ ト ウ ェ アに よ る レ ジ ス タ 書 き 込みで ト リ ガーで き ます。 ただ し 、 APU MPCore は APU への要求お よ び APU か ら の要求を正 し い手順で終了せずに リ セ ッ ト さ れます。 こ れは、 重大な 障害が発生 し た場合は FPD リ セ ッ ト を使用す る ためです。APU の リ セ ッ ト は、 主に ソ フ ト ウ ェ ア デバ ッ グに使用 し ます。

APU リ セ ッ ト シーケ ン ス の詳細は、 『Zynq UltraScale+ MPSoC テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル』 (UG1085) [参照10] を参照 し て く だ さ い。

RPU リ セ ッ ト

Cortex™-R5 の各 コ アは、 個別に リ セ ッ ト で き ます。 ロ ッ ク ス テ ッ プモー ド では、Cortex-R5_0 のみを リ セ ッ ト す る と 両方の Cortex-R5 コ アが リ セ ッ ト さ れます。 こ の リ セ ッ ト は、 エ ラ ーま たは ソ フ ト ウ ェ アに よ る レ ジ ス タ 書 き 込 みで ト リ ガーで き ます。 ロ ッ ク ス テ ッ プエ ラ ーで Cortex-R5 リ セ ッ ト を ト リ ガー し て、RPU を リ セ ッ ト お よ び再起 動で き ます。

Cortex-R5 の リ セ ッ ト を開始す る 前に、 その Cortex-R5 の イ ン グ レ ス (入力) お よ び イ ーグ レ ス (出力) ト ラ ンザ ク シ ョ ン を正 し い手順で終了す る 必要があ り ます。RPU リ セ ッ ト シーケ ン ス は、 次の方法で実装で き ます。

第 11 章:リ セ ッ ト

FPD リ セ ッ ト

FPD リ セ ッ ト は、 フル電力 ド メ イ ン (FPD) すべて を リ セ ッ ト し 、 エ ラ ーま たは ソ フ ト ウ ェ アに よ る レ ジ ス タ 書 き 込 みで ト リ ガーで き ます。 エ ラ ー信号に よ っ て FPD リ セ ッ ト が発生 し た場合、LPD と PL の両方にエ ラ ーを通知す る 必要があ り ます。

FPD リ セ ッ ト は FPD パ ワーア ッ プ シーケ ン ス を利用 し て実装で き ます。 ただ し 、FPD の リ セ ッ ト を開始す る 前に FPD の イ ン グ レ ス (入力) お よ び イ グ レ ス (出力) AXI ト ラ ンザ ク シ ョ ン を正 し い手順で終了す る 必要があ り ます。

FPD リ セ ッ ト シーケ ン ス は PL リ セ ッ ト にな り ます。

Zynq UltraScale+ MPSoC デバ イ ス には PMU ブ ロ ッ ク か ら の汎用出力ピ ンがあ り 、 こ れを使用 し て PL 内のブ ロ ッ ク を リ セ ッ ト で き ます。 ま た、EMIO イ ン タ ーフ ェ イ ス を使用 し た GPIO で も PL 内のブ ロ ッ ク を リ セ ッ ト で き ます。

リ セ ッ ト フ ロ ーの詳細は、 こ のセ ク シ ョ ン (『Zynq UltraScale+ MPSoC テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル』

(UG1085) [参照10] の第 38 章 「 リ セ ッ ト シ ス テ ム」) を参照 し て く だ さ い。

リ セ ッ ト 用 ソ フ ト ウ ェ ア API の詳細は、第10章 「プ ラ ッ ト フ ォーム管理」 の 「カ ス タ ム PMU フ ァ ーム ウ ェ アの使 用」 を参照 し て く だ さ い。