第 5 章 ヒステリシス共振制御型多相 DC-DC コンバータ 34
5.2 同期型ヒステリシス制御方式を用いた DC-DC コンバータ . 35
同期型ヒステリシスDC-DCコンバータの回路図を図(5.3)に示す。本 回路は制御部にAND回路と外部クロック同期信号VEを活用する。本回
路の動作タイミングチャートを図(5.4)に示す。
− +
vo
R2
C1
C2
R1
Ra Rb
vn vp
Vref DC-DC Converter
vi
VOC
VE VD
Control Circuit
図5.3: 同期型ヒステリシスDCーDCコンバータ回路
!"#
!$#
!%&#
!'#
(#
(#
(#
(#
()# (*# (+#(,# (-#
!.#
/0#
図5.4: タイミングチャート
T =t0の時、VE はHighとなる。Vnは線形に上昇し始め、VpはVHに 到達する。T =t1の時、VnはVHに到達し、コンパレータ出力VOCは反 転しLowとなる。VnはVH に到達後、VLに達するまで線形に下降してい く。そのコンパレータ出力VOCと外部クロック同期信号VE を入力とし、
AND回路出力VDを得る。もし、VEが常にHighであったならコンバー タの動作は自己発振モードとなり周波数はf0となる。同期型コンバータ のスイッチング周波数fsとの関係はF0 > fsである。つまり、このコン バータはヒステリシス制御方式で有りながら、外部クロック同期信号に 依存するため、多相化が可能となっている。
5.3 Master-Slave 同期方式
上項より示した、同期型ヒステリシスDC-DCコンバータの多相化を検 討する。２つのDC-DCコンバータは外部クロック同期信号で動作し、固 定のスイッチング周波数を持つ場合、図(5.5)のようなシンプルな回路構 成で多相化が可能である。
!"#!
!"$!
%&'%&(&)*+,-.,-(
/".0(&)*.-)1(&"-23".!
4)#!
4)$!
4)!
!)$!
!)#!
!)!
&1)25!
%&'%&(&)*+,-.,-(
/".0(&)*.-)1(&"-23".!
6078,'90":!
図5.5: 従来の2相DCーDCコンバータのブロック図
しかし、本方式は外部クロック同期信号を用いてMOS-FETスイッチの ON時間を制限しているため、動作効率が悪い。このON時間の制限を避 けるための手法として、Master-Slave同期方式がある。本方式のブロック 図を図(5.6)、動作タイミングチャートを図(5.7)に示す。
Masterコンバータは上項より示した同期型ヒステリシス制御方式より、
自己発振モードで動作する。一方、SlaveコンバータはMasterコンバータ のON時間と外部クロック信号より生成されたSingle Shot出力と同期す る。Single Shot回路はMasterコンバータのMOS-FETドライブ信号VDの 立ち上がりを検知し、一定区間のNegative Pulseを出力する。このNegative
!"#!
!"$!
%&'%&(&)*+,-.,-(
/".0(&)*.-)1(&"-23".! 4)#!
4)$!
4)!
!)$!
!)#!
!)!
5"*61,(
50).!
%&'%&(&)*+,-.,-(
/".0(&)*.-)1(&"-23".!
!%!
!7!
図5.6: 同期型2相ヒステリシスDCーDCコンバータのブロック図
!"#$%&'()*+
!,+
'+
'+
'+
!"#-.%/(*+
0"+
0,+
図5.7: 同期型2相ヒステリシスDCーDCコンバータのタイミングチャート PulseによってMasterコンバータがONの際にSlaveコンバータがOFF、
MasterコンバータがOFFの際はSlaveコンバータがONとなる。これに よりスイッチングにおけるON時間制限を避けることが出来る。
Master-Slave方式を用いた同期型ヒステリシスDC-DCコンバータの回 路図を図(5.8)に示す。制御部のタイミングチャートを図(5.9)に示す。AND 回路出力VD と外部クロック同期信号VsyncがNOR回路へ入力され、VT
が得られる。VT がSingle Shot回路へ入力されると、VT の立ち上がりを 検知し、一定区間のNegative Pulseを含んだ信号VSが出力される。この VSとヒステリシスコンパレータ出力VOCのAND出力をMOS-FETドラ イブ信号としてDC-DCコンバータ動作する。
− +
vo
R2 C1
C2 R1
Ra Rb
vn vp
Vref DC-DC Converter
vi
VOC
VE VD
Control Circuit Single-Shot
Vsync
VT
図5.8: Master-Slave方式を用いた同期型ヒステリシスDC-DCコンバータ
!"#$%&
!'&
!(&
)&
)&
)&
)&
!*&
'+&
図5.9: 制御部のタイミングチャート