実験方法

2.2.1 形状評価

作製した素子の形状評価には,電界放出型走査電子線顕微鏡(FE-SEM: Field Emis-sion Scanning Electron Microscope)を用いた. 本研究で使用したFE-SEM装置の仕 様を表2.5に示す. 作製した試料の表面および断面形状を観察した.

表 2.5: 本研究で用いたFE-SEMの仕様

型番 HITACH, S-4800

加速電圧 0.5 〜 30.0 kV

分解能 1.0 nm(15 kV), 2.0 nm(1.0 kV) 倍率 ×30〜 800k

2.2.2 結晶性評価

作製した素子の結晶性評価には, X線回折(XRD: X-ray Diffraction)を用いた. 本 研究で用いたXRD装置の仕様を表2.6に示す. 2θ-θスキャン方式で走査することで, サンプルの結晶構造解析を行った. このとき,管電圧および管電流はそれぞれ50 kV, 300 mAに設定され, θは10°から90°まで変えられた.

表 2.6: 本研究で用いたXRDの仕様 型番 RIGAKU, RINT-TTR III X線源 Cu Kα (λ = 0.15418 nm) 定格管電圧 60.0 kV

定格管電流 300 mA

第2章 多結晶NiO薄膜を用いた抵抗変化箇所の推定 47

2.2.3 抵抗変化特性の評価

抵抗変化特性の評価には, 半導体DCパラメトリック測定メインフレーム(Agilent

E5270B)を用いた. E5270Bは8スロットのモジュールを組み込むことができ, 任意

のシステムを構築することが出来る. 本研究では中電力ソース/モニタ・ユニット (Middle power source monitor unit: MPSMU)であるE5281Bを2スロット用いた.

表2.7に本研究で用いたMPSMUの仕様を示す.

図2.7(a)および(b)にD-EL素子における電流-電圧(I-V)特性の測定回路および 等価回路図をそれぞれ示す. 各MPSMUから同軸ケーブルを介して同軸プローブ (Micronics Japan Co. Ltd.)に接続し,同軸プローブを素子のD-ELにコンタクトさ せた. 表2.8に本研究で用いた同軸プローブの仕様を示す. スロット1, 2のMPSMU をそれぞれ電圧掃印モードおよびグラウンドに設定することで, 図2.7(b)に示す回 路を得た. また, C-EL素子の測定時には,スロット1側に接続されている同軸プロー ブの先端にC-ELを取り付け, NiO表面においてD-ELが堆積されていない領域に C-ELをコンタクトさせた. C-ELの露光領域が正常にNiO表面にコンタクトされて いるか確認するため,マニピュレータを用いてC-ELを125 µmずつ下降させながら 抵抗値を測定した. また, C-ELの押し付け強さを一定にするため, 正常にコンタク トされたことを確認した後のマニピュレータの下降量は250 µmに統一した.

図2.8にMPSMUから素子に印加される電圧波形の概形を示す. 0 Vから電圧ス

テップ幅V_stepで任意電圧V まで往復掃引することで,素子のI-V 特性を測定した.

また, I-V 特性の測定には, Agilent VEE Pro Ver. 9.2.13522.0 (Mar 22, 2010)によ り作成したプログラムを用いた. Vstepは, V ≦ 10 V, V ＞ 10 Vのとき, それぞれ 10 mV, 20 mVに設定した.

第2章 多結晶NiO薄膜を用いた抵抗変化箇所の推定 48

表 2.7: 中電力ソース/モニタ・ユニット(MPSMU)の仕様

型番 Agilent, E5281B

動作範囲(電圧) -100 V 〜 100 V

動作範囲(電流) -100 mA〜 100 mA

測定分解能(電圧) 20 µV (電圧レンジ±20 V時) 測定分解能(電流) 100 nA (電流レンジ±100 mA時)

表 2.8: 本研究で用いた同軸プローブの仕様

型番 Micronics Japan Co. Ltd., HFP-120A-201

先端直径 25 µm

電流 100 mA

電圧 100 V

インピーダンス 50± 50 Ω 高周波特性 短形波 200 MHz

第2章 多結晶NiO薄膜を用いた抵抗変化箇所の推定 49

Slot 1 Slot 2

8 slot precision measurement mainframe (Agilent E5270B, E5281B)

ReRAM Coaxial probe

(Micronics Japan Co., Ltd.)

(a)

(b)

MPSMU: Slot 1

ReRAM MPSMU: Slot 2(GND)

A

図2.7: D-EL素子における(a)電流-電圧(I-V)特性の測定回路および(b)等価回路図

V

Vo lta ge

Time

図 2.8: 印加電圧波形の概形

第2章 多結晶NiO薄膜を用いた抵抗変化箇所の推定 50