リセットの影響

デバイスリセットが発生すると、全てのレジスタはリセット状態に戻されます。これにより ADCモジュールは停止し、実行中の変換は全て中止されます。アナログ入力と多重化されてい る全てのピンは、アナログ入力として設定されます。これらのピンに対応するTRISビットは セットされます。

Note: スリープモード時にADC モジュール動作させるには、ADCクロック源として内

部RCを選択する(ADRC = 1)必要があります。

ファミリ リファレンス マニュアル

16-86© 2012 Microchip Technology Inc.

dsPIC33E/PIC24EのA/Dコンバータ(ADC)モジュールに関連するレジスタの要約を表16-27に示します。

表16-27: ADC1およびADC2関連のレジスタマップ

レジスタ名 Bit 15 Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 全 リセット

ADC1BUF0 ADCデータバッファ0 xxxx

ADC1BUF1 ADCデータバッファ1 xxxx

ADC1BUF2 ADCデータバッファ2 xxxx

ADC1BUF3 ADCデータバッファ3 xxxx

ADC1BUF4 ADCデータバッファ4 xxxx

ADC1BUF5 ADCデータバッファ5 xxxx

ADC1BUF6 ADCデータバッファ6 xxxx

ADC1BUF7 ADCデータバッファ7 xxxx

ADC1BUF8 ADCデータバッファ8 xxxx

ADC1BUF9 ADCデータバッファ9 xxxx

ADC1BUFA ADCデータバッファ10 xxxx

ADC1BUFB ADCデータバッファ11 xxxx

ADC1BUFC ADCデータバッファ12 xxxx

ADC1BUFD ADCデータバッファ13 xxxx

ADC1BUFE ADCデータバッファ14 xxxx

ADC1BUFF ADCデータバッファ15 xxxx

AD1CON1 ADON — ADSIDL ADDMABM — AD12B FORM<1:0> SSRC<2:0> SSRCG SIMSAM ASAM SAMP DONE⁽²⁾ 0000

AD1CON2 VCFG<2:0> — — CSCNA CHPS<1:0> BUFS SMPI<4:0> BUFM ALTS 0000

AD1CON3 ADRC — — SAMC<4:0> ADCS<7:0> 0000

AD1CHS123 — — — — — CH123NB<1:0> CH123SB — — — — — CH123NA<1:0> CH123SA 0000

AD1CHS0 CH0NB — — CH0SB<4:0> CH0NA — — CH0SA<4:0> 0000

AD1CSSH CSS31 CSS30 CSS29 CSS28 CSS27 CSS26 CSS25 CSS24 CSS23⁽¹⁾ CSS22⁽¹⁾ CSS21⁽¹⁾ CSS20⁽¹⁾ CSS19⁽¹⁾ CSS18⁽¹⁾ CSS17⁽¹⁾ CSS16⁽¹⁾ 0000

AD1CSSL CSS15 CSS14 CSS13 CSS12 CSS11 CSS10 CSS9 CSS8 CSS7 CSS6 CSS5 CSS4 CSS3 CSS2 CSS1 CSS0 0000

AD1CON4⁽¹⁾ — — — — — — — ADDMAEN — — — — — DMABL<2:0> 0000

ADC2BUF0 ADCデータバッファ0 xxxx

ADC2BUF1 ADCデータバッファ1 xxxx

ADC2BUF2 ADCデータバッファ2 xxxx

ADC2BUF3 ADCデータバッファ3 xxxx

ADC2BUF4 ADCデータバッファ4 xxxx

凡例: x = リセット時に未知の値、— = 未実装、「0」として読み出し、リセット値は16進数で表記

Note 1: このレジスタまたはビットは、一部のデバイスで利用できません。詳細は各デバイスのデータシートを参照してください。

2: DMA付きデバイスでは、毎回の変換後に割り込みが発生し、DONEビットがセットされます(DONEビットは割り込みフラグ(ADxIF)の状態を反映するため)。DMAなしデバイスでは、割り込みの生 成はSMPI<4:0>ビット(ADxCON2<6:2>)とCHPSビット(ADxCON2<9:8>)に基づくため、DONEビットは毎回の変換後にはセットされず、割り込みフラグ(ADxIF)がセットされた時にセットされます。

Microchip Technology Inc.DS70621B_JP - p. 1

セクション 16. A/D コンバータ (ADC)

ADC2BUF5 ADCデータバッファ5 xxxx

ADC2BUF6 ADCデータバッファ6 xxxx

ADC2BUF7 ADCデータバッファ7 xxxx

ADC2BUF8 ADCデータバッファ8 xxxx

ADC2BUF9 ADCデータバッファ9 xxxx

ADC2BUFA ADCデータバッファ10 xxxx

ADC2BUFB ADCデータバッファ11 xxxx

ADC2BUFC ADCデータバッファ12 xxxx

ADC2BUFD ADCデータバッファ13 xxxx

ADC2BUFE ADCデータバッファ14 xxxx

ADC2BUFF ADCデータバッファ15 xxxx

AD2CON1 ADON — ADSIDL ADDMABM — — FORM<1:0> SSRC<2:0> SSRCG SIMSAM ASAM SAMP DONE 0000

AD2CON2 VCFG<2:0> — — CSCNA CHPS<1:0> BUFS — SMPI<3:0> BUFM ALTS 0000

AD2CON3 ADRC — — SAMC<4:0> ADCS<7:0> 0000

AD2CHS123 — — — — — CH123NB<1:0> CH123SB — — — — — CH123NA<1:0> CH123SA 0000

AD2CHS0 CH0NB — — CH0SB<4:0> CH0NA — — CH0SA<4:0> 0000

AD2CSSL CSS15 CSS14 CSS13 CSS12 CSS11 CSS10 CSS9 CSS8 CSS7 CSS6 CSS5 CSS4 CSS3 CSS2 CSS1 CSS0 0000

AD2CON4 — — — — — — — ADDMAEN — — — — — DMABL<2:0> 0000

ANSELA — — — — — ANSA10 ANSA9 — ANSA7 ANSA6 — — — — — — 06C0

ANSELB ANSB15 ANSB14 ANSB13 ANSB12 ANSB11 ANSB10 ANSB9 ANSB8 ANSB7 ANSB6 ANSB5 ANSB4 ANSB3 ANSB2 ANSB1 ANSB0 FFFF

ANSELC — ANSC14 ANSC13 — — — — — — — — ANSC4 ANSC3 ANSC2 ANSC1 — 601E

ANSELD — — — — — — — — ANSD7 ANSD6 — — — — — — 00C0

ANSELE — — — — — — ANSE9 ANSE8 ANSE7 ANSE6 ANSE5 ANSE4 ANSE3 ANSE2 ANSE1 ANSE0 03FF

ANSELF — — — — — — — — — — — — — — — ANSF0 0000

ANSELG — — — — — — ANSG9 ANSG8 ANSG7 ANSG6 — — — — — — F3C0

ANSELH — — — — — — — — — — — — — — — — 0000

ANSELJ — — — — — — — — — — — — — — — — 0000

ANSELK — — — — — — — — — — — — — — — — 0000

リセット

凡例: x = リセット時に未知の値、— = 未実装、「0」として読み出し、リセット値は16進数で表記

Note 1: このレジスタまたはビットは、一部のデバイスで利用できません。詳細は各デバイスのデータシートを参照してください。

2: DMA付きデバイスでは、毎回の変換後に割り込みが発生し、DONEビットがセットされます(DONEビットは割り込みフラグ(ADxIF)の状態を反映するため)。DMAなしデバイスでは、割り込みの生 成はSMPI<4:0>ビット(ADxCON2<6:2>)とCHPSビット(ADxCON2<9:8>)に基づくため、DONEビットは毎回の変換後にはセットされず、割り込みフラグ(ADxIF)がセットされた時にセットされます。