ホットキャリア耐性

〈R_onA-BVDS特性〉

図3-5にRonA-BVDS特性を示す。提案型LDMOSトランジスタの特性は、ドリフト領 域が比例縮小するに伴いほぼ直線的に低下している。ドリフト領域を「縮小なし」の場

合でRonA = 40.9 mΩ・mm² (at BVDS = 62.0 V)、ドリフト領域を「50%比例縮小」の場合 で18.4 mΩ・mm² (at BVDS = 40.0 V) である。これは従来型 [5] やルネサスセミコンダク タマニュファクチャリング社のデータ (信頼性に注目した特性) [10] より低く、UMC社

[11] のものと同レベルにあり、先端レベルにあると言える。

図3-5 RonA-BVDS特性

おける真性MOSトランジスタの動作状態を調べる。提案型LDMOSトランジスタ (ド リフト領域縮小なしの場合) のVGS = 2V における真性MOS トランジスタのピンチオ フ電圧VP (真性MOSトランジスタのドレイン電圧 VDS,INT) は次の式から0.6 Vである。

𝑉𝑃= (𝑉_𝐺𝑆− 𝑉_𝑇)

𝛼 (3-1)

ここでVTはしきい値電圧、α は式(3-2)で表される。

𝛼 = 1 + 𝛾

2√𝜙0 (3-2)

ここで、γ は基板バイアス係数、𝜙₀ は式(3-3)で表される。

𝜙₀= 2𝜙_𝐹+ 6Δ_𝑡ℎ (3-3)

ここで、𝜙_𝐹はフェルミ電位、Δthは熱電圧である。VGS = 2 Vの場合のVDS,INT－VDS特性 (図3-6) から、VDS,INT = 0.6 VのときVDS = 1.9 Vである。図3-2(a)からVGS =2 VではVDS

≈2 V が飽和電圧と見なせる。したがって、VGS = 2 V における IDSの飽和特性は真性 MOS トランジスタのピンチオフに起因しており、ゲート側ドリフト端周りの高電界が

真性MOSトランジスタのホットキャリア耐性に影響を与える。

図3-7に提案型LDMOSトランジスタのVGS =2 Vにおける表面に沿ったx方向電界

ExプロファイルのVDS依存性を示す。Exはゲート側ドリフト端近傍 (x≈1000nm) でピ ークを持ちVDSの増大と共に上昇するが、20 V ≦ VDS ≦ 48 V の範囲ではほぼ飽和す る傾向にある。これは、ゲート側ドリフト端周りの電界がPBL1によりRESURFで緩和 されたことによる。PBL1 のないドリフト構造では、ゲート側ドリフト端周りで大きな

電界のピークを持つ [4]。したがって、PBL1 を持つデュアルRESURF構造では、ゲー ト側ドリフト端周りの Exを高いVDSのときでも低減でき、インパクト・イオン化を抑 えて真性MOSトランジスタの高ホットキャリア耐性を得る可能性がある。また、図

3-7より、ExはGFP端及びPBL2端の電界集中によりx = 2500～2700 nmの範囲でピーク を持つ。このピークは VDSの増大と共に上昇している。この場所での Ex上昇により発 生するインパクト・イオン化がデバイス特性にどう影響するか考える。図 3-8(a)にVDS

= 40 V、VGS =2 Vにおけるインパクト・イオン化により生じた正孔電流密度分布を示す。

正孔電流密度は GFP 端周りの表面から離れた基板 (ドリフト層) の内部で高くなって いるため、そこで発生する高エネルギー・キャリアが表面に損傷を与えデバイス特性に 影響を及ぼす可能性は低いと考える。

図3-9に提案型LDMOSトランジスタのP-Body電流IPBと基板電流ISUBの和 (正孔電 流) のゲート電圧依存性を示す。この正孔電流は、主にドレイン側ゲート端近傍のイン

パクト・イオン化により発生したものである (図3-8参照)。ドリフト領域を「50%比例 縮小」の方が「縮小なし」より正孔電流が低減し、ホットキャリアによる特性変動は同 等もしくは小さくなると推定する。ドリフト領域「縮小なし」では高ホットキャリア耐

性を得ているため、「50%比例縮小」した LDMOS トランジスタでも同様に高ホットキ ャリア耐性を得るものと考える。

図3-6 提案型LDMOSトランジスタのVDS,INT－VDS特性

図3-7 提案型の表面に沿ったｘ方向電界プロファイル

(a) ドリフト領域の縮小なし (b)ドリフト領域の50%比例縮小

図3-8 提案型LDMOSトランジスタの正孔電流密度分布

図3-9 提案型LDMOSトランジスタの正孔電流密度分布