PSコンフィギュレーションでは、インテリジェント・ホスト（PCなど）
は、ダウンロード・ケーブルを使用して、データをストレージ・デバイ
スからCyclone IIデバイスに転送できます。ダウンロード・ケーブルと
しては、アルテラのUSB-Blasterユニバーサル・シリアル・バス（USB）
ポート・ダウンロード・ケーブル、MasterBlaster™シリアル/USB通信 ケーブル、ByteBlaster II パラレル・ポート・ダウンロード・ケーブル、
またはByteBlasterMVパラレル・ポート・ダウンロード・ケーブルを使
用できます。
パワーアップ時には、Cyclone IIデバイスでは、約100 ms続くPORの 処理が行われます。PORの処理中、デバイスはリセットされ、nSTATUS をLowに保持し、すべてのユーザI/Oピンをトライ・ステートにしま す。FPGAがPORを正常に終了すると、nSTATUSピンが解放され、す べてのユーザI/Oピンはトライ・ステート状態を継続します。
D0 D1 D2 D3 Dn
トライ・ステート ユーザ・モード
tCD2UM(1) tOEZX
tPOR
tCH tCL
tDSU
tCO
tDH
トライ・ステート OE/nSTATUS
nCS/CONF_DONE
DCLK DATA
ユーザI/O INIT_DONE nINIT_CONF または VCC/nCONFIG
コンフィギュレーションの実行前および実行中にオンになるI/Oピン上 の弱いプルアップ抵抗の値は、「Cyclone IIデバイス・ハンドブック」を 参照してください。
コンフィギュレーション・サイクルは、リセット、コンフィギュレーショ ン、初期化の3つのステージから構成されています。nCONFIGピンまた はnSTATUSピンがLowの場合、デバイスはリセット状態です。この手 法でコンフィギュレーションを開始するために、ダウンロード・ケーブ ルは、nCONFIGピン上でLowからHighへの遷移を生成します。
コンフィギュレーション・プロセスを開始するには、コンフィ ギュレーションとJTAGピンが存在するバンクのVCCINTとVCCIO に給電され、適切な電圧レベルになっていることを確認します。
nCONFIGがHighに遷移すると、Cyclone IIデバイスはリセット状態を 抜け、コンフィギュレーションを開始します。Cyclone II デバイスは、
オープン・ドレイン nSTATUSピンを解放します。その後、このピンは
10 kΩ の外部抵抗によって High にプルアップされます。nSTATUS が
High に遷移すると、Cyclone II デバイスはコンフィギュレーション・
データを受信可能な状態になります。その後、プログラミング・ハード ウェアまたはダウンロード・ケーブルが、コンフィギュレーション・デー タを一度に1ビットずつデバイスのDATA0ピンに送信します。コンフィ ギュレーション・データは、CONF_DONEがHighになるまでクロックで ターゲット・デバイスに送られます。
ダウンロード・ケーブルの使用時には、Auto-restart configuration after
errorオプションは使用できません。エラーが発生した場合は、Quartus II
開発ソフトウェアで手動によりコンフィギュレーションを再開する必要 があります。また、Quartus IIプログラマおよびダウンロード・ケーブ ルを使用してFPGAをプログラムする場合、Enable user-supplied
start-up clock (CLKUSR) オプションは使用できません。このオプションは
SOFではディセーブルされます。このため、CLKUSRオプションをオン にすると、Quartus IIプログラマおよびダウンロード・ケーブルを使用 してFPGAをコンフィギュレーションする場合、CLKUSRにクロックを 供給する必要はありません。図13-19 に、USB Blaster、MasterBlaster、
ByteBlaster IIまたはByteBlasterMVケーブルを使用したCyclone IIデバ イスのPSコンフィギュレーションを示します。
図13-19. USB-Blaster、MasterBlaster、ByteBlaster IIまたはByteBlasterMVケーブルを使用した PSコンフィギュレーション
図13-19の注：
(1) プルアップ抵抗は、USB-Blaster、MasterBlaster（VIOピン）、ByteBlaster IIまたはByteBlasterMVケーブル と同じ電源電圧に接続する必要があります。
(2) DATA0 とDCLK 上のプルアップ抵抗は、ダウンロード・ケーブルがボード上の唯一のコンフィギュレーション 手法の場合にのみ必要です。これは、コンフィギュレーション後にDATA0とDCLKを浮動状態のままにしない ためです。例えば、コンフィギュレーション・デバイスも使用している場合、DATA0とDCLK上のプルアップ 抵抗は不要になります。
(3) ヘッダ部のピン6は、MasterBlaster出力ドライバ用のVIOリファレンス電圧です。VIOは、デバイスのVCCIO と一致する必要があります。この値については、「MasterBlaster Serial/USB Communications Cable Data Sheet」を参照してください。ByteBlasterMVでは、このピンは接続不要です。USB-BlasterとByteBlaster II では、ASプログラミングに使用する場合は、nCEに接続し、それ以外の場合は接続不要です。
(4) nCEOピンは、未接続のままにするか、他のデバイスのnCEピンに信号を供給していない場合は、ユーザI/Oピン として使用できます。
USB-Blaster、
ByteBlaster II、
MasterBlasterまたは ByteBlasterMVの 10ピン・オス・ヘッダ部 VCC (1)
VCC (1)
VCC VCC (1)
Cyclone II デバイス
DCLK nCONFIG
CONF_DONE
シールド GND MSEL1
MSEL0
10 kΩ
10 kΩ 10 kΩ
nSTATUS
DATA0 ピン1
nCE GND
GND VIO (3) VCC
VCC (1)
10 kΩ (2)
VCC (1) 10 kΩ (2)
nCEO N.C. (4)
ダウンロード・ケーブルを使用すると、各デバイスのnCEOピンを後続 のデバイスのnCEピンに接続することで、複数のCyclone IIデバイスを コンフィギュレーションできます。最初のCyclone IIデバイスのnCEピ ンをGNDに接続し、nCEOピンをチェインの次のデバイスのnCEピン に接続します。nCEOピンが次のCyclone IIデバイスのnCEピンに信号 を供給するときには、10 kΩの外部プルアップ抵抗を使用して、nCEOピ ンをVCCIOに対してHighにプルアップします。チェイン内のすべての デバイスの、他のすべてのコンフィギュレーション・ピン（nCONFIG、
nSTATUS、DCLK、DATA0、および CONF_DONE）を互いに接続します。
すべてのデバイスのCONF_DONEピンは互いに接続されるため、チェイ ン内のすべてのデバイスは、同時に初期化されユーザ・モードに移行し ます。
さらに、nSTATUSピンも互いに接続されるため、いずれかのデバイスが エラーを検出すると、チェイン内のすべてのCyclone IIデバイスは、コ ンフィギュレーションを停止します。この場合、Quartus II 開発ソフト ウェアでコンフィギュレーションを手動で再開する必要があります。
図13-20に、ダウンロード・ケーブルを使用した複数のCyclone IIデバ
イスのコンフィギュレーション方法を示します。
図13-20. USB-Blaster、MasterBlaster、ByteBlaster IIまたはByteBlasterMVケーブルを使用した 複数デバイスのPSコンフィギュレーション
図13-20の注：
(1) プルアップ抵抗は、USB-Blaster、MasterBlaster（VIOピン）、ByteBlaster IIまたはByteBlasterMVケーブル と同じ電源電圧に接続する必要があります。
(2) DATA0とDCLK上のプルアップ抵抗は、ダウンロード・ケーブルがボード上の唯一のコンフィギュレーション
手法の場合にのみ必要です。これは、コンフィギュレーション後にDATA0とDCLKを浮動状態のままにしな いためです。例えば、コンフィギュレーション・デバイスも使用する場合、DATA0とDCLK上のプルアップ 抵抗は不要になります。
(3) ヘッダ部のピン6は、MasterBlaster出力ドライバ用のVIOリファレンス電圧です。VIOは、デバイスのVCCIO と一致する必要があります。この値については、「MasterBlaster Serial/USB Communications Cable Data Sheet」を参照してください。ByteBlasterMVでは、このピンは接続不要です。USB-BlasterとByteBlaster II では、ASプログラミングに使用する場合は、nCEに接続し、それ以外の場合は接続不要です。
(4) プルアップ抵抗をnCEOピンが存在するI/OバンクのVCCIO電源電圧に接続します。
(5) チェイン内の最後のデバイスのnCEOピンは、未接続のままにするか、ユーザI/Oピンとして使用できます。
Cyclone II FPGA 1
Cyclone II FPGA 2
MSEL0
nCE
nCONFIG
CONF_DONE DCLK
nCE
nCEO
nCONFIG
CONF_DONE
DCLK nCEO
GND USB-Blaster、
ByteBlaster II、
MasterBlasterまたは ByteBlasterMVの 10ピン・オス・ヘッダ部
（パッシブ・シリアル・モード）
VCC (2)
VCC (1) GND
VCC (1) VCC (1)
nSTATUS
nSTATUS DATA0
DATA0 MSEL1
MSEL0 MSEL1
10 kΩ
10 kΩ
10 kΩ
ピン1
N.C. (5)
VIO (3)
GND VCC
GND VCC VCC (1) 10 kΩ
(2)
VCC (1) 10 kΩ
(2)
VCC (4) 10 kΩ
ダウンロード・ケーブルを使用して、コンフィギュレーション・デバイ スも搭載しているPCB上のCyclone IIデバイスをコンフィギュレーショ ンする場合、そのコンフィギュレーション・デバイスをターゲットの
Cyclone II デバイスおよびケーブルから電気的に絶縁する必要がありま
す。コンフィギュレーション・デバイスを絶縁する1つの方法は、コン フィギュレーション・デバイスとケーブル間で選択可能なマルチプレク サなどのロジックを追加することです。マルチプレクサは、nSTATUS信 号とCONF_DONE信号上の双方向転送を許容する必要があります。さら に、ケーブルとコンフィギュレーション・デバイス間の5つの共通信号
（nCONFIG、nSTATUS、DCLK、DATA0、およびCONF_DONE）にスイッ チを追加することもできます。ケーブルを使用して FPGA をコンフィ ギュレーションする場合、コンフィギュレーション・デバイスをボード から取り外すこともできます。図13-21に、FPGAをコンフィギュレー ションするためのコンフィギュレーション・デバイスとダウンロード・
ケーブルの組み合わせを示します。
図13-21.ダウンロード・ケーブルとコンフィギュレーション・デバイス回路による
PSコンフィギュレーション
図13-21の注：
(1) プルアップ抵抗は、コンフィギュレーション・デバイスと同じ電源電圧に接続する必要があります。
(2) ヘッダ部のピン6は、MasterBlaster出力ドライバ用のVIOリファレンス電圧です。VIOは、デバイスのVCCIO と一致する必要があります。この値については、「MasterBlaster Serial/USB Communications Cable Data Sheet」を参照してください。ByteBlasterMVでは、このピンは接続不要です。USB-BlasterとByteBlaster II では、ASプログラミングに使用する場合は、nCEに接続し、それ以外の場合は接続不要です。
Cyclone II FPGA
MSEL0
nCE
nCONFIG
CONF_DONE DCLK
nCEO
GND USB-Blaster、
ByteBlaster II、
MasterBlasterまたは ByteBlasterMVの 10ピン・オス・ヘッダ部
（パッシブ・シリアル・モード）)
VCC VCC
VCC (1) VCC (1)
nSTATUS
DATA0 MSEL1
10 kΩ
10 kΩ
10 kΩ
ピン1
DCLK DATA OE (5) nCS (5) nINIT_CONF (4) コンフィギュレーション・
デバイス
(3)
(3) (3) (3)
(3)
GND VIO (2) N.C. (6)
(1)
GND VCC
(4)
(5) (5)