タル SET ルス幅の変動量 先端的 CMOS のシングルイベン 耐性強化 の関係

文献名 Variation of Digital SET Pulse Widths and the Implications for Single Event Hardening of Advanced CMOS Processes

出典 IEEE Transaction on Nuclear Science, Vol. 52, No. 6, pp. 2114- 2119, Dec. 2005.

著者名 J. M. Benedetto, P. H. Eaton, D. G. Mavis, M. Gadlage, and T. Turflinger 対象 バイス 0.18μm CMOS (TSMC社サ サイ プ セス)

実験設備 BNL, LBNL, TAMU

照射線種及び エネルギーの区分

Si, Cl, Ni, I, Au

LET: 8 ～ 84 MeV-cm²/mg 単発現象又

積算線量効果の区分

単発現象 (SET) 実験又 理論の区分 実験

(1) 概要

タルIC 重イオンを照射した 生 シングルイベン ン ン (SET) ルスの幅を、

可 変 遅 延 ッ チ 検 出 器 測 定 し た タ ルCMOS論 理 回 路 重 イ オ ン を 当 た 場 合 、LET linear energy transfer の値 同一 SETの ルス幅 広範 分布す こ を初め 明

し た 実 験 結 果 0.18μm CMOS 80 MeV-cm²/mg 以 上 のLET 、SETの ル ス 幅

344ps 1.2ns以上 分布す のを測定した LETの値 依存す 、SET ルス幅の大 い

の 、 ルス幅の小さい の 較 4桁 断面積 小さ った このこ 放射線耐性の強化技術 対し 大 意味を持 ；特 ン ン の最 長い ルスを取 除く 当たっ 、動作 度を 損 うこ し 、SET耐性を大幅 向上させ こ 出来 こ 判った

(2) 序論

先端技術のCMOS タルIC SET ソフ エ ーの支配的 要因 こ 、近年急

明 っ い [1]-[5] このこ SEU対策をした バイス おい 、特 現実の問題

っ い ま 、0.25μmまた そ 以 の ー ー 、SET ソフ エ ー全体の 中 大 影響を持 よう っ 来 い あ 以前 SET現象 知 いた 、 バ イスへの影響 無視さ いた た し、 ッ 系 け 例外 、以前の技術レベル SET 検 出さ いた[6] こ 0.35μm以上の ー ー ッ 度 遅いためSETを捉 え 確率 低 ったため あ

図5.2.9-1 、放射線対策をし い い技術 い 、SETの影響 比較的小さ ったこ を示し

た の あ 図 LET 断 面 積 の 関 係 を 示 し 、 放 射 線 対 策 を し い いD型 フ ッ プ フ ッ プ ■ 印 対策を施したDICEセル(dual interlocked storage cell [15]) ▲印 い プ ッ し あ DICEセル SEUの影響を完全 受け い、 ま 、アップセッ 起こ いスタ ッ ッチ構 造をし い 図 DICEセルの誤動作の断面積 プ ッ し あ 、こ ッチの外部 生 たSETを取 込 発生した の あ DICEセルのSETエ ー断面積 LETの関係を動作周波 数の関数 し 論 た の い 文献[1]を参照さ たい

DICEセル SEUの影響 を受け い 、図 プ ッ し あ エ ー 、外部の組合せ論 理回 路 発生したSETをDICEセル 取 込 の あ 、エ ー断面積 LETの関係を示す基準線

し 使うこ 出来 図の■印 対策をし い いD型フ ップフ ップのエ ー断面積を示し お 、フ ップフ ップ 生 通常のSEU 外部の組合せ論理回路 生 SETを足し合わせた の っ い 外部の組合せ論理回路 、対策をし い いD型フ ップフ ップ DICEセル 同 のを使っ い の 、対策をし い いD型フ ップフ ップのSEE断面積の増加分 、まさ SEU 生 た の 相当す 図の ータを見 、組合せ論理回路のSET飽和断面積 放射線 対策をし い い素子のSEU飽和断面積の1/10以 あ 、このこ 、こ ま SET 重視さ

い った原因 っ い し し、現在 、放射線対策をした の SET 顕著 現象 し 残 ため、素子 重要 影響を与え の っ い

SET現象を理解す こ 重要 っ い 理由 3 あ ；1)SET現象 あ SEU対策 け 十分 前 述 たDICEの例 ；2)組合せ論理回路の潜在的 エ ー断面積 スタ ッ ッチの のよ 大 い；3)組合せ論理回路 NANDゲー 、NORゲー 、インバータ等 適用

実用的/効果的 放射線対策技術 い このため、 ッチ SETを排除す 技術 注目し ゆく必要 あ

SET耐性を向上させ 効果的 手法の一 ”時間制約を持 ッチ 原文：temporal latch 以後この様 表現す ”構造を用い こ あ 図5.2.9-2 [5] 時間制約を持 ッチ 、あ 決 め た ルス幅以 の外部及び内部の過渡 ルスを排除す の 、先端的 ー ー のIC製造 SEE 発生し いこ を可能 す の あ 時間制約を持 ッチを実現す た めのチップ上の面積 DICEセル および他の内部冗長性を持たせた技法 同程度 あ 、課題

如何 内部遅延を設定す あ 遅延を大 くす SEEの影響を受け く 、動作ス ー 犠牲 、遅延を小さくす SEE耐性 低 す

図5.2.9-1 SEU耐性のあるDICEラッチ 放射線対策をし いないD型フリップフロ

ップにおけるエラー断面積 LETの関係 DICEセャのSETエラー断面積 対策をし いないフリップフロップに較べる 桁 小さくな いる

最 近 の 重 イ オ ンSET ル ス 幅 の ー タ[2] モ ル 化 の 努 力[3][4] よ 、SETの ル ス 幅 1nsを越え こ あ 得 Eaton他[2] LET 65 MeV-cm²/mg おい 1.2ns以上の過渡 ルス 幅を観測した 、こ Dodd他[4] よ 3次元SETシミュレーション結果 一致した こ 等の結 果 基 け 、SET耐性強化のため 時間制約を持 ッチを用い こ 、遅延時間を大 くし

け いの 、動作ス ー 厳しい制約を課す 見えた

々の研究 、重イオン 生 たシングルイベン ルスを詳細 調査し 、あ LET値 対し ルス幅 分布 あ を明確 す こ 始めた

こ ま 議論 、以前の実験 ータ モ ングの結果 、あ 一定のLET 発生す ル ス幅 一定 あ いう の あった し し、以 議論さ よう 、今回の実験の測定結果

タルCMOS論 理回 路 あ 値 のLETの重 イ オンを照射 し た場合 発 生す ルス の幅 、 幅 広 い レ ン ま た エ ー 断 面 積 広 範 の 値 を 持 こ を 初 め 明 し た 例 え 高 LET(> 60 MeV-cm²/mg) SET ルス幅 1ns以上の の あった 、60 MeV-cm²/mgのLET

ルス幅 344ｐｓの の あ こ を確 め こ 出来た LET 37 MeV-cm²/mg ル

ス幅 1ns 及ぶ長い のを観測した 、その断面積 短い ルス幅 約344ps の の 較 4桁 小さ った この様 、与え たLET 対し ルス幅 幅広く分布す こ 示さ た こ

等の結果 、SEEを除去す 時間制約を持 ッチの遅延時間を長くし け い いう事実を変え の い 、ICの動作 度の一部 レー オフを取 こ 、SEE耐性を大 幅 向上 可能性 あ こ を示し い

(3) タルSET ス 構造

SETの ス 、時間制約を持 ッチを256個縦続接続した構造を用い 行った 時間制約を

持 ッチ 遅延時間 図5.2.9-2のΔTのこ よ 短い幅のSET ルスを除去し、こ よ 幅の広い

ルス 取 込 よう 設計さ い し ルスの幅 ΔTよ 短け 、図の信号線の内の1本 過渡状態 あ 他の2本 過渡状態 いの 、多数決回路 図の"MAJ" SET ルスを ッ す し過渡 ルスの幅 ΔTよ 大 い 、2本の信号線 過渡状態 1本 過渡状態 い こ 起こ 、多数決回路 ルスを発生し 、 ッチ ”誤った ータ”を取 込 こ あ LET おい 、SET断面積を測定し い 最中 遅延時間を調整す こ よっ SETの ルス幅

図 5.2.9-2 SET のパャス幅によ 通過また 除外を行うテス

ト構造に使われた可変遅延時間を持 ラッチのノロック図

を測定す こ 出来 遅延時間を充分大 くす 、全 のSET ルスを ッ す こ 出来 の 、こ よっ 各LET値 対す 最大 ルス幅を測定す こ 出来

この技術 、 ッチの論理スレッショール 電圧 今回の技術 約2.5V 信号を判定し い の 、SET ルス幅 言う この電圧 の ルス幅を指し い SETの ルス幅 如何 長 く 、振幅 この電圧 達し い け 検出さ いし、 ルス振幅 充分 大 く グ ン 電源電圧の間をフルスイングし い 、 ルス幅 ΔTよ 短い ッチ 取 込ま い この手 法を用い 、 ルスの波形や振幅を測定す 必要 く、 タルCMOS論理回路の重イオン

よ 過渡現象を評価す こ 出来

この研究 用いた検出器 TSMC (Taiwan Semiconductor Manufacturing Company)社の 0.18μm論理IC用のサ サイ プ セスを用い 製造さ た 時間制約を持 ッチの遅延部分 current-starvedインバータを縦続接続した の 構成した 遅延時間の最小値 344ps あ 、最 大値 極め 長く設定 、ビーム照射時間内 断面積を測定す 時間的 限界 押さえ 、

実験 約1.6ns 留めた

この検出器 よっ 、回路レベル SET効果を見 こ や過渡 ルスの伝搬力を見 こ 可能 った こ ま の技術 、電流波形 種々の バイスや ン スタ 検出器を用い 直接測 定さ いた

本 実 験 Brookhaven National Laboratories (BNL)、Lawrence Berkeley National Laboratories (LBNL)、そ Texas A&M大学 (TAMU) 2004年10月 2005年6月 わた っ 行わ た 得 た ータ 施設の差 く、各施設 、高い流束 す 高エネルギー の利点を利用す 、い の立場を決め 高LETの ータを取得した

(4) 重イオン試験結果

図5.2.9-3 、SET試験結果 ワイ ルフ ッ ングした曲線を示した の あ 重イオン 、

ルッ ン国立研究所のタン ムフ ン グ ーフ(TVDG)加 器 照射した イオン種 Si、Cl、 Ni、I、Au 、角度を変え こ LET 8～84 MeV-cm²/mgの範 変化させた バイス 常 温 標準電圧 試験さ た SET ータ ッチの遅延時間を ータ し 、LET 断面積の 関係 プ ッ した 前 述 たよう 最小遅延時間 344ps 、最大遅延時間 ビーム照射の時 間制約の関係 1ns程度 った

図 2 の重要 点 、；1) 与え たLET 対し ルス幅 明 広く分布し い こ

判ったこ あ 図 40 MeV-cm²/mgの条件の結果を点線 、断面積 4桁の範

わたっ 分布し い 、；2) 時間制約のあ ッチの遅延時間を増やし 行く SET 改善さ LETスレッショール 高く の 、飽和断面積 小さく 両面 こ 等の ータ 、一 の LET値 対し ルス幅 広く分布し い こ を示した

図 5.2.9-4 図 5.2.9-3 同 く SET ルス幅 広く分布す こ を示した の あ 図 高

LET TAMU 試験した の 注目し LET 一定 ルス幅 広く分布し い こ

判 54 MeV-cm²/mg の ータ ●印 い 見 、 ッチの遅延時間増やし 行く この効果

を見 こ 出来 図 遅延時間 最小の点 約344ps の数のSET 捉え い

図5.2.9-4 SETパャス幅また ラッチの内部遅延時間 重イオンに対する断面

積 の関係(LET パラメータ) 図5.2.9-3 同様に ある値の LETに対し SETパャス幅に 分布 あり 測定された最大パャス幅 約1.6ns あ た

図 5.2.9-3 時間制約を持 ラッチの内部遅延時間を変えた きの重イオン SET

のタータ 各LET に対し SETパャス幅に 分布 ある

断面積 し 約3E-5cm² 遅延時間を500psま 増やす 断面積 少し減少す

この傾向 その後 続 、遅延時間を最大の1.2ns す 、断面積 8E-8cm²ま 減少す 図 プ ッ 値 積値を表し い こ 注意さ たい、 ま 、遅延時間350ps 350ps以上 の ルス幅を持 全 のSET 捉え い 同様 遅延時間 500ps 500ps以上の ルス幅を持 全 のSET 捉え い

LET 54 MeV-cm²/mg以外の曲線 い 同様のこ 言え 、 ま 、 ッチの遅延時間

を長くし 行け 、そ よ 短い ルス幅の SET 排除さ 行く この ータ 基 け 、あ LET 対し SETの ルス幅 広く分布し お 、 ッチ時間を調整し 行け ッチ 過渡 ル スの影響を受け難く っ 行 、 い SEU/SET 影響さ い状態 持っ 行くこ 出来

(5) SET試験結果の検討

以前 発表さ た重イオンのSET ータ シミュレーション結果 よ 、 ルス幅 LET の関

数 し 広い範 100ps以 700ps以上 わたっ 発生す 、一 のLET値 対し 一

の ル ス 幅 対 応 す こ 示 さ い た[2][4] こ ま 発 表 さ た ル ス 幅 の ー タ を 図 5.2.9-5 プ ッ した 、測 定 値 100ps 1.2ns ま 分布 し 、 シミ ュ レ ー シ ョ ン結 果 200ps 800psま 分布した

測定 ータ シミュレーション値を解釈し 次のよう 図5.2.9-5のDodd他[4] よ シミレーション ータ 、エ タ シャル基板の2μm CMOSの レイン 重イオン 当たっ 発生 した充分 振幅を持 ルス 、多段インバータを伝搬し 最終段のフ ップフ ップ 取 込ま

場合の ルス幅を示した の あ 一方、[2]の Eaton 他の測定 ータ 、時間制約を持 ッ チ 本論文 同 の を用い 、特定の ルス幅 始め 2倍化法 探索し 得 た最大 ル

図5.2.9-5 従来の測定結果[2][17][18] シミュレーション結果[4] らま たSET

パャス幅 LET の関係 点線 Eaton等 発表したタータに対する傾向線