第2章では、セグメント型DA変換器を構成しているバイナリ型 DA変換器とユナリ型 DA変換器した後、それらを組み合わせたセグメント型DA変換器について説明する [4] 。
2.1 バイナリ型DA変換器
2.1.1 バイナリ型DA変換器の構成
図2.1にN bitバイナリ型DA変換器の構成図を示す。2進重みを持った電流源や抵抗器
をN個用意し、入力ディジタル信号の各ビットで加算するものである。例えば、4bitであ れば2 進重みをもった電流源や抵抗器を 4 個 (8I, 4I, 2I, 1I) ，8it であれば 8 個 (256I, 124I, 64I, 32I,16I, 8I, 4I, 2I, 1I) の電流源や抵抗器を用意する。動作原理を2.1.2節に記 す。
図2.1 バイナリ型DA変換器の構成
2.1.2 バイナリ型DA変換器の基本動作
図2.1のバイナリ型 DA 変換器の動作について説明する。N ビットのディジタル入力の 各ビットを最上位ビットMSB (Most Significant Bit) から順に𝐷1, 𝐷2, 𝐷𝑁とすると、出力電 圧𝑉𝑜は以下の式で表される。
𝑉𝑜= 𝑉𝐹𝑆(𝐷21+𝐷222+ ⋯ +𝐷2𝑁𝑁), (2.1)
出力が電流の場合は、出力電流𝐼𝑜は以下の式で表される。
𝐼𝑜= 𝐼𝐹𝑆(𝐷21+𝐷222+ ⋯ +𝐷2𝑁𝑁), (2.2) バイナリ型DA変換器は素子数が最小であるため、小型化が可能という特徴がある。しか し、コードの切り替えの際にグリッチが発生してしまい、またMSBに相当する素子感度が 極めて高く素子のミスマッチがあると大きな誤差となってしまう問題がある。特性の単調 性も保証されない。
2.2 ユナリ型DA変換器
2.2.1 ユナリ型DA変換器の構成
図2.2にN bitユナリ型DA変換器の構成図を示す。ユナリ型は、最小単位の電圧、電荷
もしくは電流を2𝑁− 1個用意し、ディジタル値に応じて加算することで DA 変換を実現す る。例えば、4bitであれば単一の電流源を4個，8itであれば8個の電流源を用意する。動
作原理を2.2.2節に記す。
図2.2 ユナリ型DA変換器の構成
2.2.2 ユナリ型DA変換器の基本動作
図2.3 は単位電流源を二次元配列にしたものである。セルに記載されているS は、電流 源を表している。単位電流源セルによるユナリ型DA変換器の動作は、デコーダにより2進 データをデコードし、そのディジタルデータに応じた単位要素分の電流源を ON にするこ とで、アナログ信号に変換するものである。ユナリ型DA変換器は、素子のミスマッチがあ っても、バイナリ型DA変換器と比べて出力信号への影響が少ない。グリッチも小さく単調 性も原理的に保証される。しかし、ビット数分の素子を必要とするため、回路面積が大きく なってしまうのが欠点である。高線形性の DA 変換器を実現しようとすると単位セル (図 2.2及び図2.3 の単位電流源 I) 間の相対ミスマッチが問題になる。本研究では、このミス マッチの影響を軽減するキャリブレーション・アルゴリズム技術について論じる。電流源の スイッチング・アルゴリズムを変更することにより、ミスマッチを互いにキャンセルするこ とが可能である。我々は、魔方陣を応用したスイッチング・アルゴリズムを考案し、非線形 性の改善を目指した。
図2.3 単位電流源セルによるユナリ型DA変換器の構成
2.3 セグメント型DA変換器
2.3.1 セグメント型DA変換器の構成
セグメント型DA変換器の構成図を図2.4に示す。セグメント型DA変換器とは、上位ビ ットにユナリ型 DA 変換器，下位ビットにバイナリ型 DA 変換器を組み合わせたものであ る。入力ディジタル信号が下位bitの入力であれば、バイナリ型DA変換器が動作し、上位 bitの入力であればユナリ型 DA変換器が動作する。単調性が補償されるユナリ型で多 bit のDA変換器を構成しようとすると、回路規模が大きくなり、MOSFETの拡散容量が全て 負荷容量となるので、応答速度が遅くなる問題が生じる。そこで、10bit以上のDA変換器 では、バイナリ型とユナリ型を組み合わせたものが用いられている。上位ビットには素子感 度の低いユナリ型を用い、下位ビットでは、素子数の少ないバイナリ型が用いられる。これ により、高精度でかつ多bitなDA変換器を適正な回路規模・消費電力で実現できる [] 。
図2.4 セグメント型DA変換器の構成
2.3.2 セグメント型DA変換器の基本動作
入力ディジタル信号が下位bitの入力であれば、バイナリ型DA変換器が入力値分の重み 付き電流源をONにする。上位bitの入力であればユナリ型DA変換器の単位電流源が入力 値分の電流源をONにする。下位bitをバイナリ型で動作させることによって、小型化及び 高速化が実現される。上位bitをユナリ型にすることによって、バイナリ型で生じるコード の切り替えの際のグリッチの発生を防ぐ。これにより、高線形成のDA変換器が実現する。