SPICE シミュレーション解析

64

これらのシミュレーション結果により、要約すると次のことが分かった。

(1) 並び替えアルゴリズム2が最も効果的である。

(2) 並び替えアルゴリズム1は次に効果的である。

(3) DWAアルゴリズムは3番目に効果的である。

(4) 並び替えアルゴリズム1(または2)を行った後、DWAを適用した場合と並び替えアル

ゴリズム1(または2)のみの場合では、効果は同等である。

(5) TDCの出力数が増えれば増えるほど、どの校正手法でも線形性は向上していく。

65

図13.20 ケース1の時の各校正手法の入力に対する出力のINL

66

第 14 章 まとめ

本研究では、マルチビットTDCについて以下の2つの校正手法を用いて高性能化を 検討した。

 Data Weighted Averaging (DWA)

 並び替えアルゴリズム（Sorting Algorithm）

マルチビットTDCについて構成を述べ、1ビットTDCに対し高速化されることが可 能であることを示した。その反面、マルチビットTDCは複数の遅延素子を用いるた め、遅延素子の遅延量のばらつきによって出力が非線形になってしまい、精度が落ちてし まうという欠点がある。この欠点を克服する手法がData Weighted Averaging (DWA)と並 び替えアルゴリズムである。DWAはデータ平均加重法であり、マルチビットΔΣTDCは 構成上同じ経路ばかり選択されてしまう。これをリレーのように、選択される回路を分担 させ各遅延素子が均等に選択されるようにするのがDWAである。並び替えアルゴリズム は、通常時の2倍の遅延素子を用い、各々のばらつきが打ち消し合うように組み合わせ る。これら2つの手法について、その有効性をMATLAB、SPICEを用いたシミュレーシ ョンにより確認した。

提案した手法により簡易で高速・高精度なテストが可能となり、テスト容易化設計 (Design for testability; DFT)や組込み自己テスト(Built-in self-test; BIST)、外付け自己テ スト(Built-out self-test; BOST)のクロックタイミング測定及びテストとして使えることが 期待できる。

67

謝辞

本研究を遂行するに当たり、3年間御指導・御鞭撻を頂きました、群馬大学大学院理工学 府、小林春夫教授に心より感謝申し上げます。論文審査の主査をして頂きました、弓仲康史 准教授に心より感謝いたします。副査をして頂き、研究環境の構築やご指導していただきま した、高井伸和准教授に心より感謝いたします。また、研究・論文の御指導をして頂きまし た、名古屋大学、新津葵一講師、研究室や研究生活面でお世話になりました、石川信宣技官 に心より感謝申し上げます。本研究に対し大変有意義なご意見・ご討論を頂きました松浦達 治氏、山口隆弘氏、及び STARC の小林修氏をはじめとするアナログテスト容易化研究グ ループの関係者の皆様に心より感謝申し上げます。最後に、本研究をサポートして頂きまし た針谷尚裕氏、平林大樹氏、村上正紘氏をはじめ、小林研究室、高井研究室の皆様には心よ り感謝申し上げます。

68

参考文献

(1) G. Roberts, F. Taenzler, M Burns, An Introduction to Mixed-Signal IC Test and Measurement, Oxford University Press, (2011).

(2) R. B. Staszewski, P. T. Balsara, All-Digital Frequency Synthesizer in Deep-Submicron CMOS, Wiley-Interscience (2006).

(3) A. W. Scott, R. Frobenius, RF Measurements for Cellular Phones and Wireless Data Systems, Jon Wiley & Son. Inc. (2008).

(4) K. Niitsu, N. Harigai, D. Hirabayashi, D. Oki, M. Sakurai, O. Kobayashi, T. J. Yamaguchi, H.

Kobayashi, "A Clock Jitter Reduction Circuit Using Gated Phase Blending Between Self-Delayed Clock Edges," VLSI Circuits Symposium, Honolulu, Hawaii (June 2012).

(5) K. Niitsu, M. Sakurai, N. Harigai, T. J. Yamaguchi, H. Kobayashi, "CMOS Circuits to Measure Timing Jitter Using a Self-Referenced Clock and a Cascaded Time Difference Amplifier with Duty-Cycle Compensation," IEEE J. of Solid-State Circuits, vo. 47, no.11, pp. 2701-2710 (Nov. 2012).

(6) A. Ecker, B. Blakkan, M. Soma, “A Digital Method for Phase Noise Measurement,” IEEE International Test Conference, Anaheim, CA (Sept. 2012).

(7) S. Uemori, M. Ishii, H. Kobayashi, D. Hirabayashi, Y. Arakawa, Y. Doi, O. Kobayashi, T. Matsuura, K. Niitsu, Y. Yano, T. Gake, T. Yamaguchi, N. Takai, “Multi-bit Sigma-Delta TDC Architecture with Improved Linearity,” J. of Electronic Testing : Theory and Applications, Springer, vol. 29, no. 6, pp.879-892 (Dec. 2013).

(8) D. Hirabayashi, Y. Osawa, N. Harigai, H. Kobayashi, O. Kobayashi, K. Niitsu, T. Yamaguchi, N.

Takai, ”Phase Noise Measurement with Sigma-Delta TDC”, IEEE International Test Conference, Poster Session, Anaheim, CA (Sept. 2013).

(9) J. Moreira, H. Werkmann, An Engineer’s Guide to Automated Testing of High-Speed Interfaces, Artech House (2010).

(10) S. Uemori, M. Ishii, H. Kobayashi, Y. Doi, O. Kobayashi, T. Matsuura, K. Niitsu, F. Abe, D.

Hirabayashi, ”Multi-bit Sigma-Delta TDC Architecture for Digital Signal Timing Measurement”, IEEE International Mixed-Signals, Sensors, and Systems Test Workshop,Taipei, Taiwan (May 2012).

(11) S. Uemori, M. Ishii, H. Kobayashi, Y. Doi, O. Kobayashi, T. Matsuura, K. Niitsu, Y. Arakawa, D.

Hirabayashi, Y. Yano, T. Gake, N. Takai, T. J. Yamaguchi, “Multi-bit Sigma-Delta TDC Architecture with Self- Calibration ”, IEEE Asia Pacific Conference on Circuits and Systems, Kaohsiung, Taiwan (Dec. 2012).

69

本研究に関する業績

＜原著論文＞

(1) Yusuke Osawa, Daiki Hirabayashi, Naohiro Harigai, Haruo Kobayashi Osamu Kobayashi , Masanobu Tsuji, Sadayoshi Umeda Ryoji Shiota , Noriaki Dobashi, Masafumi Watanabe , Tatsuji Matsuura Kiichi NiitsuIsao Shimizu, Nobukazu Takai, Takahiro J. Yamaguchi“Phase Noise Measurement and Testing with Delta-Sigma TDC”,Key Engineering Materials

(2) Kiichi Niitsu, Yusuke Osawa, Naohiro Harigai, Daiki Hirabayashi, Osamu Kobayashi, Takahiro J. Yamaguchi, Haruo Kobayashi,“A CMOS PWM Transceiver Using Self-Referenced Edge Detection,”IEEE Transactions on Very Large Scale Integration Systems

＜国際学会発表論文＞

(1) Yusuke Osawa, Daiki Hirabayashi, Naohiro Harigai , Haruo Kobayashi, Kiichi Niitsu, Osamu Kobayashi “Phase Noise Measurement Techniques Using Delta-Sigma TDC”, IEEE International Mixed-Signals, Sensors and Systems Test Workshop (IMS3TW'14), Porto Alegre, Brazil (Sept. 17-19, 2014).

(2) Yusuke Osawa, Daiki Hirabayashi, Naohiro Harigai, Haruo Kobayashi, Osamu Kobayashi, and Kiichi Niitsu“Phase Noise Measurement Technique Using Delta-Sigma TDC Without Reference Clock”, 1st International Symposium of Gunma University Medical Innovation and 6th International Conference on Advanced Micro-Device Engineering, Kiryu City (Dec. 5, 2014)

(3) D. Hirabayashi, Y. Osawa, N. Harigai, H. Kobayashi, O. Kobayashi, K. Niitsu, T.

Yamaguchi, N. Takai, ”Phase Noise Measurement with Sigma-Delta TDC”, IEEE International Test Conference, Poster Session, Poster No. 3, Anaheim, CA (Sept. 11, 2013).

(4) Yuta Arakawa, Yusuke Oosawa, Haruo Kobayashi, Osamu Kobayashi,“Linearity Improvement Technique of Multi-bit Sigma-Delta TDC for Timing Measurement”, IEEE 3rd International Workshop on Test and Validation of High-Speed Analog Circuits, Anaheim, CA (Sept. 12-13, 2013).

(5) Yusuke Osawa, Daiki Hirabayashi, Naohiro Harigai, Haruo Kobayashi, Osamu Kobayashi, Masanobu Tsuji, Sadayoshi Umeda, Ryoji Shiota, Noriaki Dobashi, Masafumi Watanabe, Tatsuji Matsuura, Kiichi Niitsu, Takahiro J. Yamaguchi, Nobukazu Takai and Isao Shimizu,“Phase Noise Measurement and Testing with