}右のリストを実行したと
2. システム入出力、ユーザインタフェース定義 3. 構成要素間インタフェース定義
論理設計入門 演習ノート
54
１０進加算のアーキテクチャ設計
• 使用可能な資源
•
４ビット入力２本、桁上げ入力、５ビット出力を有する２ 進加算器を１つ使用•
入力データを選択するデータセレクタ（マルチプレク サ）–
入力データの数は前回の要求分析結果より判断•
出力データを一時保持するレジスタ（フリップフロップ）資源として不足があれば、随時追加を検討すること
55
１０進電卓のシステム設計
• データの流れを整理しデータパスを設計
• 制御の流れを整理し状態遷移図を設計
• データパス上のデータ移動タイミングをタイミ ングチャートを作成し確認
• 資源抽出が終了した時点で、主要な資源と データの転送路を結ぶブロック図を作成
–
ブロック図の書き方はテキストP129
を参照56
練習課題
２進１２ビット加算器
R
ｈR
ｍR
ｌQ
ｈQ
ｍQ
ｌOc
O
ｈO
ｍOｌ
０selAddH selAddM selAddL
A B c
selCin0 selCinC
ブロック図の回路を１２ビット加算器として動作させる状態遷移図を作成せよ レジスタ
R
とQ
にはあらかじめ値が入っており、レジスタO
に計算結果を格納 レジスタへの入力とレジスタの書き込み信号は同一状態内で発行する４ ４
４ ４
４ ４ ４
１ ４
４
wOc wOl
wOm wOh
データ選択回路 レジスタ４ビット桁上げ入力付 加算回路
57
状態遷移図の設計
起動待ち 状態
Ｏｌの計算
selAddL=1
selCin0=1 wOc=1
wOl=1
Ｏｍの計算selAddM=1 selCinC=1
wOc=1 wOm=1
Ｏｈの計算
selAddH=1
selCinC=1 wOc=1 wOh=1
計算開始起動しない制御信号は記載しない 初期状態
論理設計入門 演習ノート
58
１０進計算の基礎知識
z ２進加算器を用いて１０進計算を行う
z
８＋２＝１０となって欲しいが、２進加算器ではz
１０００＋００１０＝１０１０ となる。これを補正す るには、加算結果にさらに６（０１１０）を加えるz
１０１０＋０１１０＝１ ００００z
加算結果が１０１０以上の場合、および、桁上げが発生した場合には６を加える
z
８＋８＝１６ １０００＋１０００＝１ ００００z
これに６を加えると １ ０１１０ １６59
１０進加算器作成
R
ｈRｍ
R
ｌQ
ｈQ
ｍQ
ｌOc Ot
Oｈ
Oｍ
O
ｌ ０１０１０以上判定
selAddH selAddM selAddL
A B
selAinT selAinR
selBin6 selBinQ
6 c
selCin0 selCinC
演習問題 １０
ブロック図の回路を１０進加算器として動作させる状態遷移図を作成せよ レジスタ
R
とQ
にはあらかじめ値が入っており、レジスタO
に計算結果を格納wOm wOh
wOc wOl wOt
４ ４
１
論理設計入門 演習ノート
60
演習問題 １１
• 加算を行う３桁電卓を設計せよ
–
４ビット入力および桁上げ入力を持つ加算器を用 いるものとする–
フリップフロップは必要な数用意すること–
入力は１０個の数字キーと＋、AC
、＝キー•
キーが押されたら、４ビットのデータが入力される•
また、同時にキー入力の制御線が１となる–
出力は１０進３桁（各桁４ビットの出力線とする）• 要求分析、構成要素抽出を行った後、ブロッ
ク図、状態遷移図を作成せよ
61
電卓ブロック図参考例
キーボード
R
ｈRｍ
R
ｌQ
ｈQ
ｍQ
ｌ ０Oc Ot
Oｈ
Oｍ
O
ｌ ００ ０ ０ ０
０
１０１０以上判定
０〜９判定
＋記号判定
＝記号判定 AC判定
selQin0 selQinkey selRin0 selRinkey
selAddH selAddM selAddL
selOin0 selOinAdd selOinKey
A B
selAinT selAinR
selBin6 selBinQ
Kin
6 c
selCin0 selCinC
０
０
０
レジスタの書き込み信号は各自定義せよ
論理設計入門 演習ノート
62
電卓ブロック図参考例（改良版）
キーボード
R
ｈRｍ
R
ｌQ
ｈQ
ｍQ
ｌ ０Oc Ot
Oｈ
Oｍ
O
ｌ ００ ０ ０ ０
０
１０１０以上判定
０〜９判定
＋記号判定
＝記号判定 AC判定
selQin0 selQinkey selRin0 selRinkey
selAddH selAddM selAddL
selOin0 selOinAdd selOinKey
A B
selAinT selAinR
selBin6 selBinQ
Kin
6 c
selCin0 selCinC
０
０
Oh
０Oｍ
Oｌ
63
まとめ
• システムＬＳＩ設計の考え方
–
要求分析–
アーキテクチャ設計–
システム設計• システムＬＳＩ設計のための基礎知識
–
組合せ回路–
順序回路–
表現形式• システムＬＳＩ設計演習
論理設計入門 演習ノート
64
付録
• ハードウェア記述言語の講習を受けた後、各 自設計した電卓をＨＤＬで実現してみよう。
• まずは２進１２ビット加算器の例題を見てから、
設計の流れに沿って、検討しよう。
65
２進１２ビット加算器ＨＤＬ記述例
/* ２進１２ビット加算器の例題 */
/* 例題ではレジスタはあらかじめ設定済みとしたが、
ここでは、各レジスタ設定を外部から行う */
module add12 { input key<4>;
instrin setRh, setRm, setRl, setQh, setQm, setQl;
instrin doadd;
output outH<4>, outM<4>, outL<4>;
reg Rh<4>, Rm<4>, Rl<4>, Qh<4>, Qm<4>, Ql<4>, Oc;
reg Oh<4>, Om<4>, Ol<4>;
instrself selAddH, selAddM, selAddL, selCin0, selCinC;
instrself wOc, wOh, w0m, wOl, exec_add;
sel addinA<4>, addinB<4>, addinC, addOut<5>;
stage_name exec {task t();}
par { outH = Oh; outM = Om; outL = Ol; } instruct doadd generate exec.t();
instruct setRh Rh := key;
instruct setRm Rm := key;
instruct setRl Rl := key;
instruct setQh Qh := key;
instruct setQm Qm := key;
instruct setQl Ql := key;
instruct selAddH par { addinA = Rh; addinB = Qh; } instruct selAddM par { addinA = Rm; addinB = Qm; } instruct selAddL par { addinA = Rl; addinB = Ql; } instruct selCin0 addinC = 0b0;
instruct selCinC addinC = Oc;
instruct wOc Oc := addOut<4>;
instruct wOh Oh := addOut<3:0>;
instruct wOm Om := addOut<3:0>;
instruct wOl Ol := addOut<3:0>;
instruct exec_add addOut = addinA + addinB + addinC;
stage exec {
state_name invoke_wait, calcL, calcM, calcH;
first_state invoke_wait;
state invoke_wait goto calcL;
state calcL par { selAddL(); selCin0(); wOc(); wOl();
exec_add(); goto calcM;}
state calcM par { selAddM(); selCinC(); wOc(); wOm();
exec_add(); goto calcH;}
state calcH par { selAddH(); selCinC(); wOc(); wOh();
exec_add(); goto invoke_wait; finish;}
} }
論理設計入門 演習ノート
66
電卓を実現する SFL 記述
• 電卓を実現する SFL 記述の作成を行ってみよ う
モジュール名
: calculator
入力端子: key<4>
出力端子
: outL<4>, outM<4>, outH<4>
制御入力端子
: keyin
、制御出力端子: keyreq
入力を要求するときには