高ＳＮＲ Ｃ 小
A, ω→大 ⇒ ジッタ小
スルーレート:大 スルーレート:小
スレッショルド
クロック クロック
スレッショルドを 横切るタイミング
スレッショルドを 横切るタイミング
73
Vclk
+
-C Vgs
Vin
Vout
サンプリング･クロックの
有限立ち上がり時間の影響
立ち上がり時間 ： ゼロ 立ち上がり時間 ： 有限
t Vin + Vthn
C Vthn
Vclk
t Vin + Vthn
C Vthn
Vclk
MOSスイッチのゲートを駆動するサンプリング・クロックが有限の スロープを持つとき、
トラックモードからホールドモード（ON→OFF）の移行のタイミングが、
入力レベルに依存。
入力信号依存サンプリング・タイミング誤差
74
入力信号依存
サンプリングタイミング誤差の影響
NMOSサンプリング回路の場合
clk
M
C+Vthn M
Vin のとき、>
進み位相
M
Vin < のとき、
遅れ位相
Vclk
+
-C Vgs
Vin
Vout
入力信号依存サンプリング・ジッタの影響
実際のサンプリング値が位相変調となって現れる。
75
インターリーブ AD 変換器
M個のADCのインターリーブでM倍のサンプリングレートを実現
CK1, CK2, …, CKM 間のタイミングスキューがジッタに見える。
76
まとめ
波形サンプリング技術はアナログの ● アーキテクチャ設計
● 回路設計
● 性能の測定評価
で用いる重要な技術の一つ。
理論から回路実現に関するさまざまな 面白い問題がある。
サンプリング技術は
高速スイッチング微細ＣＭＯＳに適した技術。
半導体デバイス進展のトレンドに合致。
77
日本がアナログで勝つためには
ー アナログ・サイエンスの提唱 ー
アナログを「匠の技」から「サイエンス」へ
「匠の技」「センス」「経験」ばかりを主張していると、
アナログ人口は増えず、産業は伸びない。
技術でうまくいく、いかないというのは
「理屈」がある。それを科学的に解明し
体系的な設計論、教育システムを確立するべき。
大阪大学 谷口研二先生 アナログ回路に不思議はない。
すべて理詰めで理解できる（基礎理論の習得が重要）。
最後に
78
附録１
サンプリング回路の
信号ノイズ比と帯域との関係
CMOS アナログ回路
ノイズよりミスマッチが大きな誤差要因のこと多し ノイズの問題が軽視されていないか。
連続時間アナログフィルタ
フィルタ理論、回路構成だけでなく ノイズ、線形性、消費電力が重要 サンプリング回路のノイズを調べる
79
サンプリング回路技術の現状
A/D 変換前段の S/H 回路
サンプリング時間が十分に長い場合
トラックホールド回路
(SoC上のADCに使用)
サンプリング時間が短い場合
インパルスサンプリング回路
(サンプリングオシロスコープに使用)
現在別々に扱われている
広帯域化
新提案
80
S/H 回路の動作
時間
電圧
時間
電圧
時間
電圧
時間
電圧
S/H 回路の基本構成：スイッチと容量
SW C
Vin Vout
SW C
Vin Vout
SW C
Vin Vout
•スイッチSWがONの時
•Vout(t) = Vin(t) Sample動作
•スイッチSWがOFFの時
•Vout(t) = Vin(tOFF) Hold動作
Sample Hold
81
S/H 回路での２つの時定数τ
1、τ
2信号源
オン抵抗： R
onRSGΩ
τ2 C
S/H 回路の時定数
τ1 : 信号源の抵抗とスイッチのオン抵抗の
合成抵抗と容量から構成される時定数（(Ron+RSG)×C）
τ2 : スイッチング時間窓
82